CN102467454B - 使用x-y堆栈存储器的计算设备和方法 - Google Patents

使用x-y堆栈存储器的计算设备和方法 Download PDF

Info

Publication number
CN102467454B
CN102467454B CN201110186412.5A CN201110186412A CN102467454B CN 102467454 B CN102467454 B CN 102467454B CN 201110186412 A CN201110186412 A CN 201110186412A CN 102467454 B CN102467454 B CN 102467454B
Authority
CN
China
Prior art keywords
data
pointer
storage location
address space
value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201110186412.5A
Other languages
English (en)
Other versions
CN102467454A (zh
Inventor
柳秀晶
朴星培
徐雄
曹暎喆
金政煜
郑武坰
金浩荣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN102467454A publication Critical patent/CN102467454A/zh
Application granted granted Critical
Publication of CN102467454B publication Critical patent/CN102467454B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T1/00—General purpose image data processing
    • G06T1/60—Memory management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Image Input (AREA)
  • Memory System (AREA)

Abstract

提供一种使用X-Y堆栈存储器的计算设备和方法。所述计算设备包括：存储器单元，被配置为具有地址空间，所述地址空间被定义为具有至少两个轴的多维空间，所述至少两个轴包括第一轴和第二轴；存储器存取单元，被配置为包括第一指针寄存器和第二指针寄存器，第一指针寄存器存储指向与第一轴对应的行的第一指针，第二指针寄存器存储指向与第二轴对应的列的第二指针。

Description

使用X-Y堆栈存储器的计算设备和方法
本申请要求于2010年11月10日提交到韩国知识产权局的第10-2010-0111743号韩国专利申请的权益，为了各种用途，全部公开通过引用的方式合并于此。
技术领域
下面的描述涉及一种用于处理图像数据的存储器架构。
背景技术
图像数据通常由多个像素值的二维(2D)阵列表示。由于图像数据的属性，相邻像素值通常被一起处理。具体地讲，在图像压缩(作为代表性的图像处理技术)的情况下，水平或垂直相邻的像素值趋向于连续被处理。
为了处理图像数据，图像数据的每个像素值需要被加载到预定义的存储区域，所述存储区域可被图像处理装置存取。所述存储区域通常被定义为一维(1D)空间。因此，图像数据的像素值的2D阵列被加载到存储区域作为1D阵列数据。
然后，为了使图像处理装置沿列方向对图像数据进行存取，需要附加的地址计算。然而，附加的地址计算可导致比图像数据的处理更大的开销。另外，由于用于沿行方向对图像数据进行存取的存储器存取模式与用于沿列方向对图像数据进行存取的存储器存取模式不同，所以难以适当地处理图像数据。
发明内容
根据一个总体方面，提供一种计算设备，所述计算设备包括：存储器单元，被配置为具有地址空间，所述地址空间被定义为具有至少两个轴的多维空间，所述至少两个轴包括第一轴和第二轴；存储器存取单元，被配置为包括第一指针寄存器和第二指针寄存器，第一指针寄存器存储指向与第一轴对应的行的第一指针，第二指针寄存器存储指向与第二轴对应的列的第二指针。
存储器单元可以是基于后入先出的堆栈存储器。
存储器存取单元可在保持第一指针的值的同时，通过增加或减小第二指针的值来沿行的方向使数据从所述存储器单元出栈或使数据进栈到所述存储器单元中，并且可在保持第二指针的值的同时，通过增加或减小第一指针的值来沿列的方向使数据从所述存储器单元出栈或使数据进栈到所述存储器单元中。
第一指针寄存器可以是用于存储所述堆栈存储器的栈顶的Y坐标的第一堆栈指针寄存器，第二指针寄存器可以是用于存储所述堆栈存储器的栈顶的X坐标的第二堆栈指针寄存器。
所述计算设备还可包括：存储器分配单元，被配置为通过沿第一轴分配二维数据的行数据并且沿第二轴分配二维数据的列数据，来将地址空间分配给二维阵列数据。
存储器分配单元可使用二维矢量地址来分配地址空间。
根据另一总体方面，提供一种计算设备，所述计算设备包括：存储器单元，被配置为具有地址空间，所述地址空间被定义为具有至少两个轴的多维空间，并且所述存储器单元被配置为按照后入先出方式将数据存储在所述存储器单元中或从所述存储器单元输出数据，所述至少两个轴包括X轴和Y轴；存储器分配单元，被配置为通过沿X轴分配二维数据的行数据并且沿Y轴分配二维数据的列数据，来将地址空间分配给二维阵列数据；存储器存取单元，被配置为包括第一指针寄存器和第二指针寄存器，第一指针寄存器存储指向与X轴对应的行的第一指针，第二指针寄存器存储指向与Y轴对应的列的第二指针，并且所述存储器存取单元被配置为在保持第一指针的值的同时，通过增加或减小第二指针的值来沿行的方向使数据从所述存储器单元出栈或使数据进栈到所述存储器单元中，并且在保持第二指针的值的同时，通过增加或减小第一指针的值来沿列的方向使数据从所述存储器单元出栈或使数据进栈到所述存储器单元中。
存储器单元可以是堆栈存储器，其中，具有二维阵列结构的图像数据被写入到所述堆栈存储器中或从所述堆栈存储器被读取。
所述存储器存取单元可以是用于沿所述图像数据的行方向或列方向处理所述图像数据的数字信号处理器。
根据另一总体方面，提供一种计算方法，所述计算方法包括：将存储器的地址空间分配给具有二维阵列结构的图像数据，所述地址空间被定义为具有至少两个轴的多维空间，所述至少两个轴包括X轴和Y轴；在保持第一指针的值的同时，通过增加或减小第二指针的值来沿X轴存储图像数据的行数据，并且在保持第二指针的值的同时，通过增加或减小第一指针的值来沿Y轴存储图像数据的列数据，其中，第一指针指向与X轴对应的行，第二指针指向与Y轴对应的列。
所述存储器可以是堆栈存储器，其中，按照后入先出方式将数据写入到所述堆栈存储器中或从所述堆栈存储器读取数据。
所述存储器的地址空间中的每个位置可具有二维矢量地址。
从下面详细的描述、附图以及权利要求中，其它特定和方面将是清楚的。
附图说明
图1是示出计算设备的示例的示图；
图2是示出具有一维(1D)地址空间的存储器的示例的示图；
图3是示出具有二维(2D)地址空间的存储器的示例的示图；
图4是示出计算方法的示例的示图。
在整个附图和详细描述中，除非另有说明，相同的附图标号应被理解为指示相同的部件、特征和结构。为了清楚、例证和方便，可以夸大这些部件的相对大小和描绘。
具体实施方式
提供以下描述以帮助读者获得对在此描述的方法、设备和/或系统的全面理解。因此，在此描述的方法、设备和/或系统的各种改变、修改和等同物将被建议给本领域的普通技术人员。此外。为了更加清楚和简明，可省略对已知功能和构造的描述。
图1示出了计算设备的示例。
参照图1，计算设备100包括存储器单元101、存储器存取单元102和存储器分配单元103。
存储器单元101可具有地址空间，所述地址空间被定义为具有至少两个轴的多维空间。例如，存储器单元101可具有二维(2D)地址空间，2D地址空间具有X轴和Y轴。2D地址空间中的每个位置由2D矢量地址定义。例如，2D地址空间中的特定位置可由具有X坐标和Y坐标(例如，(X，Y))的2D地址指定。
存储器单元101是堆栈存储器，数据以后入先出(LIFO)方式被写入到该堆栈存储器/从该堆栈存储器被读取。堆栈是项可仅在被称为栈顶的一端被添加或移除的线性数据结构，并且其特性在于两个基本操作：出栈(pop)和进栈(push)。出栈操作从堆栈的栈顶移除项，进栈操作将项添加到堆栈的栈顶。当执行进栈操作时，返回通过将项添加到现有堆栈的栈顶而获得的新堆栈。当执行出栈操作时，返回通过从现有堆栈的栈顶删除项而获得的新堆栈。
由于存储器单元101中的地址空间按照多维空间被定义，因此存储器单元101可被配置为具有2D堆栈结构。例如，堆栈的栈顶可具有X坐标和Y坐标两者。即，可从堆栈的当前栈顶T沿着X轴方向(即，行方向)(如箭头107所示)，或者可从堆栈的当前栈顶T沿着Y轴方向(即，列方向)(如箭头108所示)，使数据顺序地进栈到存储器单元101中或使数据顺序地从存储器单元101出栈。
存储器单元101可以是一种专用存储器，用于处理诸如图像数据的2D阵列数据的装置(例如，数字信号处理芯片或粗粒度阵列)，并且因此可被所述装置快速存取。例如，存在于外部存储器或盘中的数据可被下载到存储器单元101中，以被上述装置处理。
存储器存取单元102处理数据。存储器存取单元102可对存储器单元101进行存取，以处理存在于存储器单元101中的数据。例如，存储器存取单元102可使数据进栈到存储器单元101中或使数据从存储器单元101出栈。存储器存取单元102可包括第一堆栈指针寄存器104和第二堆栈指针寄存器105。
第一堆栈指针寄存器104存储指向存储器单元101中的2D地址空间的Y轴上的位置的第一堆栈指针。第二堆栈指针寄存器105存储指向存储器单元101中的2D地址空间的X轴上的位置的第二堆栈指针。第一堆栈指针寄存器104可存储存储器单元101的栈顶的Y坐标，第二堆栈指针寄存器105可存储存储器单元101的栈顶的X坐标。例如，如果存储器单元101中的2D地址空间中的每个位置由X坐标和Y坐标(例如，(X，Y))定义，则Y坐标可被存储在第一堆栈指针寄存器104中，X坐标可被存储在第二堆栈指针寄存器105中。
存储器存取单元102可在保持第一堆栈指针的值的同时，通过逐渐增加或减小第二堆栈指针的值沿行方向对存储器单元101进行存取。存储器存取单元102还可在保持第二堆栈指针的值的同时，通过逐渐增加或减小第一堆栈指针的值沿列方向对存储器单元101进行存取。存储器存取单元102一次增加第一堆栈指针的值或第二堆栈指针的值的量可被设置为与单位地址的大小相等。
存储器存取单元102可以是(但不限于)用于处理2D阵列数据的装置(诸如数字信号处理器芯片或粗粒度阵列)。
存储器分配单元103可将存储器单元101中的存储区域分配给2D阵列数据。由于存储器单元101中的地址空间被定义为多维空间，所以存储器分配单元103可沿着存储器单元101中的地址空间的X轴分配2D阵列的多个行，并且可沿着存储器单元101中的地址空间的Y轴分配2D阵列的多个列。例如，存储器分配单元103可将存储器地址(X0，Y0)、(X1，Y0)、(X2，Y0)、(X3，Y0)、(X0，Y1)和(X3，Y3)分别分配给数据d0、d1、d2、d3、d4和d15。
存储器分配单元103可以是(但不限于)用于将地址空间分配给用于处理2D阵列数据的程序代码中的每个变量的整个编译器或所述编译器的一部分。
图2是示出具有一维(1D)地址空间的堆栈存储器的示例的示图。
参照图2，1D地址空间200中的每个位置由1D地址定义。例如，1D地址空间200中的每个位置可由X坐标X0、X1或X2定义。
下面将详细描述将2D阵列数据d0至d15(诸如图像数据)分配给1D地址空间200。即使数据d0至d15被二维地排列，数据d0至d15也可被认为是1D阵列数据，这是因为数据d0至d15被分配给1D地址空间200。例如，存储器地址X0、X1、X2和X3可被顺序地分别分配给数据d0、d1、d2和d3。然后，存储器地址X4可被分配给数据d4，数据d4属于紧接在包括数据d0、d1、d2和d3的行下方的行。在这种情况下，为了处理数据d0然后处理数据d4，需要从存储器地址X0到存储器地址X4的跳转，因此需要另外执行将预定义的值α与存储器地址X0相加的附加操作。然而，用于计算存储器地址的附加计算可导致附加的开销。
图3是示出具有二维(2D)地址空间的堆栈存储器的示例的示图。
参照图3，2D地址空间300中的每个位置可由2D地址定义。例如，2D地址空间300中的每个位置可由矢量或一对坐标(例如，(X0，Y0)、(X1，Y0)、(X0，Y1)或(X1，Y1))定义。
下面将详细描述将2D阵列数据d0至d15(诸如图像数据)分配给2D地址空间300。由于数据d0至d15被二维地排列，因此数据d0至d15可被容易地映射到2D地址空间300中的相应位置。例如，存储器地址(X0，Y0)、(X1，Y0)、(X2，Y0)、(X3，Y0)、(X0，Y1)和(X1，Y1)可被分别分配给数据d0、d1、d2、d3、d4和d5。
可在由编程器编写程序代码时执行数据d0至d15到2D地址空间300的映射，或者可由编译器或存储器分配单元103在随后执行所述映射。
当数据d0至d15被分配给2D地址空间300时(如图3所示)，可在保持表示X轴的堆栈指针的值的同时，通过逐渐增加表示Y轴的堆栈指针的值来顺序处理数据d0、d4、d8和d12。例如，参照图3，存储器存取单元102可在保持存储在第二堆栈指针寄存器105中的第二堆栈指针的X坐标的同时，通过逐渐增加存储在第一堆栈指针寄存器104中的第一堆栈指针的Y坐标，来对存储器地址(X0，Y0)、(X0，Y1)、(X0，Y2)和(X0，Y3)顺序地存取。在这种情况下，第一堆栈指针的Y坐标增加的量可被设置为与单位地址的大小相等(例如，+1)。因此，存储器存取单元102仅通过逐渐增加或减小表示Y轴的堆栈指针的值(而不需要附加的计算)，就可对映射到2D地址空间300的2D阵列数据的每一行进行存取。
为了在处理了数据d0、d4、d8和d12之后处理数据d1、d5、d9和d13，第二堆栈指针的值可被固定为X坐标X1，并且可逐渐增加第一堆栈指针的值，从而存储器地址(X1Y0)、(X1，Y1)、(X1，Y2)和(X1，Y3)可被顺序地存取。类似地，为了处理诸如d0、d1、d2和d3的行数据，第一堆栈指针的值可被固定为Y坐标Y0，并且可逐渐增加第二堆栈指针的值，从而存储器地址(X0Y0)、(X1，Y0)、(X2，Y0)和(X3，Y0)可被顺序地存取。2D地址空间300可基于堆栈结构被定义，并且可通过出栈和进栈操作按照LIFO方式被存取。
通常以2D阵列数据(诸如图像数据)的行和列为单位处理2D阵列数据。例如，使用H.264亮度预测算法的图像数据的压缩包括沿行或列方向存取图像数据以进行垂直或水平滤波。
因此，可仅通过调整与行或列方向对应的指针，来容易地对映射到具有2D地址空间300的X-Y堆栈存储器的图像数据执行出栈和进栈操作。因此，可快速处理图像数据，而不导致附加的开销。用于沿行方向存取图像数据的存储器存取模式和用于沿列方向存取图像数据的存储器存取模式可被配置为彼此相同。
图4是示出计算方法的示例(即，如何使用图1所示的计算设备100来处理2D阵列数据的示例)的示图。
参照图1和图4，X-Y堆栈存储器中的地址空间被分配给2D阵列数据(401)。地址空间可以是按照LIFO方式操作并具有X轴和Y轴的2D存储区域。例如，当编译用于处理2D阵列数据的程序代码时，存储器分配单元103可将2D阵列数据的行和列映射到存储器单元101中的相应位置。可使用除了在此阐述的方法之外的各种方法，在处理编译期间之外的任何其它时间(诸如在编写程序代码时)执行2D阵列数据到存储器单元101的映射。
其后，沿X轴或Y轴的方向存取2D阵列数据(402)。例如，存储器存取单元102可在保持存储在第一堆栈指针寄存器104中的第一堆栈指针的值的同时，通过逐渐增加或减小存储在第二堆栈指针寄存器105中的第二堆栈指针的值，来对2D阵列数据执行出栈或进栈操作。或者，存储器存取单元102可在保持存储在第二堆栈指针寄存器105中的第二堆栈指针的值的同时，通过逐渐增加或减小存储在第一堆栈指针寄存器104中的第一堆栈指针的值，来对2D阵列数据执行出栈或进栈操作。
上述方法和/或操作可被记录、存储或固定在一个或多个计算机可读存储介质中，所述计算机可读存储介质包括程序指令，所述程序指令由计算机执行以使处理器运行或执行所述程序指令。所述介质还可单独包括数据文件、数据结构等，或者还可包括与所述程序指令结合的数据文件、数据结构等。计算机可读存储介质的示例包括：磁介质(诸如硬盘、软盘和磁带)；光学介质(诸如CDROM盘和DVD)；磁光介质(诸如光盘)；以及专门被配置为存储并执行程序指令的硬件装置(诸如只读存储器(ROM)、随机存取存储器(RAM)、闪速存储器等)。程序指令的示例包括诸如由编译器生成的机器代码和包含可由计算机使用翻译器执行的高级代码的文件。所述硬件装置可被配置为用作一个或多个软件模块以执行上述的操作和方法，反之亦然。另外，计算机可读存储介质可分布于通过网络连接的计算机系统上，并且计算机可读代码或程序指令可按照分布式方式被存储并被执行。
以上已经描述了一些示例。然而，应该理解，可进行各种修改。例如，如果以不同的顺序执行所述技术，和/或如果以不同的方式组合所述系统、机构、装置或电路中的组件和/或用其它组件或其等同物来代替或补充所述系统、机构、装置或电路中的组件，则可实现适当的结果。因此，其它实施方甙在权利要求的范围内。

Claims (8)

1.一种计算设备，包括：
存储器单元，被配置为具有地址空间，所述地址空间被定义为具有至少两个轴的多维空间，所述至少两个轴包括第一轴和第二轴；
存储器分配单元，被配置为通过沿第一轴分配二维数据的行数据并且沿第二轴分配二维数据的列数据，来将地址空间分配给二维阵列数据，其中，存储器分配单元使用二维矢量地址来分配地址空间；
存储器存取单元，被配置为包括第一指针寄存器和第二指针寄存器，第一指针寄存器存储指向与第一轴对应的行的第一指针，第二指针寄存器存储指向与第二轴对应的列的第二指针，
存储器存取单元在保持第一指针的值的同时，通过增加或减小第二指针的值来沿行的方向使数据从所述存储器单元出栈或使数据进栈到所述存储器单元中，并且在保持第二指针的值的同时，通过增加或减小第一指针的值来沿列的方向使数据从所述存储器单元出栈或使数据进栈到所述存储器单元中。
2.根据权利要求1所述的计算设备，其中，存储器单元是基于后入先出的堆栈存储器。
3.根据权利要求2所述的计算设备，其中，第一指针寄存器是用于存储所述堆栈存储器的栈顶的Y坐标的第一堆栈指针寄存器，第二指针寄存器是用于存储所述堆栈存储器的栈顶的X坐标的第二堆栈指针寄存器。
4.一种计算设备，包括：
存储器单元，被配置为具有地址空间，所述地址空间被定义为具有至少两个轴的多维空间，并且所述存储器单元被配置为按照后入先出方式将数据存储在所述存储器单元中或从所述存储器单元输出数据，所述至少两个轴包括X轴和Y轴；
存储器分配单元，被配置为通过沿X轴分配二维数据的行数据并且沿Y轴分配二维数据的列数据，来将地址空间分配给二维阵列数据，其中，存储器的地址空间中的每个位置具有二维矢量地址；
存储器存取单元，被配置为包括第一指针寄存器和第二指针寄存器，第一指针寄存器存储指向与X轴对应的行的第一指针，第二指针寄存器存储指向与Y轴对应的列的第二指针，并且所述存储器存取单元被配置为在保持第一指针的值的同时，通过增加或减小第二指针的值来沿行的方向使数据从所述存储器单元出栈或使数据进栈到所述存储器单元中，并且在保持第二指针的值的同时，通过增加或减小第一指针的值来沿列的方向使数据从所述存储器单元出栈或使数据进栈到所述存储器单元中。
5.根据权利要求4所述的计算设备，其中，存储器单元是堆栈存储器，其中，具有二维阵列结构的图像数据被写入到所述堆栈存储器中或从所述堆栈存储器被读取。
6.根据权利要求5所述的计算设备，其中，所述存储器存取单元是用于沿所述图像数据的行方向或列方向处理所述图像数据的数字信号处理器。
7.一种计算方法，包括：
将存储器的地址空间分配给具有二维阵列结构的图像数据，所述地址空间被定义为具有至少两个轴的多维空间，所述至少两个轴包括X轴和Y轴，其中，存储器的地址空间中的每个位置具有二维矢量地址；
在保持第一指针的值的同时，通过增加或减小第二指针的值来沿X轴存储图像数据的行数据，并且在保持第二指针的值的同时，通过增加或减小第一指针的值来沿Y轴存储图像数据的列数据，其中，第一指针指向与X轴对应的行，第二指针指向与Y轴对应的列。
8.根据权利要求7所述的计算方法，其中，所述存储器是堆栈存储器，其中，按照后入先出方式将数据写入到所述堆栈存储器中或从所述堆栈存储器读取数据。
CN201110186412.5A 2010-11-10 2011-07-05 使用x-y堆栈存储器的计算设备和方法 Active CN102467454B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020100111743A KR101782373B1 (ko) 2010-11-10 2010-11-10 Ｘ-ｙ 스택 메모리를 이용한 컴퓨팅 장치 및 방법
KR10-2010-0111743 2010-11-10

Publications (2)

Publication Number Publication Date
CN102467454A CN102467454A (zh) 2012-05-23
CN102467454B true CN102467454B (zh) 2016-06-15

Family

ID=44992684

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110186412.5A Active CN102467454B (zh) 2010-11-10 2011-07-05 使用x-y堆栈存储器的计算设备和方法

Country Status (4)

Country Link
US (1) US9349155B2 (zh)
EP (1) EP2453404A1 (zh)
KR (1) KR101782373B1 (zh)
CN (1) CN102467454B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130113809A1 (en) * 2011-11-07 2013-05-09 Nvidia Corporation Technique for inter-procedural memory address space optimization in gpu computing compiler
CN109409515B (zh) * 2017-04-06 2022-08-09 上海寒武纪信息科技有限公司 运算装置和方法
US10942843B2 (en) * 2017-04-25 2021-03-09 Micron Technology, Inc. Storing data elements of different lengths in respective adjacent rows or columns according to memory shapes

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5596684A (en) * 1994-11-23 1997-01-21 Compaq Computer Corporation Anti-aliasing apparatus and method using fast scan-line memory mapping for sampling pixel patterns
US5724540A (en) * 1988-03-28 1998-03-03 Hitachi, Ltd. Memory system having a column address counter and a page address counter
CN1691018A (zh) * 2004-04-23 2005-11-02 日本索阿株式会社 使计算机存储2维/3维图形的数据结构、程序及记录介质

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4535427A (en) 1982-12-06 1985-08-13 Mostek Corporation Control of serial memory
JPH05198163A (ja) * 1991-10-08 1993-08-06 Mitsubishi Denki Eng Kk 半導体記憶装置におけるアドレスポインタ
US5699460A (en) 1993-04-27 1997-12-16 Array Microsystems Image compression coprocessor with data flow control and multiple processing units
CN1158668A (zh) * 1994-08-10 1997-09-03 摩托罗拉公司 存储器件中存储数据的方法和系统
DE10109593A1 (de) * 2001-02-28 2002-09-05 Walter Stechele Verfahren zur Verarbeitung von Datenwerten, insbesondere von Bilddaten
JP2003186740A (ja) 2001-12-19 2003-07-04 Matsushita Electric Ind Co Ltd メモリ制御装置、及びメモリ制御方法
US7254271B2 (en) * 2003-03-05 2007-08-07 Seadragon Software, Inc. Method for encoding and serving geospatial or other vector data as images
JPWO2005109205A1 (ja) 2004-04-15 2008-03-21 松下電器産業株式会社 情報処理装置およびデータアクセス方法
KR20060047436A (ko) 2004-04-23 2006-05-18 니혼 소아 가부시키가이샤 2차원 및 3차원 도형의 데이터를 컴퓨터의 메모리에기록하는 데이터 구조, 프로그램 및 기록 매체
US7363397B2 (en) * 2004-08-26 2008-04-22 International Business Machines Corporation System and method for DMA controller with multi-dimensional line-walking functionality
US7603496B2 (en) * 2006-01-23 2009-10-13 Arm Limited Buffering data during data transfer through a plurality of channels
KR100912114B1 (ko) 2006-12-04 2009-08-13 한국전자통신연구원 디지털 신호처리 프로세서에서 효과적인 데이터 전송을위한 메모리 운용 방법
JP5298625B2 (ja) 2008-05-02 2013-09-25 コニカミノルタ株式会社 メモリ方法およびメモリ装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5724540A (en) * 1988-03-28 1998-03-03 Hitachi, Ltd. Memory system having a column address counter and a page address counter
US5596684A (en) * 1994-11-23 1997-01-21 Compaq Computer Corporation Anti-aliasing apparatus and method using fast scan-line memory mapping for sampling pixel patterns
CN1691018A (zh) * 2004-04-23 2005-11-02 日本索阿株式会社 使计算机存储2维/3维图形的数据结构、程序及记录介质

Also Published As

Publication number Publication date
KR101782373B1 (ko) 2017-09-29
US9349155B2 (en) 2016-05-24
KR20120050313A (ko) 2012-05-18
US20120113128A1 (en) 2012-05-10
CN102467454A (zh) 2012-05-23
EP2453404A1 (en) 2012-05-16

Similar Documents

Publication Publication Date Title
JP7132824B2 (ja) ニューラルネットワークにおいてデコンボルーション演算を実行する装置及びその方法
US11196953B2 (en) Block operations for an image processor having a two-dimensional execution lane array and a two-dimensional shift register
US20220129752A1 (en) Memory bandwidth reduction techniques for low power convolutional neural network inference applications
EP3583575B1 (en) Image transformation for machine learning
CN111932437B (zh) 图像处理方法、装置、电子设备及计算机可读存储介质
CN116541647A (zh) 运算加速器、处理方法及相关设备
CN111767508B (zh) 计算机实现张量数据计算的方法、装置、介质和设备
EP3093757B1 (en) Multi-dimensional sliding window operation for a vector processor
CN102467454B (zh) 使用x-y堆栈存储器的计算设备和方法
KR20200095300A (ko) 뉴럴 네트워크의 컨볼루션 연산을 처리하는 방법 및 장치
CN106484532B (zh) 面向sph流体模拟的gpgpu并行计算方法
US20210264560A1 (en) Loading apparatus and method for convolution with stride or dilation of 2
EP2400455A1 (en) System, data structure, and method for transposing multi-dimensional data to switch between vertical and horizontal filters
US10706316B2 (en) System and method of feature descriptor processing
CN105824580A (zh) 录像文件写方法和录制设备
WO2020084287A1 (en) System, method and apparatus for decreasing power consumption
US10387997B2 (en) Information processing device, information processing method, and storage medium
CN110087088B (zh) 一种基于运动估计的数据存储方法、终端设备及存储介质
KR102479480B1 (ko) 공유 메모리 기반 시스토릭 어레이 고속 푸리에 변환 장치 및 그 방법
KR20100033979A (ko) 병렬 프로세서용 어드레싱 디바이스
US11842273B2 (en) Neural network processing
CN118537577A (zh) 注意力网络的权重计算方法、装置、电子设备及介质
CN114549278A (zh) 数据处理方法、装置、图形处理器、设备和存储介质
CN111209066A (zh) 卡片布局方法及装置、电子设备、存储介质
KR20230089721A (ko) 희소 컨볼루션 신경망을 위한 뱅크 할당 장치 및 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant