【具体实施方式】
以下参照图式来说明本发明的实施例。
图1是表示本发明实施例的液晶显示装置的架构图。图1的显示装置10具有显示面板11、源极驱动器12、栅极驱动器13、电压源14及控制器15。
显示面板11具有配置为行与列的矩阵状多个画素P11~Pnm(m、n为整数)。显示面板11更具备配置于每个画素行的源极线16-1~16-m以及与源极线16-1~16-m正交并且设置于每个画素列的多个栅极线17-1~17-n。
源极驱动器12是根据影像数据驱动源极线16-1~16-m的信号线驱动电路,通过源极线16-1~16-m对各个画素P11~Pnm施加信号电压。栅极驱动器13是依序驱动栅极线17-1~17-n的扫描线驱动电路,通过栅极线17-1~17-n控制信号电压对画素P11~Pnm的施加。栅极驱动器13根据交错扫描或循序扫描的方式,以列为单位选择画素,使这些被选择的画素通过源极线被施加信号电压。
电压源14分别供给画素P11~Pnm对应显示颜色的电压。本实施例的液晶显示装置中,因应被施加的信号电压来选择电压源14供给的电压,藉此改变液晶分子的配向以获得所希望的显示颜色。
控制器15同步源极驱动器12、栅极驱动器13及电压源14,并控制上述装置的动作。
图2是表示本发明实施例的液晶显示装置的画素构造例的方块图。
画素Pji(i及j为整数,1≤i≤m且1≤j≤n)配置于该画素所属的第i行源极线16-i与于该画素所属的第j列栅极线17-j的交叉领域。
画素Pji具有形成于透明基板(未图示)上的画素电极20、形成于与其对向的透明电极(未图示)上的对向电极21。对向电极21连接于定电压源(未图标),因为全部画素共通,所以称为「共通电极」。液晶注入2片透明基板之间,在画素电极20与对向电极21之间形成液晶单元22。
画素Pji更具有开关电路23、存储器电路24及数字-模拟(D/A)转换电路25。开关组件23连接源极线16-i与栅极线17-j,因应栅极线17-j上的扫描信号而切替,将源极线16-i连接至存储器电路24。存储器电路24能以0与1的2进位值来储存源极线16-i上的信号电压。D/A转换电路25通过电压供给线26连接至电压源14(图1),通过电压供给线26使用电压源14供给的电压,将储存于存储器电路24的2进位值转换为模拟电压。由D/A转换电路25转换的模拟电压被施加于画素电极20,藉此,液晶单元22的液晶分子配向改变,显示出对应模拟电压的颜色。
如图2所示,将存储器配置于画素内的技术一般称为MIP(Memory inPixel)技术。Mip技术在每个画素设置存储器,在显示静止画面时将储存于存储器的数据写入画素,藉此停止驱动器的驱动来减低消耗电力。MIP技术特别适用反射型液晶显示装置,反射型液晶显示装置常被使用于没有背光源、消耗电力小且以电池驱动的行动电话中。例如,行动电话使用时的大部分时间为待机状态,在此期间,显示器的大部分或全体一般都显示静止画面,所以MIP技术可以用来抑制电力的消耗。
而MIP技术将对应到储存于存储器的数据的既定电压施加至画素电极,所以施加于画素电极的电压几乎没有变动。因此,MIP技术适合使用于对画素电极的施加电压变化敏感的使用复折射效果的彩色液晶显示装置中。
图3是对应图2所示画素构造的电路图。
开关电路23具有6个开关组件SW11~SW16。开关组件SW11及SW12串联连接,并配置于源极线16-i与存储器电路24之间。开关组件SW13及SW14串联连接,并配置于源极线16-i与存储器电路24之间。开关组件SW15及SW16串联连接,并配置于源极线16-i与存储器电路24之间。开关组件SW11、SW13、SW15的控制端子连接至第1栅极线17-j1,开关组件SW12、SW14、SW16的控制端子连接至第2栅极线17-j2。开关组件SW12、SW13具有与其它开关组件SW11、SW14、SW15、SW16相反的开关特性。因此,当因应第2栅极线17-j2的扫描信号开关组件SW14、SW16导通时开关组件SW12会不导通,开关组件SW14、SW16不导通时开关组件SW12则会导通。同样地,当因应第1栅极线17-j1的扫描信号开关组件SW11、SW15导通时开关组件SW13会不导通,开关组件SW11、SW15不导通时开关组件SW13则会导通。
存储器电路24具有3个1位存储器M11~M13。第1存储器M11连接至开关组件SW11及SW12的串联电路,当这些开关组件SW11及SW12导通时会连接至源极线16-i。第2存储器M12连接至开关组件SW13及SW14的串联电路,当这些开关组件SW13及SW14导通时会连接至源极线16-i。第3存储器M13连接至开关组件SW15及SW16的串联电路,当这些开关组件SW15及SW16导通时会连接至源极线16-i。
存储器M11~M13可以是例如SRAM(Static Random Access Memory)或DRAM(Dynamic Random Access Memory)。一般来说,MIP技术都会采用SRAM或DRAM,用来保持各画素的存储器所储存的数据。SRAM以晶体管的逻辑电路所构成,DRAM则为1个晶体管及1个电容所构成,因此从缩小电路面积及画素间隙的观点来看,DRAM较具优势。然而,DRAM需要刷新动作来保持储存于电容的微小电荷。
D/A转换电路25具有24个开关组件SW101~SW124。开关组件SW101、SW109及SW117的第1串联电路配置于画素电极20与第1电压供给线261之间。开关组件SW102、SW110及SW118的第2串联电路配置于画素电极20与第2电压供给线262之间。开关组件SW103、SW111及SW119的第3串联电路配置于画素电极20与第3电压供给线263之间。开关组件SW104、SW112及SW120的第4串联电路配置于画素电极20与第4电压供给线264之间。开关组件SW105、SW113及SW121的第5串联电路配置于画素电极20与第5电压供给线265之间。开关组件SW106、SW114及SW122的第6串联电路配置于画素电极20与第6电压供给线266之间。开关组件SW107、SW115及SW123的第7串联电路配置于画素电极20与第7电压供给线267之间。开关组件SW108、SW116及SW124的第8串联电路配置于画素电极20与第8电压供给线268之间。
开关组件SW101~SW108的控制端子连接至第1存储器M11的输出端。开关组件SW101~SW104具有与开关组件SW105~SW108相反的开关特性,当开关组件SW105~SW108响应第1存储器M11的输出而导通时,开关组件SW101~SW104非导通,当开关组件SW105~SW108非导通时则开关组件SW101~SW104导通。
开关组件SW109~SW116的控制端子连接至第2存储器M12的输出端。开关组件SW109、SW110、SW113及SW114具有与开关组件SW111、SW112、SW115及SW116相反的开关特性,当开关组件SW111、SW112、SW115及SW116响应第2存储器M12的输出而导通时,开关组件SW109、SW110、SW113及SW114非导通,当开关组件SW111、SW112、SW115及SW116非导通时则开关组件SW109、SW110、SW113及SW114导通。
开关组件SW117~SW124的控制端子连接至第3存储器M13的输出端。开关组件SW117、SW119、SW121及SW123具有与开关组件SW118、SW120、SW122及SW124相反的开关特性,当开关组件SW118、SW120、SW122及SW124响应第3存储器M13的输出而导通时,开关组件SW117、SW119、SW121及SW123非导通,当开关组件SW118、SW120、SW122及SW124非导通时则开关组件SW117、SW119、SW121及SW123导通。
第1至第8电压供给线261~268分别被电压源14(图1)施加对应特定颜色成分的不同的电压。第1至第8电压供给线261~268分别被施加对应黑、蓝、绿、青、红、紫、黄、白的电压Vk、Vb、Vg、Vc、Vr、Vm、Vy、Vw。
栅极线17-j上的扫描信号被时分割为3位数据。例如,扫描信号为电压脉冲的波形,其持续时间为T。最初的T/3的期间第1栅极线17-j1被驱动至高电位,第2栅极线17-j2被驱动至低电位。此时开关电路23中的开关组件SW11及SW12导通,存储器电路24的第1存储器M11连接至源极线16-i。接着的T/3的期间第1栅极线17-j1被驱动至低电位,第2栅极线17-j2被驱动至高电位。此时开关电路23中的开关组件SW13及SW14导通,存储器电路24的第2存储器M12连接至源极线16-i。最后的T/3的期间第1栅极线17-j1与第2栅极线17-j2都被驱动至高电位。此时开关电路23中的开关组件SW15及SW16导通,存储器电路24的第3存储器M13连接至源极线16-i。如此一来,第1、第2及第3存储器M11~M13依序地连接至源极线16-i。源极线16-i与第1栅极线17-j1及第2栅极线17-j2的驱动同步,被源极驱动器12(图1)所驱动。
例如,考虑使画素Pji显示红色的情况,在第j列的画素被选择前的扫描时间T中,源极线16-i只有在最初的T/3的期间被驱动至高电位,第1至第3存储器M11~M13分别存储1、0、0。结果扫描期间T结束后到下一个扫描期间开始为止,第1至第3存储器M11~M13分别输出2进位值1、0、0。藉此,画素电极20通过开关组件SW105、SW113、SW121连接至保持在对应红色的电压Vr的第5电压供给线265。
图4是表示本发明实施例的液晶显示装置的画素构造第2例方块图。
画素P’ji具有2个子画素SP11及SP12、开关电路43。子画素SP11及SP12分别具有画素电极40a、40b、对向电极41a、41b、画素电极与对向电极之间的液晶单元42a、42b、存储器电路44a、44b、及D/A转换电路45a、45b。
开关电路43连接至源极线16-i与门极线17-j,因应栅极线17-j上的扫描信号而切替,分别连接至源极线16-i与存储器电路44a及44b。各存储器电路44a、44b能够以0与1的2进位值数据储存源极线16-i上的信号电压。D/A转换电路45a、45b通过电压供给线46连接至电压源14(图1),通过电压供给线46使用电压源14供给的电压,将储存于对应的存储器电路44a、44b的2进位值数据转换为模拟电压。由D/A转换电路45a、45b转换的模拟电压被施加至对应的画素电极40a、40b。
图5对应图4所示画素构造的电路图。
开关电路43具有9个开关组件SW21~SW29。开关组件SW21及SW22串联连接,并配置于源极线16-i与设于第1子画素SP11(图4)内的第1存储器电路44a之间。开关组件SW23及SW24串联连接,并配置于源极线16-i与第1存储器电路44a之间。开关组件SW25及SW26串联连接,并配置于源极线16-i与设于第2子画素SP12(图4)内的第2存储器电路44b之间。开关组件SW27~SW29串联连接,并配置于源极线16-i与第2存储器电路44b之间。开关组件SW21、SW23、SW25、SW27的控制端子连接至第1栅极线17-j1,开关组件SW22、SW24、SW26、SW28的控制端子连接至第2栅极线17-j2,开关组件SW29的控制端子连接至第3栅极线17-j3。开关组件SW22、SW28具有与开关组件SW24、SW26相反的开关特性。因此,当因应第2栅极线17-j2的扫描信号开关组件SW24、SW26导通时开关组件SW22、SW28会不导通,开关组件SW24、SW26不导通时开关组件SW22、SW28则会导通。同样地,开关组件SW23、SW27具有与开关组件SW21、SW25相反的开关特性。因此,当因应第1栅极线17-j1的扫描信号开关组件SW21、SW25导通时开关组件SW23、SW27会不导通,开关组件SW21、SW25不导通时开关组件SW23、SW27则会导通。
第1存储器电路44a具有2个1位存储器M21、M22。第1存储器M21连接至开关组件SW21及SW22的串联电路,当这些开关组件SW21及SW22导通时会连接至源极线16-i。第2存储器M22连接至开关组件SW23及SW24的串联电路,当这些开关组件SW23及SW24导通时会连接至源极线16-i。
设置于第1子画素SP11(图4)的第1D/A转换电路45a具有8个开关组件SW201~SW208。开关组件SW201及SW205的第1串联电路配置于画素电极40a与第1电压供给线461之间。开关组件SW202及SW206的第2串联电路配置于画素电极40a与第6电压供给线466之间。开关组件SW203及SW207的第3串联电路配置于画素电极40a与第4电压供给线464之间。开关组件SW204及SW208的第4串联电路配置于画素电极40a与第3电压供给线463之间。
开关组件SW201~SW204的控制端子连接至第1存储器M21的输出端。开关组件SW201、SW202具有与开关组件SW203、SW204相反的开关特性,当开关组件SW203、SW204响应第1存储器M21的输出而导通时,开关组件SW201、SW202非导通,当开关组件SW203~SW204非导通时则开关组件SW201~SW202导通。
开关组件SW205~SW208的控制端子连接至第2存储器M22的输出端。开关组件SW205、SW207具有与开关组件SW206、SW208相反的开关特性,当开关组件SW206、SW208响应第2存储器M22的输出而导通时,开关组件SW205、SW207非导通,当开关组件SW206、SW208非导通时则开关组件SW205、SW207导通。
第2存储器电路44b具有2个1位存储器M23、M24。第3存储器M23连接至开关组件SW25及SW26的串联电路,当这些开关组件SW25及SW26导通时会连接至源极线16-i。第4存储器M24连接至开关组件SW27~SW29的串联电路,当开关组件SW27~SW29导通时会连接至源极线16-i。
设置于第2子画素SP12(图4)的第2D/A转换电路45b具有8个开关组件SW209~SW216。开关组件SW209及SW213的第1串联电路配置于画素电极40b与第1电压供给线461之间。开关组件SW210及SW214的第2串联电路配置于画素电极40b与第6电压供给线466之间。开关组件SW211及SW215的第3串联电路配置于画素电极40b与第5电压供给线465之间。开关组件SW212及SW216的第4串联电路配置于画素电极40b与第2电压供给线462之间。
开关组件SW209~SW212的控制端子连接至第3存储器M23的输出端。开关组件SW209、SW210具有与开关组件SW211、SW212相反的开关特性,当开关组件SW211、SW212响应第3存储器M23的输出而导通时,开关组件SW209、SW210非导通,当开关组件SW211~SW212非导通时则开关组件SW209~SW210导通。
开关组件SW213~SW216的控制端子连接至第4存储器M24的输出端。开关组件SW213、SW215具有与开关组件SW214、SW216相反的开关特性,当开关组件SW214、SW216响应第4存储器M24的输出而导通时,开关组件SW213、SW215非导通,当开关组件SW214、SW216非导通时则开关组件SW213、SW215导通。
第1至第6电压供给线461~466分别被电压源14(图1)施加对应特定颜色成分的不同的电压。例如,第1至第6电压供给线461~466分别被施加对应黑、蓝、绿、红、黄、白的电压Vk、Vb、Vg、Vr、Vy、Vw。
栅极线17-j上的扫描信号被时分割为4位数据。例如,扫描信号为电压脉冲的波形,其持续时间为T。最初的T/4的期间第1栅极线17-j1被驱动至高电位,第2栅极线17-j2与第3栅极线17-j3被驱动至低电位。此时开关电路43中的开关组件SW21及SW22导通,第1存储器电路44a的第1存储器M21连接至源极线16-i。接着的T/4的期间第2栅极线17-j2被驱动至高电位,第1栅极线17-j1与第3栅极线17-j3被驱动至低电位。此时开关电路43中的开关组件SW23及SW24导通,第1存储器电路44a的第2存储器M22连接至源极线16-i。第3个T/4的期间第1栅极线17-j1与第2栅极线17-j2都被驱动至高电位,第3栅极线17-j3被驱动至低电位。此时开关电路43中的开关组件SW25及SW26导通,第2存储器电路44b的第3存储器M23连接至源极线16-i。最后的T/3的期间第3栅极线17-j3被驱动至高电位,第1栅极线17-j1与第2栅极线17-j2被驱动至低电位。此时开关电路43中的开关组件SW27~SW29导通,第2存储器电路44b的第4存储器M24连接至源极线16-i。如此一来,第1至第4存储器M21~M24依序地连接至源极线16-i。源极线16-i与第1栅极线17-j1、第2栅极线17-j2及第3栅极线17-j3的驱动同步,被源极驱动器12(图1)所驱动。
例如,考虑使画素P’ji显示紫色的情况,在第j列的画素被选择前的扫描时间T中,源极线16-i除了第2个T/4期间(T/4~2T/4)的外都被驱动至高电位,第1至第4存储器M21~M24分别存储1、0、1、1。结果扫描期间T结束后到下一个扫描期间开始为止第1至第4存储器M21~M24分别输出2进位值1、0、1、1。藉此,画素电极40a通过开关组件SW203、SW207连接至保持在对应红色的电压Vr的第4电压供给线264,画素电极40b则通过开关组件SW212、SW216连接至保持在对应蓝色的电压Vb的第2电压供给线262。因此画素P’ji全体能显示红色与蓝色混合后的紫色。
图5所示的画素电路通过将画素分割为子画素使子画素之间能混色显示,因此不需要每个颜色成分都设置1条电压供给线,与图3的画素电路相比能改善开口率,进而对应更高分辨率的显示。
图5的例子中,画素P’ji的第1子画素SP11能够显示红(R)、绿(G)、白(W)、黑(K),第2子画素SP12能够显示蓝(B)、黄(Y)、白(W)、黑(K)。除去白与黑,RGB三原色以外所需要的颜色会依1个子画素中可显示的颜色的组合而定。在图5的例子中,因为不能同时显示红色及绿色,所以另外需要红与绿的混合色黄色(Y)。
图6是表示本发明实施例的液晶显示装置的画素构造第3例电路图。
图6的画素分割为2个子画素,各子画素分别具有画素电极60a、60b、对向电极61a、61b、画素电极与对向电极之间的液晶单元62a、62b。画素更具有开关电路63、存储器电路64、及D/A转换电路65。开关电路63连接至源极线16-i及第1栅极线17-j1与第2栅极线17-j2,因应第1栅极线17-j1与第2栅极线17-j2上的扫描信号而导通,连接至源极线16-i与存储器电路64。存储器电路64能够以0与1的2进位值数据储存源极线16-i上的信号电压。D/A转换电路65通过电压供给线66连接至电压源14(图1),通过电压供给线66使用电压源14供给的电压,将储存于对应的存储器电路64的2进位值数据转换为模拟电压。由D/A转换电路65转换的模拟电压被分别施加至画素电极60a、60b,液晶单元62a、62b的液晶分子配向分别变化,各液晶单元62a、62b显示对应模拟电压的颜色。
开关电路63及存储器电路64的架构与动作与图3所说明的画素电路相同,故不再详述。
D/A转换电路65具有15个开关组件SW301~SW315及1个NAND电路。开关组件SW301及SW304的第1串联电路配置于第1画素电极60a与第1电压供给线661之间。开关组件SW302及SW305的第2串联电路配置于第1画素电极60a与第3电压供给线663之间。开关组件SW303及SW306的第3串联电路配置于第1画素电极60a与第4电压供给线664之间。
开关组件SW301~SW303的控制端子连接至第1存储器M31的输出端。开关组件SW301、SW302具有与开关组件SW303相反的开关特性,当开关组件SW303响应第1存储器M31的输出而导通时,开关组件SW301、SW302非导通,当开关组件SW303非导通时则开关组件SW301~SW302导通。
开关组件SW304~SW306的控制端子连接至第2存储器M32的输出端。开关组件SW304、SW306具有与开关组件SW305相反的开关特性,当开关组件SW305响应第2存储器M32的输出而导通时,开关组件SW304、SW306非导通,当开关组件SW305非导通时则开关组件SW304、SW306导通。
第1及第2存储器M31、M32的输出更分别连接至NAND电路L301的2个输入端。
开关组件SW307配置于第1画素电极60a与开关组件SW310、SW311的并联电路之间。开关组件SW310及SW311的控制端子连接至第3存储器M33,两者具有相反地开关特性。开关组件SW310响应第3存储器M33的输出而将开关组件SW307的导通路径连接至第1电压供给线661,开关组件SW311响应第3存储器M33的输出而将开关组件SW307的导通路径连接至第6电压供给线666。
开关组件SW308配置于第2画素电极60b与开关组件SW312、SW313的并联电路之间。开关组件SW312及SW313的控制端子连接至第3存储器M33,两者具有相反地开关特性。开关组件SW312响应第3存储器M33的输出而将开关组件SW308的导通路径连接至第1电压供给线661,开关组件SW313响应第3存储器M33的输出而将开关组件SW308的导通路径连接至第2电压供给线662。
开关组件SW309配置于第2画素电极60b与开关组件SW314、SW315的并联电路之间。开关组件SW314及SW315的控制端子连接至第3存储器M33,两者具有相反地开关特性。开关组件SW314响应第3存储器M33的输出而将开关组件SW309的导通路径连接至第5电压供给线665,开关组件SW315响应第3存储器M33的输出而将开关组件SW309的导通路径连接至第6电压供给线666。
开关组件SW307~SW309的控制端子连接至NAND电路L301的输出端。开关组件S307及S309具有与开关组件SW308相反的开关特性,当开关组件SW308导通时开关组件SW307、SW309非导通,当开关组件SW308非导通时开关组件SW307、SW309导通。
第1至第6电压供给线661~666分别被电压源14(图1)施加对应特定颜色成分的不同的电压。例如,第1至第6电压供给线661~666分别被施加对应黑、蓝、绿、红、黄、白的电压Vk、Vb、Vg、Vr、Vy、Vw。
例如,考虑使图6画素显示紫色的情况,在第j列的画素被选择前的扫描时间T中,源极线16-i除了第2个T/3期间(T/3~2T/3)之外都被驱动至高电位,第1至第3存储器M31~M33分别存储1、0、1。结果扫描期间T结束后到下一个扫描期间开始为止,第1至第3存储器M31~M33分别输出2进位值1、0、1。藉此,第1画素电极60a通过开关组件SW303、SW306连接至保持在对应红色的电压Vr的第4电压供给线664,第2画素电极60b则通过开关组件SW313、SW308连接至保持在对应蓝色的电压Vb的第2电压供给线662。因此画素全体能显示红色与蓝色混合后的紫色。
图6所示的画素电路使开关电路、存储器电路及D/A转换电路共通给子画素,因此比起图5的画素电路可用更少的组件数目与门极线数目来构成,能更进一步改善开口率以对应更高分辨率的显示。
图7表示本发明实施例的液晶显示装置的画素构造第4例方块图。
画素P”ji具有3个子画素SP21~SP23、开关电路73。子画素SP21~SP23分别具有画素电极70a、70b、70c、对向电极71a、71b、71c、画素电极与对向电极之间的液晶单元72a、72b、72c、存储器电路74a、74b、74c、及D/A转换电路75a、75b、75c。
开关电路73连接至源极线16-i与门极线17-j,因应栅极线17-j上的扫描信号而切替,分别连接至源极线16-i与存储器电路74a、74b及74c。各存储器电路74a、74b、74c能够以0与1的2进位值数据储存源极线16-i上的信号电压。D/A转换电路75a、75b、75c通过电压供给线76连接至电压源14(图1),通过电压供给线76使用电压源14供给的电压,将储存于对应的存储器电路74a、74b、74c的2进位值数据转换为模拟电压。由D/A转换电路75a、75b、75c转换的模拟电压被施加至对应的画素电极70a、70b、70c。
图8对应图7所示画素构造的电路图。
开关电路73具有18个开关组件SW401~SW418。开关组件SW401~SW403的第1串联电路及开关组件SW404~SW406的第2串联电路配置于源极线16-i与设于第1子画素SP21(图7)内的第1存储器电路74a之间。开关组件SW407~SW409的第3串联电路及开关组件SW410~SW412的第4串联电路配置于源极线16-i与设于第2子画素SP22(图7)内的第2存储器电路74b之间。开关组件SW413~SW415的第5串联电路及开关组件SW416~SW418的第6串联电路配置于源极线16-i与设于第3子画素SP23(图7)内的第3存储器电路74c之间。
开关组件SW401、SW404、SW407、SW410、SW413、SW416的控制端子连接至第1栅极线17-j1,。开关组件SW404、SW407、SW416具有与开关组件SW401、SW410、SW413相反的开关特性。因此,当因应第1栅极线17-j1的扫描信号开关组件SW401、SW410、SW413导通时开关组件SW404、SW407、SW416会不导通,开关组件SW401、SW410、SW413不导通时开关组件SW404、SW407、SW416则会导通。
开关组件SW402、SW405、SW408、SW411、SW414、SW417的控制端子连接至第2栅极线17-j2,。开关组件SW402、SW408、SW414具有与开关组件SW405、SW411、SW417相反的开关特性。因此,当因应第2栅极线17-j2的扫描信号开关组件SW405、SW411、SW417导通时开关组件SW402、SW408、SW414会不导通,开关组件SW405、SW411、SW417不导通时开关组件SW402、SW408、SW414则会导通。
开关组件SW403、SW406、SW409、SW412、SW415、SW418的控制端子连接至第3栅极线17-j3,。开关组件SW403、SW406、SW412具有与开关组件SW409、SW415、SW418相反的开关特性。因此,当因应第3栅极线17-j3的扫描信号开关组件SW409、SW415、SW418导通时开关组件SW403、SW406、SW412会不导通,开关组件SW409、SW415、SW418不导通时开关组件SW403、SW406、SW412则会导通。
第1存储器电路74a具有2个1位存储器M41、M42。第1存储器M41连接至开关组件SW401~SW403的第1串联电路,当这些开关组件SW401~SW403导通时会连接至源极线16-i。第2存储器M42连接至开关组件SW404~SW406的第2串联电路,当这些开关组件SW404~SW406导通时会连接至源极线16-i。
设置于第1子画素SP21(图7)的第1D/A转换电路75a具有4个开关组件SW421~SW424。开关组件SW421配置于画素电极70a与第5电压供给线765之间。开关组件SW422配置于画素电路70a与开关组件SW423、SW424的并联电路之间。开关组件SW423、SW424的控制端子连接至第1存储器M41的输出端,两者具有相反的开关特性。开关组件SW423因应第1存储器M41的输出将开关组件SW422的导通路径连接至第2电压供给线762,开关组件SW424因应第1存储器M41的输出将开关组件SW422的导通路径连接至第1电压供给线761。开关组件SW421、SW422的控制端子连接至第2存储器M42的输出端,两者具有相反的开关特性。
第2存储器电路74b具有2个1位存储器M43、M44。第3存储器M43连接至开关组件SW407~SW409的第3串联电路,当这些开关组件SW407~SW409导通时会连接至源极线16-i。第4存储器M44连接至开关组件SW410~SW412的第4串联电路,当这些开关组件SW410~SW412导通时会连接至源极线16-i。
设置于第2子画素SP22(图7)的第2D/A转换电路75b具有4个开关组件SW425~SW428。开关组件SW425配置于画素电极70b与第5电压供给线765之间。开关组件SW426配置于画素电路70b与开关组件SW427、SW428的并联电路之间。开关组件SW427、SW428的控制端子连接至第3存储器M43的输出端,两者具有相反的开关特性。开关组件SW427因应第3存储器M43的输出将开关组件SW426的导通路径连接至第3电压供给线763,开关组件SW428因应第3存储器M43的输出将开关组件SW426的导通路径连接至第1电压供给线761。开关组件SW425、SW426的控制端子连接至第4存储器M44的输出端,两者具有相反的开关特性。
第3存储器电路74c具有2个1位存储器M45、M46。第5存储器M45连接至开关组件SW413~SW415的第5串联电路,当这些开关组件SW413~SW415导通时会连接至源极线16-i。第6存储器M46连接至开关组件SW416~SW418的第6串联电路,当这些开关组件SW416~SW418导通时会连接至源极线16-i。
设置于第3子画素SP23(图7)的第3D/A转换电路75c具有4个开关组件SW429~SW432。开关组件SW429配置于画素电极70c与第5电压供给线765之间。开关组件SW430配置于画素电路70c与开关组件SW431、SW432的并联电路之间。开关组件SW431、SW432的控制端子连接至第5存储器M45的输出端,两者具有相反的开关特性。开关组件SW431因应第5存储器M45的输出将开关组件SW430的导通路径连接至第4电压供给线764,开关组件SW432因应第5存储器M45的输出将开关组件SW430的导通路径连接至第1电压供给线761。开关组件SW429、SW430的控制端子连接至第6存储器M46的输出端,两者具有相反的开关特性。
第1至第5电压供给线761~765分别被电压源14(图1)施加对应特定颜色成分的不同的电压。例如,第1至第5电压供给线761~765分别被施加对应黑、蓝、绿、红、白的电压Vk、Vb、Vg、Vr、Vw。
栅极线17-j上的扫描信号被时分割为6位数据。例如,扫描信号为电压脉冲的波形,其持续时间为T。最初的T/6的期间第1栅极线17-j1被驱动至高电位,第2栅极线17-j2与第3栅极线17-j3被驱动至低电位。此时开关电路73中的开关组件SW401~SW403导通,第1存储器电路74a的第1存储器M41连接至源极线16-i。在第2个T/6的期间第2栅极线17-j2被驱动至高电位,第1栅极线17-j1与第3栅极线17-j3被驱动至低电位。此时开关电路73中的开关组件SW404~SW406导通,第1存储器电路74a的第2存储器M42连接至源极线16-i。第3个T/6的期间第3栅极线17-j3被驱动至高电位,第1栅极线17-j1与第2栅极线17-j2被驱动至低电位。此时开关电路73中的开关组件SW407~SW409导通,第2存储器电路74b的第3存储器M43连接至源极线16-i。第4个T/6的期间第1栅极线17-j1与第2栅极线17-j2都被驱动至高电位,第3栅极线17-j3被驱动至低电位。此时开关电路73中的开关组件SW410~SW412导通,第2存储器电路74b的第4存储器M44连接至源极线16-i。第5个T/6的期间第1栅极线17-j1与第3栅极线17-j3都被驱动至高电位,第2栅极线17-j2被驱动至低电位。此时开关电路73中的开关组件SW413~SW415导通,第3存储器电路74c的第5存储器M45连接至源极线16-i。最后的T/6的期间第2栅极线17-j2与第3栅极线17-j3被驱动至高电位,第1栅极线17-j1被驱动至低电位。此时开关电路73中的开关组件SW416~SW418导通,第3存储器电路74c的第6存储器M46连接至源极线16-i。如此一来,第1至第6存储器M41~M46依序地连接至源极线16-i。源极线16-i与第1栅极线17-j1、第2栅极线17-j2及第3栅极线17-j3的驱动同步,被源极驱动器12(图1)所驱动。
例如,考虑使画素P”ji显示紫色的情况,在第j列的画素被选择前的扫描时间T中,源极线16-i除了最初的T/6期间(0~T/6)与第5个T/6期间(4T/6~5T/6)的外都被驱动至高电位,第1至第6存储器M41~M46分别存储1、0、0、0、1、0。结果扫描期间T结束后到下一个扫描期间开始为止第1至第6存储器M41~M46分别输出2进位值1、0、0、0、1、0。藉此,画素电极70a通过开关组件SW423、SW422连接至保持在对应蓝色的电压Vb的第2电压供给线762,画素电极70b通过开关组件SW428、SW426连接至保持在对应黑色的电压Vk的第1电压供给线761,画素电极70c通过开关组件SW431、SW430连接至保持在对应红色的电压Vr的第4电压供给线764。因此画素P”ji全体能显示红色与蓝色混合后的紫色。
图8所示的画素电路中,通过3个子画素SP21~SR23能够显示红(R)、绿(G)、蓝(B),因此只要有对应RGB三原色及黑白共5色的5条电压供给线就足够了。
图9表示本发明实施例的液晶显示装置的画素构造第5例电路图。
图9所示的画素电路除了电压供给线46’的数目外,其余皆与图5的电路相同。电压供给线46’具有第1至第4电压供给线46’1~46’4。第1至第4电压供给线46’1~46’4分别被电压源14(图1)施加对应特定颜色成分的不同电压。例如,第1电压供给线46’1被施加对应黑色的电压Vk,第2电压供给线46’2被施加对应红色及黄色的电压Vr/y,第3电压供给线46’3被施加对应绿色及蓝色的电压Vg/b,第4电压供给线46’4被施加对应白色的电压Vw。如此一来,在图9的例子中,本来每1个颜色成分设置1条电压供给线,变成2个颜色成分共享1条电压供给线。
图10是表示用来构成图9所示画素电路的画素构造的剖面图。
画素具有形成有画素电极102的第1透明基板101、形成有与画素电极102相对的对向电极104的第2透明基板103、液晶灌入第1透明基板101与第2透明基板103之间的液晶层105、设于第2透明基板103上的偏光板106。画素电极102形成于第1透明基板101上的透明树脂层107上,在本例中,也作为反射通过第2透明基板103入射的外界光用的反射板的功能。因此,对向电极104为光可通过的透明电极。对向电极104形成于第2透明基板103上的透明树脂层108上。
画素的领域分割为2个子画素SP11与SP12。透明树脂层108的厚度会适当地选择,使得子画素SP11与SP12中画素电极102与对向电极104之间的距离(这个距离一般称为间隙厚度)不同。在利用复折射效果的彩色液晶显示装置中,画素能因应施加给画素电极的电压来显示不同的颜色,在施加相同电压时也能够使间隙厚度不同来显示不同颜色。
图11是表示施加于画素电极的电压、间隙厚度、以及画素所显示的颜色的波长的关系图。
在本例中,第1子画素SP11的间隙厚度为d1,第2子画素SP12的间隙厚度为d2,假设d1>d2。当画素电极102被施加电压Vr/y时,第1子画素SP11显示波长λr的光,第2子画素SP12显示波长λy的光。当画素电极102被施加电压Vg/b时,第1子画素SP11显示波长λg的光,第2子画素SP11显示波长λb的光。具体来说,例如波长λr、λg、λb、λy分别对应红、绿、蓝、黄色光,且Vg/b>Vr/y。
如上述,适当地选择施加画素电极的电压与间隙厚度,就能如图9所示的画素电路,将1条电压供给线给多种颜色成分共有。也就是说,当画素分割为多个子画素时,适当地设定各子画素的间隙厚度,就会如图9的画素电路对比于图5的画素电路一样,能更改善开口率并且能对应更高分辨率的显示。
图12是表示本发明实施例的液晶显示装置的画素构造第6例平面图。
图12的画素1200分为2个领域A11及A12。第1领域A11被第2领域A12所包围。第1及第2领域A11、A12分别具有如图3所示的同一画素电路。通过这种构造,画素1200使个别的画素电路显示相同颜色时,可以因应各画素电路的启用或取消显示如图13a~13d所示的4个灰阶。画素电路的启用或取消可以由例如控制器15所控制。
画素1200的第1及第2领域A11、A12的画素电路都被取消时为最低灰阶(图13a),第1及第2领域A11、A12的画素电路都被启用时为最高灰阶(图13d),第1及第2领域A11、A12的画素电路只有一者被启用时为中间灰阶(图13b、13c)。
如上述,用分割画素来达成的灰阶显示也可以适用于将画素分割为2或更多的子画素来达成多色显示。例如,如图5所示将画素分割为2个子画素时,可以将这2个子画素再分割为2个以上,通过将分割的子画素装上相同构造的电路,就可以进行多个灰阶显示。
图14是具备本发明实施例的液晶显示装置的电子机器的例子。图14的电子机器1400虽以平板计算机表示,但也可以是电视机、笔记型计算机、桌上型计算机、行动电话、数字相机、PDA、车上导航装置、携带型游戏机、或电子广告牌等电子机器。
平板计算机1400具有显示装置1410。显示装置1410则具有可以将信息以影像显示的显示面板。显示装置1410可以是图1至图13所说明的彩色液晶显示装置,因为能确保高穿透率/反射率同时安定地进行多色显示且耗电量低,所以可适用于例如在某个期间会持续显示相同影像的电子书籍等用途。
总结来说,本发明实施例的液晶显示装置将MIP技术与使用复折射效果的彩色显示技术结合,能够确保高穿透率/反射率同时安定地进行多色显示。
以上虽说明实施本发明的最佳实施例,但本发明并不限于上述最佳的实施例。在不超出本发明主旨的范围内可以做适当的变更。
例如,将相邻的2个或以上的画素做为一组,并按照图4至图8所说明地,进行由邻接画素来达成的混色显示。