CN102446943A - 用于cmos图像传感器的无损杂质掺杂的方法 - Google Patents

Abstract

一种制造背照式像素的方法。该方法包括在基板的正面上或正面中形成像素的正面组件，正面组件包括具有第一极性的感光区。该方法进一步包括在该基板的背面上形成具有第二极性的纯掺杂剂区、将激光脉冲施加至该基板的背面以熔化该纯掺杂剂区，并且使该纯掺杂剂区再结晶化以形成背面掺杂层。也揭示并主张了对应的装置实施例。

Description

用于CMOS图像传感器的无损杂质掺杂的方法

技术领域

本发明一般涉及图像传感器，并具体但非排它地涉及具有改良的背面表面掺杂的背照式(“BSI”)图像传感器。

现有技术

图像传感器已变得普遍存在。它们被广泛用于数字静态相机、蜂窝电话、安保相机、医学、汽车及其它应用中。用以制造图像传感器且特定是CMOS图像传感器(“CIS”)的技术已持续大步前进。举例而言，对较高分辨率及较低功率消耗的需求已助长了图像传感器的进一步小型化及集成化。因此，图像传感器的像素阵列中的像素的数目已增加，而每一像素单元的大小已减小。

通常，图像传感器的每一像素包括诸如光电二极管的感光元件，以及用于从感光元件读出信号的一个或多个晶体管。随着像素单元大小的减小，晶体管大小亦可能减小。传送晶体管通常用在具有四晶体管设计的像素中。传送晶体管将感光元件与像素的其余部分分离。传送晶体管被形成于感光元件与浮动节点之间，且希望按比例缩小传送晶体管以具有短栅极长度，为了获得更大的集成度以及增强的像素填充因数。

在大多数图像传感器中，每一像素的构成元件被形成于被视为硅基板的前表面的表面上或其附近，并且将由像素捕获的光入射于该前表面上。代替捕获入射于基板的正面上的光，或除了捕获入射于基板的正面上的光之外，被称作背照式(BSI)图像传感器的一些图像传感器可捕获入射于基板的后表面上的光。在BSI图像传感器中，背面照明使大部分的光子吸收发生在背面硅表面附近。为了分离由光子吸收而产生的电子-空穴对并将电子驱动朝向感光区，在硅后表面附近的电场是有帮助的。此电场可通过对硅的该后表面进行掺杂而产生。经掺杂的后表面的质量在图像传感器性能方面起到重要的作用。经掺杂的后表面区中的晶体缺陷及非活性掺杂剂可通过俘获电子并且不允许电子到达感光区(此可导致“热像素”缺陷)而使量子效率降级。

CMOS图像传感器中的晶体缺陷的主要来源之一是常规离子注入过程的结果，常规离子注入过程涉及掺杂剂注入并且之后进行热退火以使所注入的掺杂剂活性化。热激光退火是被用以在离子注入之后减少晶体缺陷出现的一种方法，但激光退火造成局部加热，这可使BSI CIS的基板温度显著增加，因为在这些类型的图像传感器中，其中主要形成像素的外延(epi)层是薄的(例如，＜4μm厚)。基板温度的增加可导致不期望的掺杂剂扩散和/或金属劣化/熔化。可通过使用更厚的最终外延层来减少不期望区域的过度加热的可能性，较厚的最终外延层可通过在基板薄化过程期间移除较少外延层而产生。然而，增加外延层的厚度导致图像传感器中的相邻像素之间的电串扰的增加。

除了致使基板温度增加之外，激光退火也可能会无法使所有背面掺杂剂活性化，这能导致非活性掺杂剂缺陷。与使用离子注入及激光热退火的当前制造过程相关联的这些问题可在结果图像传感器中引起不受欢迎的问题，诸如高的暗电流以及高的白像素计数。

附图说明

参看以下附图描述本发明的非限制性及非穷尽性实施例，其中，除非另有指明，否则在各个视图通篇中相同参考数字指代相同部分。

图1是具有背面掺杂剂层的背照式图像传感器的一实施例的横截面图。

图2是示出用于制造背照式图像传感器的过程的一实施例的流程图。

图3A是制造到正面互连完成之前的背照式图像传感器的部分制造实施例的横截面图。

图3B是制造到掺杂剂区及多晶硅罩盖膜的沉积之前的背照式图像传感器的部分制造实施例的横截面图。

图3C是制造到背面掺杂层完成之前的背照式图像传感器的部分制造实施例的横截面图。

图3D是背照式像素的制造完成的实施例的横截面图。

图4是示出背照式图像传感器的实施例的方框图。

图5是示出背照式成像阵列的实施例内的两个四晶体管(“4T”)像素的像素电路的电路图。

具体实施方式

本文中描述了用于产生背照式(“BSI”)图像传感器的无损杂质掺杂的方法的实施例。在以下描述中，描述多种特定细节以提供对本发明的实施例的详尽理解，但本领域熟练技术人员将认识到，可在不需要一个或多个特定细节下、或藉由其它方法、组件、材料等来实践本发明。在其它例子中，已知的结构、材料或操作不进行详细展示或描述但仍被涵盖于本发明的范畴内。

遍及本说明书的对“一个实施例”或“实施例”的引用表示与该实施例相关联描述的特定特征、结构或特性被包括于本发明的至少一个实施例中。因此，遍及本说明书各处的词组“在一实施例中”的出现未必均指相同实施例。此外，可在一个或多个实施例中以任何合适方式组合特定特征、结构或特性。使用诸如“顶部”、“底部”、“在...下面”的方向性术语来参考经描述的附图的方向，但其不应被理解为对实施例的定向的任何形式的限制。

图1是具有背面掺杂剂的背照式(BSI)图像传感器的图像像素100的实施例的横截面图。图像像素100的所示实施例是在图像传感器的像素阵列内的像素的一个可能实施。图像像素100的所示实施例包括：p型外延层110、p型钉扎层117、n型感光区115、传送晶体管120，以及形成于外延层110的正面上的浅沟槽隔离(“STI”)及n+源极/漏极扩散区130。N+源极/漏极扩散区130形成于p井140内。当然，在其它实施例中，像素100的元件的传导类型可倒转。举例而言，在替代实施例中，区115、130可以是P型掺杂，而区110、140及116可以是N型掺杂。

层间介电质154将外延层110的正面表面与金属堆栈150分离。尽管图1示出了两层金属堆栈，但金属堆栈150可包括更多或更少的金属层以用于将电信号在像素阵列的正面上导引。背面p+掺杂层116形成于厚度L的外延层110的背面上。可选的抗反射(“AR”)层160可形成于背面p+掺杂层116的背面上。彩色滤光片165可形成于AR层160的背面上，且可具有拜耳(Bayer)图案或包括红外线滤光片，或这两者的组合。在其它实施例中，彩色滤光片165可完全不存在。微透镜170形成于图像像素100的背面上，且将来自背面表面的光导向至n型感光区115。

图2是示出用于制造BSI图像传感器的图像像素300(参见图3A至图3D)的过程200的实施例的流程图。在过程200中出现的一些或全部的过程块的次序不应视为限制性的。相反，受益于本发明的本领域普通技术人员将理解，一些过程块可按照未示出的多种次序来执行。

在过程块205中，图像像素300的制造一直到生产线后道工序(“BEOL”)组件的制造之前都遵照常规技术，BEOL组件包括扩散注入物、硅化物、像素晶体管电路以及图3A所示的金属堆栈350。图3A也示出了形成于p+基板305上的外延层310。在过程块207中，处理晶圆(未示于图3A至图3D中)被接合至正面图像传感器晶圆。在过程块210中，图像像素300被背面薄化以移除p+基板305且暴露p型外延层310的背面。

在过程块215中，使用等离子浸入离子注入(“PIII”)过程将纯p型掺杂剂区390形成在p型外延层310的背面中或背面上(参见图3B)。如本文中所使用，关于掺杂剂区所使用的术语“纯”不表示掺杂剂区必须由无杂质的100％的所选掺杂剂所制成。作为替代，“纯”表示掺杂剂区主要由所选掺杂剂素以组成但可含有任何量的一个或多个杂质，只要杂质不构成以下量：将干扰使用PIII过程的掺杂剂区390的形成的量、干扰背面掺杂层316的后序形成的量、或干扰结果像素的操作的量。在PIII中，将p型外延层310的表面曝露于等离子，且施加高负电压以在p型外延层310的表面与等离子之间形成电场。该电场对从等离子朝向p型外延层的表面的p型掺杂剂离子进行加速，由此注入这些离子。在一个实施例中，掺杂剂离子可以是硼，但在其它实施例中可使用其它类型的掺杂剂。使用此过程，纯p型掺杂剂区390被形成于p型外延层310的背面上。一般而言，掺杂剂区390具有与感光区315的极性相对的极性：在所示的实施例中，纯掺杂剂区390是p掺杂而感光区315是n掺杂，但在感光区315是p掺杂的实施例中，纯掺杂剂区390可以是n掺杂。

在过程块220中，与过程块215中所使用的PIII过程相类似的PIII过程可被用于将罩盖膜395沉积于纯p型掺杂剂区390的背面上，如图3B中所示的。在一个实施例中，罩盖膜395可以是多晶硅，但在其它实施例中可以是另一种形式的硅或完全为另一种材料。在过程块225中，施加激光脉冲以熔化罩盖膜395及p型外延层310的背面表面。当p型外延层再结晶时，纯掺杂剂区390变得被并入至外延层310中，导致背面p掺杂层316中的极高掺杂剂活性化，如图3C中所示的。激光脉冲在几纳秒内熔化纯p型掺杂剂区390和罩盖膜395，并且背面p型外延层310在约10纳秒内再结晶。当与常规方法(与需要数分钟以活性化注入离子的热激光退火相组合的离子注入)相比较时，较短的激光退火时段可减少掺杂剂扩散的深度和/或缘于延长的基板温度增加的金属劣化/熔化。

可通过控制纯p型掺杂剂区390的厚度来控制背面p+掺杂层316的深度；在多种实施例中，背面p+掺杂层316可具有在约0.1微米与约0.3微米之间的厚度。背面p+掺杂层316的掺杂剂浓度可由激光脉冲熔化的持续时间及功率来控制。在一个实施例中，激光脉冲可具有少于10纳秒(ns)的持续时间，但在其它实施例中可具有不同的持续时间。类似地，在多种实施例中，掺杂层316可具有在10¹⁸离子/立方厘米与10²⁰离子/立方厘米之间的掺杂剂浓度，但当然在其它实施例中其它掺杂剂浓度是可能的。在熔化及再结晶之后，p型结点形成于外延层310的背面上。在激光脉冲熔化之后不需要移除任何膜或层。另外，使用此处理，可减少晶体缺陷及非活性掺杂剂的出现。

在过程块230中，图像像素300的制造是使用添加抗反射(AR)层360、彩色滤光片365和微透镜370来完成的，如图3D中所示。注意，图1及图3A-3D仅示出了在像素阵列内的单一像素的横截面。因此，整个图像传感器的制造将包括彩色滤光片365阵列及微透镜370阵列的制造，但AR层360可以是由多个重复器件共享的覆盖层。应注意，上文的描述假设图像传感器使用红色、绿色及蓝色感光元件的实施方式。受益于本发明的本领域熟练技术人员将了解，本描述也可适用于其它基本或互补彩色滤光片。

图4是示出BSI成像系统400的实施例的方框图。成像系统400的所示出实施例包括：像素阵列405、读出电路410、功能逻辑415及控制电路420。

像素阵列405是背照式成像传感器或像素(例如，像素P1、P2...Pn)的二维(“2D”)阵列。在一个实施例中，每一个像素都是互补型金属氧化物半导体(“CMOS”)成像像素阵列中的至少一个像素可以是图1及图3D中所示的BSI像素实施例中的一个。如图所示，阵列中的每一个像素都被配置成列(例如，列Rl至Ry)及行(例如，行Cl至Cx)以获取人物、地点或对象的图像数据，这些图像数据接着可被用以呈现人物、地点或对象的2D图像。

在每一个像素已获取其图像数据或图像电荷后，图像数据由读出电路410读出并被传送至功能逻辑415。读出电路410可包括放大电路、模拟至数字(“ADC”)转换电路或其它电路。功能逻辑415可简单地储存图像数据或甚至通过应用后期图像效果(例如，修剪、旋转、去红眼、调整亮度、调整对比度或其它操作)来操纵图像数据。在一个实施例中，读出电路410可沿读出行线一次读出一行图像数据(如图示出)，或可使用多种其它技术来读出图像数据(未作说明)，诸如串行读出或同时对所有像素的完全并行读出。

控制电路420耦接至像素阵列405以控制像素阵列405的操作特性。举例而言，控制电路420可产生用于控制图像获取的快门信号。在一个实施例中，快门信号是全局快门信号，用于使像素阵列405内的所有像素能够在单个信号获取窗口期间同时捕获各自的图像数据。在一个替代实施例中，快门信号是卷动快门信号，其中在连续获取窗期间顺序地读取每一列、行或组的像素。

图5是说明根据本发明的一实施例的在BSI成像阵列内的两个四晶体管(“4T”)像素的像素电路500的实施例的电路图。像素电路500是用于实现图4的像素阵列405内的每一个像素的一种可能的像素电路架构，但应了解到，本发明的实施例并不限于4T像素架构；相反，受益于本发明的本领域熟练技术人员应理解到，本教导也适用于3T设计、5T设计及各种其它像素架构。在图5中，BSI像素Pa及Pb被配置为两列及一行。每一个像素电路500的所示实施例包括光电二极管PD、传送晶体管T1、重设晶体管T2、源极跟随器(“SF”)晶体管T3，以及选择晶体管T4。在操作期间，传送晶体管T1接收传送信号TX，传送信号TX将累积于光电二极管PD中的电荷传送至浮动扩散节点FD。在一个实施例中，浮动扩散节点FD可耦接至用于临时储存图像电荷的储存电容器。重置晶体管T2耦接在电力轨VDD与浮动扩散节点FD之间，以在重置信号RST的控制下进行重置(例如，将FD放电或充电至预设电压)。浮动扩散节点FD被耦接以控制SF晶体管T3的栅极。SF晶体管T3耦接在电力轨VDD与选择晶体管T4之间。SF晶体管T3工作为提供从像素输出的高阻抗的源极跟随器。最后，选择晶体管T4在选择信号SEL的控制下选择性地将像素电路500的输出耦接至读出行线。在一个实施例中，藉由控制电路420产生TX信号、RST信号及SEL信号。

本发明的所示实施例的以上描述(包括在摘要中所描述的内容)不意图穷尽本发明、或将本发明限于所揭示的精确形式中。如本领域熟练技术人员将认识到的，虽然在本文中出于说明性目的而描述本发明的特定实施例及示例，但在本发明的范畴内各种修改都是可能的。

可在以上详细描述的教导下对本发明作出这些修改。在以下权利要求书中所使用的术语不应被理解为将本发明限于本说明书中所揭示的特定实施例。相反，本发明的范畴将完全通过以下权利要求书来确定，以下权利要求书将根据权利要求解释的既定准则加以理解。

Claims (18)

1.一种制造背照式像素的方法，所述方法包括：

在基板的正面上或正面中形成像素的正面组件，所述正面组件包括具有第一极性的感光区；

在所述基板的背面上形成具有第二极性的纯掺杂剂区；

将激光脉冲施加至所述基板的所述背面以熔化所述纯掺杂剂区；以及

使所述纯掺杂剂区再结晶化以形成背面掺杂层。

2.如权利要求1的方法，进一步包含在所述纯掺杂剂区的背面上沉积罩盖膜。

3.如权利要求2的方法，其中所述罩盖膜为多晶硅。

4.如权利要求2的方法，其中所述激光脉冲熔化所述罩盖膜。

5.如权利要求4的方法，其中所述罩盖膜在所述激光脉冲之后再结晶化。

6.如权利要求1的方法，其中形成所述纯掺杂剂区包括：使用等离子浸入离子注入(「PIII」)处理来沉积所述掺杂剂。

7.如权利要求1的方法，其中所述基板是具有与所述感光区的极性相反的极性的外延基板。

8.如权利要求1的方法，其中所述掺杂层具有与所述基板相同的极性但有所不同的掺杂剂浓度。

9.如权利要求1的方法，其中所述激光脉冲具有小于约10纳秒的持续时间。

10.一种像素，包括：

形成于基板的正面上的具有第一极性的感光区；以及

形成于所述基板的背面中的背面掺杂层，所述掺杂层由形成于所述基板的背面上的经熔化且再结晶化的背面纯掺杂剂区所形成。

11.如权利要求10的像素，其中所述背面掺杂层进一步由形成于所述基板的背面上的经熔化且再结晶化的罩盖膜所形成。

12.如权利要求11的像素，其中所述罩盖膜为多晶硅。

13.如权利要求10的像素，其中所述基板是具有与所述感光区的极性相反的极性的外延基板。

14.如权利要求10的像素，其中所述掺杂层具有与所述基板相同的极性但有所不同的掺杂剂浓度。

15.如权利要求10的像素，其中所述掺杂层具有在10¹⁸离子/立方厘米与10²⁰离子/立方厘米之间的掺杂剂浓度。

16.如权利要求10的像素，进一步包括：形成于所述基板的背面上的抗反射涂层。

17.如权利要求16的像素，进一步包括：形成于所述抗反射涂层上的彩色滤光片。

18.如权利要求17的像素，进一步包括：形成于所述彩色滤光片上的微透镜。

Images