CN102446887A - 可等比例缩小的模拟叠层电感的电路结构及方法 - Google Patents

可等比例缩小的模拟叠层电感的电路结构及方法 Download PDF

Info

Publication number
CN102446887A
CN102446887A CN2010105073551A CN201010507355A CN102446887A CN 102446887 A CN102446887 A CN 102446887A CN 2010105073551 A CN2010105073551 A CN 2010105073551A CN 201010507355 A CN201010507355 A CN 201010507355A CN 102446887 A CN102446887 A CN 102446887A
Authority
CN
China
Prior art keywords
inductance
circuit
metal
simulation
lower layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2010105073551A
Other languages
English (en)
Other versions
CN102446887B (zh
Inventor
蔡描
王生荣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Hua Hong NEC Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Hua Hong NEC Electronics Co Ltd filed Critical Shanghai Hua Hong NEC Electronics Co Ltd
Priority to CN201010507355.1A priority Critical patent/CN102446887B/zh
Publication of CN102446887A publication Critical patent/CN102446887A/zh
Application granted granted Critical
Publication of CN102446887B publication Critical patent/CN102446887B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Coils Or Transformers For Communication (AREA)

Abstract

本发明公开了一种可等比例缩小的模拟叠层电感的电路结构及方法；包括：顶层金属模拟电路，其包括N条并联的子电路组成，每条子电路为串联连接的电阻、电感，N为大于等于2的正整数；上述N条并联的子电路与上层金属线圈自感串联；次顶层金属模拟电路，其包括N条并联的子电路组成，每条子电路为串联连接的电阻、电感，N为大于等于2的正整数；上述N条并联的子电路与下层金属线圈自感串联；上下层金属之间互感效应模拟电路，包括上述上层金属线圈和下层金属线圈；上下层金属的重叠电容连接在所述顶层金属模拟电路和次顶层金属模拟电路之间。本发明准确反映了上下层金属高频下的趋肤效应，反映了上下层金属间的互感，可实现叠层电感模型按等比例缩小。

Description

可等比例缩小的模拟叠层电感的电路结构及方法
技术领域
本发明涉及一种模拟射频无源器件的电路结构及方法，具体涉及一种模拟叠层电感的电路结构及方法。
背景技术
目前，在集成电路中包含了大量的无源器件，片上电感就是其中十分重要的一种，片上电感是射频CMOS/BiCMOS集成电路的重要元件之一。在通常的无线产品中，电感元件对总的射频性能有很重要的影响。因此对这些电感元件的设计和分析也得到了广泛的研究。电感作为射频电路的核心部件，它通常可以影响到整个电路的整体性能。目前，经常使用的是叠层电感，其广泛应用在压控振荡器，低噪声放大器等射频电路模块中。叠层电感具有高品质因数Q值，高谐振频率以及最小的芯片面积的优点。叠层电感结构如图1所示。
上面所述的电感器件的电感品质因数Q值是衡量电感器件的主要参数。其是指电感器在某一频率的交流电压下工作时，所呈现的感抗与其等效损耗电阻之比。电感器的Q值越高，其损耗越小，效率越高。
其计算公式为： Q ≈ wL R s
Q表示品质因数，w表示频率，L表示某一频率下的电感值，Rs表示某一频率下的电阻值。
如图2所示，传统电感的单pi或2pi模型不能很好的反映多叠层电感的特殊结构，没有很好的物理意义。
发明内容
本发明所要解决的技术问题是提供一种可等比例缩小的模拟叠层电感的电路结构，它可以和叠层电感的结构对应，准确反映了上下层金属高频下的趋肤效应，反映了上下层金属间的互感，可实现叠层电感模型按等比例缩小。
为了解决以上技术问题，本发明提供了一种可等比例缩小的模拟叠层电感的电路结构；包括：顶层金属模拟电路，其包括N条并联的子电路组成，每条子电路为串联连接的电阻、电感，N为大于等于2的正整数；上述N条并联的子电路与上层金属线圈自感串联；次顶层金属模拟电路，其包括N条并联的子电路组成，每条子电路为串联连接的电阻、电感，N为大于等于2的正整数；上述N条并联的子电路与下层金属线圈自感串联；上下层金属之间互感效应模拟电路，包括上述上层金属线圈和下层金属线圈；上下层金属的重叠电容连接在所述顶层金属模拟电路和次顶层金属模拟电路之间。
本发明的有益效果在于：模型的结构和叠层电感的结构对应，准确反映了上下层金属高频下的趋肤效应，反映了上下层金属间的互感，物理性强，具有很好的拟合精度，可实现叠层电感模型按等比例缩小。
本发明还提供了可等比例缩小的模拟叠层电感的方法，所述互感系数K的计算公式为：L_test表示实测的叠层电感的总感值，L_top和L_under分别表示上下两层金属线圈的自感。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细说明。
图1是叠层电感结构示意图；
图2是传统的电感模型拓扑结构示意图；
图3是本发明实施例所述电感模型拓扑结构示意图；
图4是本发明实施例所述电感模型L值拟合效果示意图；
图5是本发明实施例所述电感模型Q值拟合效果示意图；
图6是本发明实施例所述电感模型R值拟合效果示意图。
具体实施方式
本专利提出的针对叠层电感的模型拓扑结构如图3所示。电路结构中考虑了上下层金属高频下的趋肤效应，趋肤效应的网络由四条并联的子电路组成，每条子电路的为串联连接的电阻、电感。上下层金属的自感分别用独立的电感元件模型来模拟，并通过物理公式分别计算；上下层金属的重叠电容通过实际重叠的物理尺寸来计算，从而实现可等比例缩小。叠层电感的上下层金属之间有互感效应，这一效应由上下层金属间与趋肤效应串接的的两个电感间的互感来实现。新结构电感拓扑模型准确的反映出叠层电感的物理结构和特性。从图4到图6可以看出，新模型有很好的精度。
本发明实施例所述的可等比例缩小的叠层电感模型电路拓扑结构；趋肤效应子电路连接方式为：由四条并联的子电路组成，每条子电路的为串联连接的电阻、电感；上下层金属的自感分别用独立的电感元件模型来模拟并通过物理公式计算，实现可等比例缩小；上下层金属的重叠电容通过实际重叠的物理尺寸来计算，实现可等比例缩小。上下层金属之间有互感效应，即互感系数K的提取方法为：
Figure BDA0000028215730000031
L_test表示实测的叠层电感的总感值，L_top和L_under分别表示上下两层金属线圈的自感。
新结构模型和测试数据的拟合效果如图4-6所示，从图中可以看出新模型可以很好的模拟电感器件的各种特性，具有以下的技术效果：
1)模型的结构和叠层电感的结构对应；
2)准确反映了上下层金属高频下的趋肤效应；
3)反映了上下层金属间的互感；
4)物理性强，具有很好的拟合精度；
5)可实现叠层电感模型按等比例缩小。
新的叠层电感模型的拓扑结构如图3所示。考虑了上下层金属高频下的趋肤效应，和上下层金属间的互感，具体的连接方式为：趋肤效应的网络由四条并联的子电路组成，每条子电路的由电阻和电感串联。Rst1-Rst4，Lst1-Lst4串联网络描述了上层线圈的趋肤效应，Rsu1-Rsu4，Lsu1-Lsu4串联网络描述了下层线圈的趋肤效应。上下层金属的自感分别用独立的电感元件模型来模拟，电路结构中的L_top表示上层金属线圈的电感值，L_under表示下层金属线圈的电感值，分别通过物理公式计算相应尺寸的电感；上下层金属的重叠电容即C12通过实际重叠的物理尺寸来计算，
Figure BDA0000028215730000041
Width和Length分别表示单层线圈的宽度和长度，d表示两层金属间距，1/3表示等效的电压降低。上下层金属之间有互感效应，即互感系数K的提取方法为：
Figure BDA0000028215730000042
L_test表示实测的叠层电感的总感值。新结构电感拓扑模型准确的反映出叠层电感的物理结构和特性。从图4到图6可以看出，新模型在各个尺寸范围内有很好的拟合精度。
本发明并不限于上文讨论的实施方式。以上对具体实施方式的描述旨在于为了描述和说明本发明涉及的技术方案。基于本发明启示的显而易见的变换或替代也应当被认为落入本发明的保护范围。以上的具体实施方式用来揭示本发明的最佳实施方法，以使得本领域的普通技术人员能够应用本发明的多种实施方式以及多种替代方式来达到本发明的目的。

Claims (5)

1.一种可等比例缩小的模拟叠层电感的电路结构；其特征在于，包括：
顶层金属模拟电路，其包括N条并联的子电路组成，每条子电路为串联连接的电阻、电感，N为大于等于2的正整数；上述N条并联的子电路与上层金属线圈自感串联；
次顶层金属模拟电路，其包括N条并联的子电路组成，每条子电路为串联连接的电阻、电感，N为大于等于2的正整数；上述N条并联的子电路与下层金属线圈自感串联；
上下层金属之间互感效应模拟电路，包括上述上层金属线圈和下层金属线圈；
上下层金属的重叠电容连接在所述顶层金属模拟电路和次顶层金属模拟电路之间。
2.如权利要求1所述的可等比例缩小的模拟叠层电感的电路结构，其特征在于：所述顶层金属模拟电路包括4条子电路。
3.如权利要求1所述的可等比例缩小的模拟叠层电感的电路结构，其特征在于：所述次顶层金属模拟电路包括4条子电路。
4.如权利要求1所述的可等比例缩小的模拟叠层电感的方法，其特征在于，所述电路结构互感系数K的计算公式为：
Figure FDA0000028215720000011
L_test表示实测的叠层电感的总感值，L_top和L_under分别表示上下两层金属线圈的自感。
5.如权利要求4所述的可等比例缩小的模拟叠层电感的方法，其特征在于，上下层金属的重叠电容的计算公式为：
Figure FDA0000028215720000012
Width和Length分别表示单层线圈的宽度和长度，d表示两层金属间距，1/3表示等效的电压降低。
CN201010507355.1A 2010-10-14 2010-10-14 可等比例缩小的模拟叠层电感的电路结构及方法 Active CN102446887B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201010507355.1A CN102446887B (zh) 2010-10-14 2010-10-14 可等比例缩小的模拟叠层电感的电路结构及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201010507355.1A CN102446887B (zh) 2010-10-14 2010-10-14 可等比例缩小的模拟叠层电感的电路结构及方法

Publications (2)

Publication Number Publication Date
CN102446887A true CN102446887A (zh) 2012-05-09
CN102446887B CN102446887B (zh) 2014-02-26

Family

ID=46009250

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010507355.1A Active CN102446887B (zh) 2010-10-14 2010-10-14 可等比例缩小的模拟叠层电感的电路结构及方法

Country Status (1)

Country Link
CN (1) CN102446887B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080006882A1 (en) * 2006-07-07 2008-01-10 Holtek Semiconductor, Inc. Spiral Inductor with High Quality Factor of Integrated Circuit
CN101149761A (zh) * 2006-09-20 2008-03-26 爱斯泰克（上海）高频通讯技术有限公司 硅基螺旋电感器件等效电路双∏非对称模型参数的提取方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080006882A1 (en) * 2006-07-07 2008-01-10 Holtek Semiconductor, Inc. Spiral Inductor with High Quality Factor of Integrated Circuit
CN101149761A (zh) * 2006-09-20 2008-03-26 爱斯泰克（上海）高频通讯技术有限公司 硅基螺旋电感器件等效电路双∏非对称模型参数的提取方法

Also Published As

Publication number Publication date
CN102446887B (zh) 2014-02-26

Similar Documents

Publication Publication Date Title
Soltani et al. A high-gain power-matching technique for efficient radio-frequency power harvest of passive wireless microsystems
CN102087908A (zh) 堆叠式差分电感
CN102087909A (zh) 内外径电流补偿的多路径叠层电感
CN102222135B (zh) 单端电感中电流回流路径的等效电路模型及其建模方法
CN101017816A (zh) 具有渐变金属导体线宽及间距的片上螺旋电感的设计方法
Ali et al. Enhanced Dickson voltage multiplier rectenna by developing analytical model for radio frequency harvesting applications
Ahn et al. Efficient Scalable Modeling of Double-$\pi $ Equivalent Circuit for On-Chip Spiral Inductors
CN102087910A (zh) 利用多层金属并联的双层电感
CN102446887B (zh) 可等比例缩小的模拟叠层电感的电路结构及方法
CN101840441B (zh) 一种用于片上变压器的高频等效电路结构
CN103164572B (zh) 一种集成电路互连线寄生电容的建模方法
Boutz et al. Performance of High-$ Q $ Inductors in LTCC Using FTTF Techniques
CN102087912A (zh) 顶层和次顶层金属等厚的叠层差分电感
CN102375101A (zh) 采用不同层金属引线连出的无源器件测试去嵌方法
Shaltout et al. Optimizing the Inductance Time-Constant Ratio of Polygonal Integrated Inductors
CN1851486B (zh) 确定集成电路片上电感的电感值的方法
CN102375900A (zh) 考虑趋肤效应的模拟射频mim电容的电路结构
CN102376701A (zh) 模拟顶层次顶层金属不等厚的多电流路径叠层电感的电路结构
Rizkalla et al. Efficient coupling for non-galvanic HF RFID cards
Haobijam et al. Efficient optimization of integrated spiral inductor with bounding of layout design parameters
Saberhosseini et al. Modeling & simulation of MEMS spiral inductor
CN102376414A (zh) 不等宽多电流路径电感
Kuo et al. Analytical calculation for DC inductances of rectangular spiral inductors with finite metal thickness in the PEEC formulation
Yin et al. Model description and parameter extraction of on‐chip spiral inductors for MMICs
Uddin et al. Design and simulation of RF-CMOS spiral inductors for ISM band RFID reader circuits

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING

Free format text: FORMER OWNER: HUAHONG NEC ELECTRONICS CO LTD, SHANGHAI

Effective date: 20140103

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 201206 PUDONG NEW AREA, SHANGHAI TO: 201203 PUDONG NEW AREA, SHANGHAI

TA01 Transfer of patent application right

Effective date of registration: 20140103

Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399

Applicant after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation

Address before: 201206, Shanghai, Pudong New Area, Sichuan Road, No. 1188 Bridge

Applicant before: Shanghai Huahong NEC Electronics Co., Ltd.

C14 Grant of patent or utility model
GR01 Patent grant