CN102376701A - 模拟顶层次顶层金属不等厚的多电流路径叠层电感的电路结构 - Google Patents
模拟顶层次顶层金属不等厚的多电流路径叠层电感的电路结构 Download PDFInfo
- Publication number
- CN102376701A CN102376701A CN2010102575594A CN201010257559A CN102376701A CN 102376701 A CN102376701 A CN 102376701A CN 2010102575594 A CN2010102575594 A CN 2010102575594A CN 201010257559 A CN201010257559 A CN 201010257559A CN 102376701 A CN102376701 A CN 102376701A
- Authority
- CN
- China
- Prior art keywords
- top layer
- inductance
- circuit
- inductor
- circuit structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明公开了一种模拟顶层次顶层金属不等厚的多电流路径叠层电感的电路结构；包括：顶层厚金属模拟电路，其采用电阻Rs01和电感Ls01串联；次顶层薄金属模拟电路，其采用电感Ls02和可变电阻网络串联，可变电阻网络连接方式为：串联连接的电阻Rs22、电感Ls22作为一条支路和由单独一个电阻Rs02组成的另一支路并联。本发明可以采用简单的电路拓扑结构，准确的模拟顶层次顶层金属不等厚的多电流路径叠层电感的特性。
Description
技术领域
本发明涉及一种模拟射频无源器件的电路结构，具体涉及一种模拟多电流路径叠层电感的电路结构。
背景技术
目前，在集成电路中包含了大量的无源器件，片上电感就是其中十分重要的一种，片上电感是射频CMOS/BiCMOS集成电路的重要元件之一。在通常的无线产品中，电感元件对总的射频性能有很重要的影响。因此对这些电感元件的设计和分析也得到了广泛的研究。电感作为射频电路的核心部件，它通常可以影响到整个电路的整体性能。目前，经常使用的是叠层电感，其广泛应用在压控振荡器，低噪声放大器等射频电路模块中。叠层电感具有高品质因数Q值，高谐振频率以及最小的芯片面积的优点。
上面所述的电感器件的电感品质因数Q值是衡量电感器件的主要参数。其是指电感器在某一频率的交流电压下工作时，所呈现的感抗与其等效损耗电阻之比。电感器的Q值越高，其损耗越小，效率越高。
其计算公式为：
Q表示品质因数，w表示频率，L表示某一频率下的电感值，Rs表示某一频率下的电阻值。
多电流路径的叠层电感由于具有大的感值和高的Q值，获得了广泛的应用。由于多电流路径叠层电感和传统的电感结构上的存在较大差异，描述传统电感的单pi或2pi模型不能很好的反映多电流路径的叠层电感的特殊结构，没有很好的物理意义。
顶层次顶层金属不等厚的多电流路径电感结构附图2所示，传统的2pi电感模型如图1所示，从图中可以看出，由于上下层金属厚度不同，两层金属电流路径数目不同，因而电感的两个端口不对称。因而对称的2pi电感模型不能准确反映出电感的物理结构。
发明内容
本发明所要解决的技术问题是提供一种模拟顶层次顶层金属不等厚的多电流路径叠层电感的电路结构；其可以采用简单的电路拓扑结构，准确的模拟多电流路径叠层电感的特性。
为了解决以上技术问题，本发明提供了一种模拟顶层次顶层金属不等厚的多电流路径叠层电感的电路结构；包括：顶层厚金属模拟电路，其采用电阻01和电感01串联；次顶层薄金属模拟电路，其采用电感02和可变电阻网络串联，可变电阻网络连接方式为：串联连接的电阻22、电感22作为一条支路和由单独一个电阻02组成的另一支路并联。
本发明的有益效果在于：其可以采用简单的电路拓扑结构，准确的模拟顶层次顶层金属不等厚的多电流路径叠层电感的特性。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细说明。
图1是传统的2pi电感模型拓扑结构示意图；
图2是多电流路径叠层电感结构示意图；
图3是本发明实施例所述电感模型拓扑结构示意图；
图4是本发明实施例所述电感模型L值拟合效果示意图；
图5是本发明实施例所述电感模型Q值拟合效果示意图；
图6是本发明实施例所述电感模型R值拟合效果示意图。
具体实施方式
本专利提出的针对顶层次顶层金属不等厚的多电流路径电感的模型拓扑结构如图3所示。由于顶层金属是厚金属，次顶层金属为薄金属，在关心的工作频率下，次顶层金属趋肤效应更明显，所以简化了顶层金属寄生电阻的拓扑结构，同时根据器件的结构，省略了顶层金属对地的寄生网络，从而简化了模型的结构。
本发明实施例所述的电感模型的拓扑结构如图3所示，其基于顶层厚金属底层薄金属多电流路径电感结构，顶层厚金属趋肤效应不显著，底层薄金属存在趋肤效应的特点进行建模。因为顶层厚金属不考虑趋肤效应，电路模型为采用电阻01和电感01串联，模拟顶层厚金属电感和寄生电阻的连接。次顶层薄金属考虑趋肤效应，电路模型为采用电感02和可变电阻网络串联，可变电阻网络连接方式为：串联连接的电阻22、电感22作为一条支路和由单独一个电阻02组成的另一支路并联。上下层金属之间的互感由电路模型中电感Ls01和电感Ls02之间的互感Mutual来表征。根据叠层电感的结构，次顶层金属屏蔽了顶层金属对地的效应，电路模型中省略了一端口对地的寄生电容以及衬底寄生电容电阻网络。电感对地寄生电容模拟网络Cox/2分布在次顶层金属的两端。
本发明实施例所述结构模型和测试数据的拟合效果如图4-6所示，从图中可以看出新模型可以很好的模拟顶层次顶层金属不等厚的电感器件的各种特性，具有以下的技术效果：模型结构更加简单；和器件的物理结构对应，参数具有物理意义；简化了模型参数的提取；具有很好的精度。
本发明并不限于上文讨论的实施方式。以上对具体实施方式的描述旨在于为了描述和说明本发明涉及的技术方案。基于本发明启示的显而易见的变换或替代也应当被认为落入本发明的保护范围。以上的具体实施方式用来揭示本发明的最佳实施方法，以使得本领域的普通技术人员能够应用本发明的多种实施方式以及多种替代方式来达到本发明的目的。
Claims (3)
1.一种模拟顶层次顶层金属不等厚的多电流路径叠层电感的电路结构；其特征在于，包括：
顶层厚金属模拟电路，其采用电阻Rs01和电感Ls01串联；
次顶层薄金属模拟电路，其采用电感Ls02和可变电阻网络串联，可变电阻网络连接方式为：串联连接的电阻Rs22、电感Ls22作为一条支路和由单独一个电阻Rs02组成的另一支路并联。
2.如权利要求1所述的模拟顶层次顶层金属不等厚的多电流路径叠层电感的电路结构，其特征在于，上下层金属之间的互感模拟电路，其由串联连接的电感Ls01和电感Ls02组成。
3.如权利要求1所述的模拟顶层次顶层金属不等厚的多电流路径叠层电感的电路结构，其特征在于，电感对地寄生网络模拟电路分布在次顶层薄金属模拟电路的两端。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2010102575594A CN102376701A (zh) | 2010-08-19 | 2010-08-19 | 模拟顶层次顶层金属不等厚的多电流路径叠层电感的电路结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2010102575594A CN102376701A (zh) | 2010-08-19 | 2010-08-19 | 模拟顶层次顶层金属不等厚的多电流路径叠层电感的电路结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN102376701A true CN102376701A (zh) | 2012-03-14 |
Family
ID=45795066
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2010102575594A Pending CN102376701A (zh) | 2010-08-19 | 2010-08-19 | 模拟顶层次顶层金属不等厚的多电流路径叠层电感的电路结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102376701A (zh) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070176704A1 (en) * | 2005-07-19 | 2007-08-02 | Lctank Llc | Reduced eddy current loss in lc tank circuits |
| US20080006882A1 (en) * | 2006-07-07 | 2008-01-10 | Holtek Semiconductor, Inc. | Spiral Inductor with High Quality Factor of Integrated Circuit |
-
2010
- 2010-08-19 CN CN2010102575594A patent/CN102376701A/zh active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070176704A1 (en) * | 2005-07-19 | 2007-08-02 | Lctank Llc | Reduced eddy current loss in lc tank circuits |
| US20080006882A1 (en) * | 2006-07-07 | 2008-01-10 | Holtek Semiconductor, Inc. | Spiral Inductor with High Quality Factor of Integrated Circuit |
Non-Patent Citations (1)
| Title |
|---|
| 卢磊 等: "中心抽头差分电感的等效模型和参数提取", 《半导体学报》 * |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Rudolph et al. | Nonlinear transistor model parameter extraction techniques | |
| CN102087908A (zh) | 堆叠式差分电感 | |
| CN102073757B (zh) | 一种用于集成电路中电感模型的分析方法 | |
| CN102087909A (zh) | 内外径电流补偿的多路径叠层电感 | |
| CN109522653A (zh) | 一种三维集成电路的pdn交流噪声分析方法 | |
| Brinkhoff et al. | A new six-port transformer modeling methodology applied to 10-dBm 60-GHz CMOS ASK modulator designs | |
| Rahola | Optimization of matching circuits for antennas | |
| CN102411659B (zh) | 硅片通孔等效电路模型及模型参数提取方法 | |
| Ahn et al. | Efficient Scalable Modeling of Double-$\pi $ Equivalent Circuit for On-Chip Spiral Inductors | |
| Kang et al. | A wideband scalable and SPICE-compatible model for on-chip interconnects up to 110 GHz | |
| CN103778281A (zh) | GaAs pHEMT管芯非线性模型参数提取方法 | |
| CN102376701A (zh) | 模拟顶层次顶层金属不等厚的多电流路径叠层电感的电路结构 | |
| CN102420638A (zh) | 智能配电网中的载波通信信道电压传输特性提取方法 | |
| CN102375101B (zh) | 采用不同层金属引线连出的无源器件测试去嵌方法 | |
| CN101840441A (zh) | 一种用于片上变压器的高频等效电路结构 | |
| CN102375900A (zh) | 考虑趋肤效应的模拟射频mim电容的电路结构 | |
| CN103020475A (zh) | 复合多层耦合系数精确计算方法 | |
| CN102446887B (zh) | 可等比例缩小的模拟叠层电感的电路结构及方法 | |
| CN102087907A (zh) | 利用金属对齐以增强互感的叠层电感 | |
| CN102087912A (zh) | 顶层和次顶层金属等厚的叠层差分电感 | |
| CN102662657A (zh) | 基于可视化操作的端口网络参数仿真软件设计方法 | |
| CN114036881A (zh) | 基于端口间扩散电感的电源分配网络多端口去耦设计方法 | |
| CN203774434U (zh) | 一种片上功率合成器 | |
| CN105095544A (zh) | 肖特基二极管spice模型及其形成方法、应用方法 | |
| Li et al. | On-chip inductor for millimeter-wave regime |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20120314 |