CN102427343B

CN102427343B - 计时信号产生电路及方法和电源电路

Info

Publication number: CN102427343B
Application number: CN201110394722.6A
Authority: CN
Inventors: 欧阳茜; 李晓明; 吴小康; 任远程; 杨先庆
Original assignee: Chengdu Monolithic Power Systems Co Ltd
Current assignee: Chengdu Monolithic Power Systems Co Ltd
Priority date: 2011-12-02
Filing date: 2011-12-02
Publication date: 2014-10-22
Anticipated expiration: 2031-12-02
Also published as: CN102427343A

Abstract

公开了一种计时信号产生电路及方法和电源电路。该计时信号产生电路包括：第一输入端，接收第一输入信号；第一模数转换电路，将所述第一输入信号转换为N位第一数字信号，其中N大于等于1；第一查找表，输出与所述第一数字信号的倒数成正比的第二信号；以及信号产生器，输出与第三信号、所述第二信号的乘积成正比的计时信号。

Description

计时信号产生电路及方法和电源电路

技术领域

本发明涉及电子电路，尤其涉及一种计时信号产生电路以及方法、采用该计时信号产生电路以及方法的电源电路。

背景技术

大多数电子产品如笔记本电脑、台式电脑、PDA等，需要直流(DC)电源向各个功能模块提供经过调节的功率。DC-DC同步降压式变换器具有效率高、体积小等优点，得到了广泛的应用。

采用恒定导通时间(COT)控制的DC-DC同步降压式变换器电路具有瞬态响应速度快、结构简单等优点。图1是传统的采用恒定导通时间(COT)控制的DC-DC同步降压式变换器电路的示意图。

图1所示为传统的COT降压式变换器电路，包括：输入端子V_IN、输出端子V_OUT、包含由电阻器106和107构成的信号采样电路的反馈电路、比较电路108、导通时间控制电路110、驱动电路109、以及包含晶体管101和102的开关电路。

输入电源信号V_IN通过晶体管101和102的调制，耦合到电感器103和电容器104组成的输出滤波器，滤波之后的信号输出到负载105，输出信号V_OUT通过电阻器106和107构成的信号采样电路将信号采样信号V_OSM反馈到比较器108的输入端，根据图1所示电路，反馈信号V_FB等于V_OSM。比较器108将V_FB与参考信号V_REF相比较，输出端耦接到驱动电路109，比较器的输出信号控制晶体管101的导通。同时导通时间控制电路110也耦接到驱动电路109，由导通时间控制电路110控制晶体管101的导通时间。驱动电路109产生互补的驱动信号，控制晶体管101和102的导通和关断，以调节输出信号V_OUT。图1的示例示出，晶体管101和102为金属氧化物半导体场效应晶体管(MOSFET)，在其他示例中，可以使用诸如双极结晶体管(BJT)或绝缘双极型晶体管(IGBT)之类的其他适当电子设备来实现。传统的COT降压式变换器中V_REF为恒定的直流信号，电路设计完成之后无法调整。

另外，在COT降压式变换器中，当系统输入电源信号V_IN或者系统输出信号V_OUT发生变化时，开关调节电路的开关频率都将发生变化。开关频率的变化将引起EMI(电磁干扰)、EMC(电磁兼容)以及噪声等多重问题。

发明内容

考虑到现有技术中的一个或多个问题，提出了一种信号产生电路。

本发明提供了一种计时信号产生电路，包括：第一输入端，接收第一输入信号；第一模数转换电路，将所述第一输入信号转换为N位第一数字信号，其中N大于等于1；第一查找表，输出与所述第一数字信号表征的模拟信号的倒数成正比的第二信号；以及信号产生器，输出与第三信号、所述第二信号的乘积成正比的计时信号。

本发明还提供一种计时信号产生方法，包括：接收第一输入信号；将所述第一输入信号转换为N位第一数字信号，其中N大于等于1；查找并输出与所述第一数字信号表征的模拟信号的倒数成正比的第二信号；接收第三信号；以及输出与所述第三信号、所述第二信号的乘积成正比的计时信号。

将所述电路或者方法用于与电源系统后，可以根据输入电源信号与系统输出信号获取不同的计时信号，从而调整电源电路的导通时间，进而获取基本稳定的开关周期。为此，

本发明还提供一种电源电路，包括：第一比较器，输入端耦接至第一参考信号和输出信号，发出置位信号；

计时信号产生电路，包括：第一输入端，接收第一输入信号；第一模数转换电路，将所述第一输入信号转换为N位第一数字信号，其中N大于等于1；第一查找表，输出与所述第一数字信号的倒数成正比的第二信号；以及信号产生器，输出与所述第三信号、所述第二信号的乘积成正比的计时信号；时钟信号；计时电路，根据所述计时信号对所述时钟信号进行计时，产生复位信号；控制机，根据所述置位信号和所述复位信号，发出PWM信号；功率开关，耦接至电源信号，在PWM信号控制下，导通和关断，将电源信号的能量传递至所述输出信号；所述第一输入端耦接至所述电源信号；所述第二输入端耦接至所述输出信号。

附图说明

通过结合附图对本发明的优选实施例进行详细描述，本发明的上述和其他目的、特性和优点将会变得更加清楚，其中相同的标号指定相同结构的单元，并且在其中：

图1是传统的采用恒定导通时间(COT)控制的DC-DC同步降压式变换器电路的示意图；

图2是根据本发明教导的一种计时信号产生电路；

图3A是第一数字信号V₁，第二信号V₂，数字信号D₁信号对应图；

图3B是一种根据本发明教导的输出模拟信号的查找表；

图3C是一种根据本发明教导的乘法器；

图4A是一种根据本发明教导的导通时间信号产生电路400；

图4B是一种根据本发明教导的导通时间信号产生电路410；

图5是一种根据本发明教导的计时信号产生方法500；

图6是一种根据本发明教导的电源系统600；以及

图7是一种根据本发明教导的电源系统700。

具体实施方式

下面将参照示出本发明实施例的附图充分描述本发明。然而，本发明可以以许多不同的形式实现，而不应当认为限于这里所述的实施例。相反，提供这些实施例以便使本公开透彻且完整，并且将向本领域技术人员充分表达本发明的范围。在附图中，为了清楚起见放大了组件。

公开了一种用于开关变换器的方法和装置。在以下描述中，为了提供对本发明的透彻理解，阐述了大量特定细节。然而，对于本领域普通技术人员显而易见的是：不必采用这些特定细节来实行本发明。在其他实例中，为了避免混淆本发明，未具体描述公知的材料或方法。

在下文所述的特定实施例代表本发明的示例性实施例，并且本质上仅为示例说明而非限制。在说明书中，提及“一个实施例”或者“实施例”意味着结合该实施例所描述的特定特征、结构或者特性包括在本发明的至少一个实施例中。术语“在一个实施例中”在说明书中各个位置出现并不全部涉及相同的实施例，也不是相互排除其他实施例或者可变实施例。本说明书中公开的所有特征，或公开的所有方法或过程中的步骤，除了互相排斥的特征和/或步骤以外，均可以以任何方式组合。此外，本领域普通技术人员应当理解，在此提供的示图都是为了说明的目的，并且示图不一定是按比例绘制的。应当理解，当称“元件”“连接到”或“耦接”到另一元件时，它可以是直接连接或耦接到另一元件或者可以存在中间元件。相反，当称元件“直接连接到”或“直接耦接到”另一元件时，不存在中间元件。相同的附图标记指示相同的元件。这里使用的术语“和/或”包括一个或多个相关列出的项目的任何和所有组合。

下面将参考附图详细说明本发明的具体实施方式。贯穿所有附图相同的附图标记表示相同的部件或特征。

图2一般地示出了根据本发明教导的一种计时信号产生电路200，包括：第一输入端，接收第一输入信号V₁；第一模数转换电路201，将所述第一输入信号V₁转换为N位第一数字信号D₁，其中N大于等于1；第一查找表202，输出与所述第一数字信号D₁的倒数成正比的第二信号V₂；以及信号产生器203，输出与所述第二信号V₂、第三信号V₃的乘积成正比的计时信号V_C。

如图5所示，本发明同时提供了一种计时信号产生方法，包括：

步骤501：接收第一输入信号V₁；

步骤502：将所述第一输入信号V₁转换为N位第一数字信号D₁，其中N大于等于1；在一个实施例中，通过数模转换装置将第一输入信号V₁转换为N位第一数字信号D₁。

步骤503：查找并输出与所述第一数字信号D1的倒数成正比的第二信号V₂；

步骤504：接收第三信号V₃；

步骤505：输出与所述第三信号V₃于所述第二信号V₂乘积成正比的计时信号V_C。

模数转换电路(ADC)201，将第一输入信号V₁转换为第一数字信号D₁，其中第一数字信号D1为N位。N可以是大于等于1的自然数。例如，第一数字信号可以是1位，取值1或者0；可以是两位，取值00、01、10或者11；也可以是5位，9位等其他位数。模数转换电路已经为本领域技术人员所熟悉，可以选择不同位数的模数转换电路得到模拟信号。选用的位数多时，可以获得高精度，但是成本大。在一个实施例中，可以只使用ADC中的部分数据，比如对于八位ADC可以使用11110000～11111100，或者11110000、11110010、11110100---------等，而没有必要使用00000000～11111111中的全部数据。.

第一查找表202，输出与所述第一数字信号D₁的倒数成正比的第二信号V₂。数字信号的表现形式是0或者1，所述数字信号的倒数指的是其表征的模拟信号的倒数。在一个实施例中，第二信号V₂可以是模拟信号。如图3A所示的信号对应表，横坐标为第一输入信号V₁，纵坐标为第二信号V₂，台阶状曲线301为第一数字信号D₁。为了清晰展示本发明的意图，没有按照比例绘制图3A中各个数据。假定使用的是8位的ADC，使用V_1A～V_1G，D_1A～D_1G，V_2A～V_2G，表示A～G个点对应的第一输入信号V₁的模拟值，第一数字信号D₁的数值，第二信号V₂的模拟量。函数曲线302的表达式V₃为，

V₃＝K/V₁， (3)

其中K为系数，可以是一个常数。

第二信号V₂是台阶状曲线301的纵坐标，因此有：

V₂≈K/V₁， (4)

“≈”表示V_2A～V_2G是一个近似值。例如，当V₁取值V_1M和V_1N之间(假定V_1M小于V_1N)时，由于ADC的分辨率，他们具有相同的数字信号D_1MN。此时，V_2MN的取值就可以介于K/V_1N和K/V_1M之间，其中端点(K/V_1M或者K/V_1N)可以重复使用。

表1示例性的示出了一种优化的第一输入信号V₁，数字信号D₁，第二信号V₂的对应表格。假定K取值5，0.02V的第一输入信号V1的变化对应一个步长。当V1A大于4.99并且小于5.01时，V₂大于等于0.998且小于1.002，可以优化地将V_2A取中间值，即1。

表1 第一数字信号V₁，第二信号V₂，数字信号D₁对应表格

V₁	D₁	V₂取值范围	V₂优化取值
				4.99<V_1A≤5.01	11111111	0.998≤V_2A<1.002	V_2A≈1
4.97<V_1B≤4.99	11111110	1.002≤V_2B<1.006	V_2B≈1.004
				4.95<V_1C≤4.97	11111101	1.006≤V_2C<1.01	V_2C≈1.008
4.93<V_1D≤4.95	11111100	1.01≤V_2D<1.014	V_2D≈1.012
				4.91<V_1E≤4.93	11111011	1.014≤V_2E<1.018	V_2E≈1.016
4.89<V_1F≤4.91	11111010	1.018≤V_2F<1.022	V_2F≈1.020
				4.87<V_1G≤4.89	11111001	1.022≤V_2G<1.027	V_2G≈1.024
---------------	-------	-------	-------
				---------------	-------	-------	-------

图3B一般地示出了根据本发明教导的一种查找表，参考信号305经过电阻R_S分压后输出不同的信号值V_S0～V_S7，分别取值为1.028、1.024、1.020、1.016、1.012、1.008、1.004、1，上述信号值耦接至开关S0～S7。信号307(在一个实施例中可以为第一数字信号D₁)经过译码器304后选通开关S0～S7。被选通的开关将信号(V_S0～V_S7)之一输出306，即第二信号V₂。

根据本发明的一个实施例，所述第二信号是M位数字信号，其中M大于等于1。在一个实施例中，当数字信号D₁取值11111111是，第二信号V₂可以取00000000；数字信号D₁为11111110时，第二信号V₂可以取00000001。

由图3A以及表1可以看出，当第一信号V₁比较小的时侯，较小的变化都可以产生较大的第三信号V₃变化。此时，可以增大数字形式的第二信号V₂的位数。在一个实施例中，当数字信号D₁取值0000时，第二信号V₂可以取11111111；当数字信号D₁为00000001时，第二信号V₂可以取11111101，由于位数增加，第二信号V₂可以表示更大的范围，从而使得数字信号D₁每个步长的变化，可以产生两个或者更多步长的第二信号V₂变化。在一个实施例中，在第一信号V₁相对较小的部分，第一信号V₁每个步长的变化，第二信号V₂可以产生多个步长的变化。

由图3A以及表1可以看出，第一信号V₁较大时，每个步长的数字信号D₁变化产生很小的第二信号V₂变化，因此需要提高第二信号V₂的分辨率(每个步长所代表的模拟量)。相应地，提高分辨率(即减小每个步长所代表的模拟量)后，可以增大第二信号的位数M，从而保持第二信号V₂的范围。在一个实施例中，当数字信号D₁取值1111时，第二信号V₂可以取00000000；当数字信号D₁为1110时，第二信号V₂可以取00000001。所述数字信号的位数仅是为了示例性表明本发明的意图，不能理解为对本发明的限制。

根据本发明的一个实施例，所述第三信号V₃是模拟信号。

根据本发明的一个实施例，所述第三信号V₃是数字信号。该数字信号V₃可以由第二数模转换电路提供。根据本发明的一个实施例，计时信号产生电路还包括：第二输入端，接收第二输入信号；第二模数转换电路，将所述第二输入信号转换为所述第三信号V₃,其中所述第三信号为P位，P大于等于1。

信号产生器203，输出与所述第二信号V₂、所述第三信号V₃的乘积成正比的计时信号V_C。在一个实施例中，所述信号产生器包括乘法器，将所述第二信号V₂与所述第三信号V₃相乘，输出所述计时信号V_C。在一个实施例中，所述第二信号V₂和所述第三信号V₃可以是模拟信号，使用模拟乘法器将二者相乘，输出模拟的计时信号V_CA。在另外一个实施例中还可以通过ADC电路将模拟的计时信号V_CA转换为数字信号输出。在一个实施例中，所述第二信号V₂和所述第三信号V₃可以是为数字信号，通过数字乘法器相乘后输出计时信号V_C。模拟乘法器和数字乘法器均是电子电路领域常用模块，在此没有必要详细叙述。

对于第二信号V₂和所述第三信号V₃中一个为数字信号而另外一个为模拟信号应用，可以将数字信号转换为模拟信号从而实现相乘。如图3B所示，在一个实施例中，所述第二信号V₂为电流信号，用I₃₂₃表征电流信号的大小，所述第三信号V₃为数字信号321，经过译码器322后控制开关R0～R7中一个短接至地电位。当R0连接到到地电位的时候，有效电阻值(即为324至GND之间电阻)R_R0，同样当R7连接到地电势的时候，电阻值为R_R7。根据欧姆定律，324的电压V₃₂₄为电阻与电阻上电流的乘积，从而实现了第二信号V₂和所述第三信号V₃的相乘，具体参见表2。

表2 图3C所示乘法器的信号对应表格

V₃₂₁	短路开关	电阻值	电压值
				000	R0	R_R0	V₃₂₄＝I₃₂₃×R_R0
001	R1	R_R1	V₃₂₄＝I₃₂₃×R_R1
				010	R2	R_R2	V₃₂₄＝I₃₂₃×R_R2
011	R3	R_R3	V₃₂₄＝I₃₂₃×R_R3
				100	R4	R_R4	V₃₂₄＝I₃₂₃×R_R4
101	R5	R_R5	V₃₂₄＝I₃₂₃×R_R5
				110	R6	R_R6	V₃₂₄＝I₃₂₃×R_R6
111	R7	R_R7	V₃₂₄＝I₃₂₃×R_R7

如图4A所示的电路400，在一个实施例中，计时信号产生电路还包括周期为T_CLK的时钟信号CLK和时间信号产生电路401，根据所述计时信号V_C对所述时钟信号CLK进行计时，产生复位信号R_SET。在一个实施例中，00000000表示计一个周期，复位信号的有效时间(高电平或者低电平)为T_CLK，00000001表示计算计时两个周期，复位信号的有效时间为2×T_CLK。在另外一个实施例中，00000000表示计一个周期，复位信号的有效时间(高电平或者低电平)为T_CLK，00000001表示计算计时三个或者更多周期，复位信号的有效时间为3×T_CLK或者更多。在一个实施例中，计时信号产生电路所述计时信号的位数大于P加M，大位数的计时电路可以使的使用更小的T_CLK，也可以使得复位信号的有效时间可以有更加灵活的选择。

如图4B所示的电路400，在另外一个实施例中，计时信号V_C为模拟信号，可以使用一个RC振荡器411根据该模拟信号产生方波信号，进而产生复位信号R_SET。进而产生表示所述方波信号进行整形、计时、分频等操作。

如图6所示，本发明提供了一种电源电路600，包括：

第一比较器601，输入端耦接至第一参考信号V_REF和输出信号V_OUT，发出置位信号SET；

计时信号产生电路400，产生复位信号R_SET；400的第一输入端耦接至电源信号V_IN，第二输入端耦接至输出信号V_OUT；在一个实施例中，可以直接将第二输入端连接至输出信号V_OUT，可以通过电阻分压(106、107)取样系统输出电压V_OUT作为反馈信号V_FB使用。在另外一个实施例中，可以将V_OUT通过一个电阻，转化为电流信号I_FB作为反馈电流信号使用。在有些实施例中，为提高速度，可以在电阻器106或者107两端并联电容器。

在另外一个实施例中，可以使用计时信号产生电路410替换计时信号产生电路400。

控制机602根据所述置位信号SET和所述复位信号R_SET，发出PWM信号。功率开关S1耦接至电源信号，在PWM信号控制下，导通和关断，将电源信号的能量传递至输出信号。在一个实施例中，接收到置位信号SET，控制机602将打开开关S1，同时计时信号产生电路400开始计时。经过有效时间后，计时信号产生电路400发出复位信号R_SET，控制机602将关闭开关S1。即功率开关S1的导通时间等于复位信号的有效时间。

如图7所示，本发明提供了一种电源电路700。电源电路700与图6所示的电源电路600相似，其差别在于：所述第二输入端通过第二模数转换电路701耦接至输出信号V_OUT。通过第二数模转换电路701将V_OUT转换为数字信号。

如无否定性说明，图中各个单元之间是耦接关系，耦接表示各单元可以是直接相连接，可以是通过其他反相器、导线、逻辑门、传输门、触发器、门电路等间接连接。还可以通过其他的功能单元，逻辑单元算术单元等相连。除非有特殊性说明或者排除性说明，实线的连接并不仅仅表示直接相连，也表示耦接关系。

本发明实施例所述的控制电路、逻辑电路、数模转化电路可以是具体的电路结构，也可以理解为根据本领域技术人员的通常理解做出的功能性划分。在理解为功能性划分的情况下，本领域的技术人员可以根据说明书的教导进行其他划分，例如将数模转化电路作为控制电路的一部分而集成于一起，而宣称不具有数模转换电路。这些等同的替换、集成、划分都是不脱离本发明保护范围的。

以上对本发明的示出示例的描述，包括摘要中所描述的，并不希望是穷尽的或者是对所公开的精确形式的限制。尽管出于说明性目的在此描述了本发明的特定实施例和示例，但是在不偏离本发明的更宽的精神和范围的情况下，各种等同修改是可以的。实际上，应当理解，特定信号、电流、频率、功率范围值、时间等被提供用于说明目的，并且其他值也可以用在根据本发明教导的其他实施例和示例中。

Claims

1.一种计时信号产生电路，包括：

第一输入端，接收第一输入信号；

第一模数转换电路，将所述第一输入信号转换为N位第一数字信号，其中N大于等于1；

第一查找表，输出与所述第一数字信号表征的模拟信号的倒数成正比的第二信号；以及

信号产生器，输出与一第三信号、所述第二信号的乘积成正比的计时信号。

2.如权利要求1所述的计时信号产生电路，其中，所述第二信号是模拟信号。

3.如权利要求1所述的计时信号产生电路，其中，所述第二信号是M位数字信号，其中M大于等于1。

4.如权利要求3所述的计时信号产生电路，其中，M大于N。

5.如权利要求1所述的计时信号产生电路，其中，所述第三信号是模拟信号。

6.如权利要求3所述的计时信号产生电路，还包括：

第二输入端，接收第二输入信号；

第二模数转换电路，将所述第二输入信号转换为所述第三信号,其中所述第三信号为P位，P大于等于1。

7.如权利要求6所述的计时信号产生电路，其中，所述信号产生器包括乘法器，将所述第二信号与所述第三信号相乘，输出所述计时信号。

8.如权利要求7所述的计时信号产生电路，其中，所述计时信号的位数大于P加M。

9.如权利要求1计时信号产生电路，还包括，

计时电路，根据所述计时信号对时钟信号进行计时，产生复位信号。

10.如权利要求1计时信号产生电路，还包括，

RC振荡器，根据所述计时信号产生方波信号，进而产生复位信号。

11.一种计时信号产生方法，包括：

接收第一输入信号；

将所述第一输入信号转换为N位第一数字信号，其中N大于等于1；

查找并输出与所述第一数字信号表征的模拟信号的倒数成正比的第二信号；

接收第三信号；以及

输出与所述第三信号、所述第二信号的乘积成正比的计时信号。

12.一种电源电路，包括：

第一比较器，输入端耦接至第一参考信号和输出信号，发出置位信号；

权利要求9或者10所述的计时信号产生电路；

控制机，根据所述置位信号和所述复位信号，发出PWM信号；

功率开关，耦接至电源信号，在PWM信号控制下，导通和关断，将电源信号的能量传递至所述输出信号；

所述第一输入端耦接至所述电源信号；

所述第二输入端耦接至所述输出信号。

13.如权利要求12所述电源电路，其中，功率开关的导通时间等于所述复位信号的有效时间。

14.如权利要求12所述电源电路，其中，所述第二输入端通过第二模数转换电路耦接至所述输出信号。