CN102426861A - 一种测试ddr3数据有效窗口的方法和装置 - Google Patents

一种测试ddr3数据有效窗口的方法和装置 Download PDF

Info

Publication number
CN102426861A
CN102426861A CN2011103840604A CN201110384060A CN102426861A CN 102426861 A CN102426861 A CN 102426861A CN 2011103840604 A CN2011103840604 A CN 2011103840604A CN 201110384060 A CN201110384060 A CN 201110384060A CN 102426861 A CN102426861 A CN 102426861A
Authority
CN
China
Prior art keywords
data
ddr3
sampling clock
read
advance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011103840604A
Other languages
English (en)
Other versions
CN102426861B (zh
Inventor
李静
张英文
纪奎
张磊
白宗元
窦晓光
李旭
刘朝辉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dawning Information Industry Beijing Co Ltd
Dawning Information Industry Co Ltd
Original Assignee
Dawning Information Industry Beijing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dawning Information Industry Beijing Co Ltd filed Critical Dawning Information Industry Beijing Co Ltd
Priority to CN201110384060.4A priority Critical patent/CN102426861B/zh
Publication of CN102426861A publication Critical patent/CN102426861A/zh
Application granted granted Critical
Publication of CN102426861B publication Critical patent/CN102426861B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Tests Of Electronic Circuits (AREA)

Abstract

本发明提供了一种测试DDR3数据有效窗口的方法，先计算出DDR3的数据有效窗口大小，再根据窗口大小设置读数据采样时钟的相位。本发明提供的测试DDR3数据有效窗口的方法，可在对DDR3内存的硬件设计之后，通过所述测试DDR3数据有效窗口的方法和装置测试出数据有效窗口大小，然后在对DDR3控制器设计中直接根据测试得到的窗口大小设置读时钟采样点位置，提高了硬件设计的效率，降低了PCB的布局布线难度。

Description

一种测试DDR3数据有效窗口的方法和装置
技术领域
本发明涉及DDR3内存控制器领域，具体涉及一种测试DDR3数据有效窗口的方法和装置。
背景技术
在DDR3硬件设计中，由于PCB走线的差异，时钟到达各个数据线的时刻并不一致，这可能导致在同一时钟对各个数据线进行采样时会出现偏差的问题。在用fpga设计DDR3控制器时，都是通过fpga自带的延时模块调整采样时钟与数据之间的相位关系使时钟与数据线保持对齐。由于数据线较多，需要耗费大量的逻辑资源用于相位对齐以及数据有效窗口的查找，但是在fpga逻辑资源紧张的情况下，会出现设计时序无法满足对多个数据有效窗口查找的要求的问题。
在专利号为ZL200780041136.5、名称为“用于在FPGA上的DDR3应用的读取对准实现”的发明中，披露了一种在DDR3中使采样时钟与数据之间的相位相一致的方法，该方法利用fpga自带的延迟单元对DQ信号进行延迟采样，根据采样的结果，计算出窗口的大小。但是使用该方法会占用较多的fpga逻辑资源，在fpga工程较大、逻辑资源紧张的情况下会导致逻辑资源紧张，进而会造成布局布线困难，工程时序难以满足的问题。
发明内容
本发明的目的在于，提供一种测试DDR3数据有效窗口的方法，其改进之处在于，所述方法包括：计算DDR3的数据有效窗口大小，根据窗口大小设置DDR3控制器读数据采样时钟的相位，一般取公共窗口的中间值。记录Pmin和Pmax；其中，所述Pmin为数据匹配采样时钟最小相位；所述Pmax为数据匹配采样时钟最大相位。
本发明提供的优选技术方案中，所述方法包括如下步骤：
1.向DDR3内存段存储区域预写数据；
2.设置读采样时钟初始值；
3.回读比较数据，判断所述回读比较数据是否与写入的数据格式一致，根据判断的结果分别记录Pmin和Pmax。
本发明提供的第二优选技术方案中，所述DDR3内存读写操作以burst为单位，所述步骤1中预写的数据块的数目至少为一个burst。
本发明提供的第三优选技术方案中，所述步骤2中调整相位初始值的方式为自动调整或手动调整。
本发明提供的第四优选技术方案中，所述DDR3数据的窗口大小按照如下公式进行计算：(Pmax-Pmin)×5ns，其中，采样时钟频率为200MHz。
本发明提供的第五优选技术方案中，所述装置包括：预写-预读比较单元，所述预写-预读比较单元基于预写-预读比较的方式，计算出DDR3的数据有效窗口大小，根据窗口大小设置读数据采样时钟的相位，记录Pmin和Pmax；其中，所述Pmin为数据匹配采样时钟最小相位；所述Pmax为数据匹配采样时钟最大相位。
本发明提供的第六优选技术方案中，所述预写-预读比较单元包括：依次连接的数据预写入模块、采样时钟设置模块和相位记录模块；
所述数据写入模块用于向DDR3内存某段存储区域预写数据；
所述采样时钟设置模块用于设置读采样时钟初始值；
所述相位记录模块用于回读比较数据，判断所述回读比较数据是否与写入的数据格式一致，根据判断的结果分别记录Pmin和Pmax。
本发明提供的第七优选技术方案中，所述预写-预读比较单元以burst为单位对DDR3内存进行读写操作。
本发明提供的第八优选技术方案中，所述采样时钟设置模块调整相位初始值的方式为自动或手动。
与现有技术比，本发明提供的一种测试DDR3数据有效窗口的方法和装置，在不使用延时单元的情况下就可以完成数据有效窗口的测试，节省了fpga的逻辑资源，进一步保证了fpga工程设计的时序要求；而且不占用任何的IODELAY逻辑单元及逻辑资源；可在对DDR3内存的硬件设计之前，通过所述测试DDR3数据有效窗口的方法和装置测试出数据有效窗口大小，然后在对DDR3的硬件设计中直接根据测试得到的窗口大小设置DDR3控制器读时钟采样点位置，提高了硬件设计的效率，降低了PCB的布局布线难度。
附图说明
图1为本发明所述的DDR3数据有效窗口测试方法的流程图。
具体实施方式
如图1所示，测试DDR3数据有效窗口的方法，不占用fpga任何逻辑资源，可以直接测试计算出DDR3的数据有效窗口范围，再根据窗口大小设置读数据采样时钟的相位。所述测试DDR3数据有效窗口的方法的具体过程如下：将读数据采样时钟的初始相位固定为0°，向DDR3内存某段存储空间预写一段有规律的数据，然后回读比较数据是否与写入的数据格式一致，若不一致，则将读数据采样时钟相位增加一个步进幅度，以200MHz时钟为例，锁相环的步进幅度为9°，将读数据采样时钟相位固定为9°，再回读比较数据是否与写入的数据格式一致，若仍不一致则继续调整读采样时钟相位，直到第一次找到读写数据格式一致，记下此时的相位并将此时的相位标记为数据匹配采样时钟最小相位Pmin；继续增加采样时钟的相位，直到找到下一个读写数据格式不一致的相位点，记下此时的相位并将此时的相位标记为数据匹配采样时钟最大相位Pmax；其中，DDR3数据的窗口大小按照如下公式进行计算：(Pmax-Pmin)×5ns(以200MHz时钟频率为例)；其中，对所述DDR3内存的读写操作是以burst为单位，在所述方法中预写的数据块至少是一个burst，而且所述方法中调整相位初始值的方式可以选择自动调整或者手动调整。所述测试DDR3数据有效窗口的方法不占用任何的IODELAY逻辑单元及逻辑资源，可在对DDR3内存的硬件设计之前，通过所述测试DDR3数据有效窗口的方法和装置测试出数据有效窗口大小，然后在对DDR3的硬件设计中直接根据测试得到的窗口大小设置DDR3控制器读时钟采样点位置。
其中，所述预写数据的过程为：向DDR3内存某段存储区，比如地址0～地址511，发送DDR3写命令，写入有固定格式的数据，向地址0写数据0，向地址1写数据1，向地址2写数据2，地址N写入数据N，向地址511写入数据511。
所述比较数据的过程为：待预写数据过程结束后，向预写数据的该段存储区发送DDR3读命令，并比较读回的数据是否与写入的数据格式一致。即从地址0读回的数据应该为0，地址1读回的数据应该是数据1，地址N读回的数据应该是N，地址511读回的数据应该是511，若读数据采样时钟相位设置正确，则回读数据应该与预写数据格式一致，即从地址N读回的数据应该是N，若不是N，表示需要调整读数据采样时钟相位。
所述burst是“猝发”的意思，DDR3的读写以burst为单位，burst长度为4或者8，burst为4表示向DDR3的地址M发起一次读或写操作时，DDR3内部会以地址M为初始地址连续发起4次读或写操作，依次向地址M，M+1，M+2，M+3进行读或写；burst为8表示在向DDR3的地址M发起一次读或写操作时，DDR3内部会以地址M为初始地址连续发起8次读或写操作，依次对地址M，M+1，M+2，M+3，M+4，M+4，M+5，M+6，M+7进行读或写操作。
以下为测试DDR3数据有效窗口的方法的具体举例：
在开始判断数据窗口时，设置一个读采样时钟初始相位Pmin，假如为0°，即Pmin＝0°，数据预写过程结束后回读比较发现回读的数据与预写的数据格式不匹配，这时需要修改Pmin，将Pmin相位进行调整，比如从0°调整到9°，再回读比较数据是否与预写的数据格式一致，若仍然不匹配，再将相位步进到18°时比较数据匹配成功，记录此时的相位Pmin＝18°，在18°的基础上再步进相位，找到最大相位点Pmax，比如在90°时比较数据格式匹配成功，但是99°时匹配失败，记录此时相位Pmax＝90°。则数据有效窗口为90°-18°＝72°，以系统工作时钟为200MHz计算，换算成时间计算为(72°/360°)×5ns＝1ns，即数据有效窗口为1ns。
测试DDR3数据有效窗口的装置，包括：预写-预读比较单元，所述预写-预读比较单元，基于预写-预读比较的方式，先测试计算出DDR3的数据有效窗口大小，再根据窗口大小设置读数据采样时钟的相位。所述预写-预读比较单元包括：数据预写入模块、采样时钟设置模块、相位记录模块；所述数据写入模块用于向DDR3内存某段存储区域预写数据；所述采样时钟设置模块用于设置读采样时钟初始值；所述相位记录模块用于回读比较数据，判断所述回读比较数据是否与写入的数据格式一致，如果一致，则记下此时的采样时钟相位并标记为Pmin，如果不一致，则调整读采样时钟相位，直到第一次找到与读写数据格式一致的，记下此时的采样时钟相位并标记为Pmin；之后继续增加采样时钟的相位，直到找到下一个读写数据格式不一致的时钟相位点，记下此时的采样时钟相位并标记为Pmax并退出。所述预写-预读比较单元以burst为单位对DDR3内存进行读写操作。所述采样时钟设置模块调整相位初始值的方式可以选择自动调整或者手动调整。
需要声明的是，本发明内容及具体实施方式意在证明本发明所提供技术方案的实际应用，不应解释为对本发明保护范围的限定。本领域技术人员在阅读本申请说明书后，在其精神和原理启发下，可作各种修改、等同替换、或改进。但这些变更或修改均在申请待批的保护范围内。

Claims (9)

1.一种测试DDR3数据有效窗口的方法，其特征在于，所述方法包括：计算DDR3的数据有效窗口大小，根据窗口大小设置读数据采样时钟的相位，记录Pmin和Pmax；其中，所述Pmin为数据匹配采样时钟最小相位；所述Pmax为数据匹配采样时钟最大相位。
2.根据权利要求1所述的方法，其特征在于，所述方法包括如下步骤：
1.向DDR3内存段存储区域预写数据；
2.设置读采样时钟初始值；
3.回读比较数据，判断所述回读比较数据是否与写入的数据格式一致，根据判断的结果分别记录Pmin和Pmax。
3.根据权利要求2所述的方法，其特征在于，所述DDR3内存读写操作以burst为单位，所述步骤1中预写的数据块的数目至少为一个burst。
4.根据权利要求2所述的方法，其特征在于，所述步骤2中调整相位初始值的方式为自动调整或手动调整。
5.根据权利要求2所述的方法，其特征在于，所述DDR3数据的窗口大小按照如下公式进行计算：(Pmax-Pmin)×5ns，其中，采样时钟频率为200MHz。
6.一种测试DDR3数据有效窗口的装置，其特征在于，所述装置包括：预写-预读比较单元，所述预写-预读比较单元基于预写-预读比较的方式，计算出DDR3的数据有效窗口大小，根据窗口大小设置读数据采样时钟的相位，记录Pmin和Pmax；其中，所述Pmin为数据匹配采样时钟最小相位；所述Pmax为数据匹配采样时钟最大相位。
7.根据权利要求6所述的装置，其特征在于，所述预写-预读比较单元包括：依次连接的数据预写入模块、采样时钟设置模块和相位记录模块；
所述数据写入模块用于向DDR3内存某段存储区域预写数据；
所述采样时钟设置模块用于设置读采样时钟初始值；
所述相位记录模块用于回读比较数据，判断所述回读比较数据是否与写入的数据格式一致，根据判断的结果分别记录Pmin和Pmax。
8.根据权利要求7所述的装置，其特征在于，所述预写-预读比较单元以burst为单位对DDR3内存进行读写操作。
9.根据权利要求7所述的装置，其特征在于，所述采样时钟设置模块调整相位初始值的方式为自动或手动。
CN201110384060.4A 2011-11-28 2011-11-28 一种测试ddr3数据有效窗口的方法和装置 Active CN102426861B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201110384060.4A CN102426861B (zh) 2011-11-28 2011-11-28 一种测试ddr3数据有效窗口的方法和装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110384060.4A CN102426861B (zh) 2011-11-28 2011-11-28 一种测试ddr3数据有效窗口的方法和装置

Publications (2)

Publication Number Publication Date
CN102426861A true CN102426861A (zh) 2012-04-25
CN102426861B CN102426861B (zh) 2014-05-21

Family

ID=45960833

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110384060.4A Active CN102426861B (zh) 2011-11-28 2011-11-28 一种测试ddr3数据有效窗口的方法和装置

Country Status (1)

Country Link
CN (1) CN102426861B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103034572A (zh) * 2012-12-14 2013-04-10 深圳Tcl新技术有限公司 Ddr调试方法及系统
CN104616697A (zh) * 2014-12-17 2015-05-13 曙光信息产业(北京)有限公司 Qdr-sram的时钟相位调整方法和装置
CN105654993A (zh) * 2016-02-22 2016-06-08 深圳市同创国芯电子有限公司 用于ddr3 sdram控制器的功能验证方法及平台
CN110070906A (zh) * 2019-04-10 2019-07-30 晶晨半导体(上海)股份有限公司 一种存储系统的信号调试方法
CN110764440A (zh) * 2019-07-31 2020-02-07 晶晨半导体(上海)股份有限公司 一种存储器的信号采样方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101901589A (zh) * 2009-06-01 2010-12-01 奇景光电股份有限公司 影像处理系统与内存装置的取样相位校正方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101901589A (zh) * 2009-06-01 2010-12-01 奇景光电股份有限公司 影像处理系统与内存装置的取样相位校正方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103034572A (zh) * 2012-12-14 2013-04-10 深圳Tcl新技术有限公司 Ddr调试方法及系统
CN103034572B (zh) * 2012-12-14 2015-05-20 深圳Tcl新技术有限公司 Ddr调试方法及系统
CN104616697A (zh) * 2014-12-17 2015-05-13 曙光信息产业(北京)有限公司 Qdr-sram的时钟相位调整方法和装置
CN105654993A (zh) * 2016-02-22 2016-06-08 深圳市同创国芯电子有限公司 用于ddr3 sdram控制器的功能验证方法及平台
CN105654993B (zh) * 2016-02-22 2018-11-06 深圳市紫光同创电子有限公司 用于ddr3 sdram控制器的功能验证方法及平台
CN110070906A (zh) * 2019-04-10 2019-07-30 晶晨半导体(上海)股份有限公司 一种存储系统的信号调试方法
CN110764440A (zh) * 2019-07-31 2020-02-07 晶晨半导体(上海)股份有限公司 一种存储器的信号采样方法

Also Published As

Publication number Publication date
CN102426861B (zh) 2014-05-21

Similar Documents

Publication Publication Date Title
CN102426861A (zh) 一种测试ddr3数据有效窗口的方法和装置
US9811273B1 (en) System and method for reliable high-speed data transfer in multiple data rate nonvolatile memory
CN102637155B (zh) 通过训练加修正配置ddr3中数据选通信号延时的方法
CN103502964A (zh) 用于测试存储器元件的控制电路和方法
KR101369963B1 (ko) 복수의 집적회로 장치를 포함하는 집적회로 모듈을테스트하기 위한 시스템 및 방법
CN102804156A (zh) 动态随机存取存储器通道控制器的并行训练
CN100514488C (zh) 采样点可配置的片外dram数据采样方法
US9645921B2 (en) Start-up method for USB flash disk with synchronous flash memory and control system
CN105706172A (zh) 用于基于存储器模块中的选通信号来训练控制信号的方法
CN108009372B (zh) 一种ddr内存虚拟写电平校准响应的方法
CN108874686A (zh) 内存参数调节方法、装置及设备
CN104505116A (zh) 一种用于高速动态存储器的相位调制电路及相位调制方法
CN102496390A (zh) 一种测试ddr2数据有效窗口的方法和装置
US7636828B2 (en) Method for automatic adjustment of timing of double data rate interface
US20230139518A1 (en) Method and device for testing memory array structure, and storage medium
CN101901589B (zh) 影像处理系统与内存装置的取样相位校正方法
US20160141013A1 (en) Managing skew in data signals with adjustable strobe
CN103034572A (zh) Ddr调试方法及系统
CN102681525B (zh) 一种转换控制器的验证方法及系统
CN104954133B (zh) 证书写入校验方法及装置
US9032274B2 (en) Method and apparatus for clock and data recovery
CN104598325B (zh) 显示模组的edid数据烧录校验方法
CN101699409B (zh) 一种控制测试设备进行测试的方法和系统
CN106297889A (zh) 存储器测试系统及其测试方法
CN102385547B (zh) 一种dram控制器时序校验功能的验证方法及系统

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20220727

Address after: 100193 No. 36 Building, No. 8 Hospital, Wangxi Road, Haidian District, Beijing

Patentee after: Dawning Information Industry (Beijing) Co.,Ltd.

Patentee after: DAWNING INFORMATION INDUSTRY Co.,Ltd.

Address before: 100084 Beijing Haidian District City Mill Street No. 64

Patentee before: Dawning Information Industry (Beijing) Co.,Ltd.