CN102415109A - 用于助听器的输入转换器和信号转换方法 - Google Patents

Abstract

为了最小化助听器中的噪声和电流消耗，本发明公开了一种用于助听器的输入转换器，该输入转换器包括第一电压变换器和德尔塔-西格玛类型的模数转换器。该输入转换器的模数转换器具有输入级、输出级和反馈环路，并且输入级包括放大器(Q_A)和积分器(RLF)。第一电压变换器具有一变换比例，使得它提供了比输入电压更大的输出电压，并且第一电压变换器被放置在输入级上游的输入转换器中。具有一变换比例使得其提供比输入电压更大的输出电压的第二电压变换器(OT)可选地放置在转换器的反馈环路中。电压变换器(IT，OT)是开关电容式电压变换器，每个变换器(IT，OT)具有至少两个电容器(C_a，C_b，C_c，C_d)。本发明还提供了转换模拟信号的方法。

Description

用于助听器的输入转换器和信号转换方法

技术领域

本申请涉及助听器。更具体地，它涉及数字助听器中的模数输入信号转换器。本发明还涉及在助听器中将模拟信号转换为数字信号的方法。

背景技术

模数转换器(以下称为A/D转换器)将变化的电流或电压转换为数字数据格式。存在几种不同的A/D转换器拓扑结构，各自在转换速度、精度、量化噪声、电流消耗、字长、线性度和电路复杂度方面具有益处和折衷。在目前的数字助听器设计中，德尔塔-西格玛(delta-sigma，Δ-∑)A/D转换器类型由于许多重要的因素而是优选的转换器类型，这些因素例如容易实现抗混叠滤波器，通过设计可控制转换噪声，功耗比较低，以及由于与现有的A/D转换器设计相比具有较少的部件数目而相对容易实现。

根据定义，信号处理器件中的固有噪声是由信号处理器件本身引入的不期望的信号。固有噪声可以例如源于不适当的工作条件、较差的设计或者部件值的改变。这些情况不得不在设计信号处理器件时考虑。在A/D转换器中，可以观察到若干不同类型的噪声。这些噪声包括转换噪声、量化噪声、热噪声、闪烁噪声、复合噪声和由于增益产生元件中各种物理限制而导致的噪声。为了提供这些不同噪声类型源之间的区别，大部分重要的噪声类型将在以下简要讨论。

量化噪声源于将连续的输入电压跨度量化为可以由离散的、二元电平表示的一组有限的电压电平的过程，其根据表达式：

L_N＝2^N

其中，L_N是可能的离散电平的数目并且n是用来表示数字域中单个采样值的位数。量化噪声可以被认为是单个采样值的实际输入电压和用来表示它的离散电压之间的差值。因此，这种类型的噪声可以通过例如任意增加表示信号的位数而被最小化，并且因此不再进一步讨论。

热噪声源于阻性介质中电子的随机布朗运动。在给出阻值、带宽和温度的情况下，均方根热噪声V_nt由以下等式给出：

$V_{\mathrm{nt}}=\sqrt{4k_b\mathrm{T\ΔfR}}$

其中k_b是波尔兹曼常数，1,38065*10^-23J/K，T是以开尔文为单位的绝对温度，Δf是以Hz为单位的感兴趣的带宽，R是以Ω为单位的所考虑的电路元件的阻值。

闪烁噪声或者1/f噪声是低频噪声频谱中的主要噪声。自真空管时代就已经在电子器件中观察到它，并且它还存在于现在的半导体器件中。

散粒噪声是由穿过势垒(例如在半导体元件中P掺杂材料和N掺杂材料之间发现的势垒)的电流导致的随机现象的结果。电流散粒噪声I_n是与温度无关的量，并且可以通过以下表达式描述：

$I_n=\sqrt{2\mathrm{qI}}$

其中q是电子电荷，1,602*10^-19库伦，I是半导体元件的偏置电流。散粒噪声的谱密度的单位是

为了提供能够不间断工作几天而不需更换电池的助听器，助听器的一个设计目标是尽可能减小电子电路从电池中吸取的电流，优选低于1mA的值。将其输入处的信号放大在一百倍至也许一千倍之间的量级的半导体元件使用该电流的较大百分比作为其偏置电流，以便在其工作极限内处理较大的增益。从上述可以明显看出，散粒噪声依赖于流过半导体元件的电流，该事实提供了尽可能减小A/D转换器中用于放大器的偏置电流的进一步动机。

Δ-∑A/D转换器在现有技术中是熟知的。它们的目的是将变化的模拟输入电压转换为二进制比特流，以便在数字域中进一步处理。Δ-∑A/D转换器与其他A/D转换器设计相比具有明显的优点。它们具有相对少的部件数目，并且它们与其他A/D转换器设计相比具有多种信号处理的优点。为了降低转换噪声，使用了过采样。通过多次测量每个离散电压，例如，64次，平衡(level out)由于输入信号中统计变化而导致的误差，并且转换噪声谱线被推到远离奈奎斯特(Nyquist)限制，因此使得转换噪声非常容易从信号中滤除。一个缺点是在该示例中的转换器时钟速率需要为期望采样时钟速率的64倍。

本质上，Δ-∑A/D转换器包括Δ-∑调制器和低通滤波器。这可以使用积分器、比较器和D触发器做成。通过包括1位D/A转换器的反馈环路反馈触发器的输出信号，并且将其从积分器上游的输入信号中减去。被减去的反馈信号将误差信号提供给Δ-∑调制器的输入。

来自A/D转换器的反馈环路的误差信号用来保证总体上转换器的输出信号电平总是等于输入信号电平。如果在转换器输入上没有信号存在，则A/D转换器产生二进制1和0的对称输出比特流。当输入信号电压变为更正的电压时，更多的二进制1将出现在输出比特流中，当输入信号电压变为更负的电压时，更多的二进制0将出现在输出比特流中。因此，Δ-∑A/D转换器将模拟输入信号转换为输出比特流中1和0之间的平衡。

发明内容

在第一方面，本发明提供了如权利要求1所述的输入转换器。在第二方面，本发明提供了如权利要求9所述的方法。

为了克服以上缺点，根据本发明的输入转换器包括第一电压变换器，其被置于输入级上游的输入转换器中并且具有一变换比例，使得其提供了大于输入电压的输出电压。当输入信号电压在被放大器级放大之前被变高时，需要更少的放大倍数以便将输入信号升至可接受的电平，并且放大器噪声对放大信号的相对贡献较低，并且当反馈信号电压在被呈现至放大器输入之前被变高时，情况是相同的。

根据本发明，输入变换器和反馈变换器均被实现为电压变换器。电压变换器容易实现在同步(时钟控制)的数字网络中，并且可以被设计为相对放大器和A/D转换器的随后级的阻抗优化它们的阻抗。

其他特征和优点从从属权利要求中显而易见。

附图说明

现在将针对附图更详细地描述本发明，其中

图1是现有技术的Δ-∑A/D转换器的示意图，

图2是图1中现有技术Δ-∑转换器的更详细的示意图，

图3是图解说明图2中Δ-∑转换器的放大器的噪声水平电压V_n的等效示意图，

图4是图解说明至图3中的放大器的输入信号的等效变换原理的示意图，

图5是图解说明现有技术的采样电容积分器的第一相位的示意图，

图6是图解说明现有技术的采样电容积分器的第二相位的示意图，

图7是图解说明根据本发明的采样电容积分器的第一相位的示意图，

图8是图解说明根据本发明的采样电容积分器的第二相位的示意图，

图9是根据本发明的输入变换器在第一相位的实现的示意图，

图10是根据本发明的输入变换器在第二相位的实现的示意图，

图11是根据本发明的Δ-∑模数转换器的实施例的示意图，

图12是根据本发明的Δ-∑模数转换器的优选实施例的示意图，

图13是具有根据本发明的四个Δ-∑转换器的助听器的示意图。

具体实施方式

图1示出了现有技术的Δ-∑A/D转换器的方框示意图，该Δ-∑A/D转换器包括输入端IN、减法运算器1、积分器2、比较器3、D触发器4、1位数模转换器5、时钟产生器6和输出端OUT。施加到输入端IN的模拟信号被馈送至减法运算器1，在这里将来自1位D/A转换器5的输出信号从输入信号中减去，从而产生误差信号。来自减法运算器1的差值信号被馈送至积分器2的输入，以便产生来自减法运算器1的差值信号的积分。来自积分器2的输出信号施加到比较器3的输入，用于当积分信号超过由比较器3设定的预定阈值限制时产生逻辑“1”电平，并且当自积分器2的输出信号降低至低于预定阈值时产生逻辑“0”电平。然后，该逻辑信号馈送至触发器4的数据输入。

时钟产生器6以这样一种方式控制触发器4，即来自比较器3的输出信号被及时量化并且与时钟信号同步，触发器4作用为锁存器(latch)，因此产生了表示输入信号的比特流。来自触发器4的输出的比特流在输出端OUT和至减法运算器1的1位D/A转换器5的输入之间被分离并且从输入信号中减掉。1位D/A转换器5将比特流中的逻辑1和0转换为相对输入信号的正电压或负电压，用于在减法运算器1中从输入信号中减去。

这种布置本质上产生了反馈环路，从而使得比特流表示输入信号随时间的变化，即当输入信号电平为零时，相等数目的数字1和0将出现在比特流中，每当输入信号变正时，比0更多的1将以与输入信号电平成比例的方式出现在比特流中，并且每当信号变负时，比1更多的0以与输入信号电平成比例的方式出现在比特流中。然后，可以将比特流转换为适当的数字格式，用于在数字域中的进一步处理。

用于助听器的Δ-∑A/D转换器设计应该具有小的噪声系数和低的电流消耗。然而，如果降低A/D转换器的输入放大器的电流消耗而不对设计做任何改变，则放大器的噪声系数将相应增大。该问题和可能的解决方案将在以下更详细地说明。

图2示出了现有技术的Δ-∑A/D转换器的更详细的示意图。该转换器包括输入IN、第一电阻器R1、第二电阻器R2、放大器A、电容器C、剩余环路滤波器RLF、D触发器DFF和产生时钟信号的时钟产生器CLK。放大器A和电容器C形成了在图1中示出的转换器拓扑结构的积分器2，并且剩余环路滤波器RLF包括存在于二阶或高阶Δ-∑转换器中的后续低通滤波器级。转换器在输入端IN接收电压U形式的模拟输入信号并且在输入端OUT给出表示数字输出信号Y的比特流。应该注意，转换器中的信号是时间连续的直到从触发器DFF的输出Q产生比特流。

放大器A和剩余环路滤波器RLF包括转换器的环路滤波器，并且环路滤波器的频率传递函数(即A和RLF的频率传递函数)决定了转换器抑制依赖频率的量化噪声的能力。放大器A的增益还抑制来自RLF的噪声，因为滤波器RLF位于转换器的反馈环路中。在该讨论中，分别区分放大器和环路滤波器的原因是将来自放大器A的噪声贡献与反馈环路中的其他噪声源隔离。所有其他方面相同，因此放大器A的噪声水平构成了除量化噪声之外的转换器的主要噪声分量。这就是应该最小化来自该特定噪声源的贡献的原因，如在以上提到的。

如果放大器A具有无限的增益，则放大器的输入端上的信号电平将为零。替代地，可以假设A和RLF组合的总增益在整个转换器的期望频率宽带上足够大，使得转换器量化噪声被忽略。因此，给定输入电压U和得到的输出电压Y，图2中的完整转换器在理想情况下的传递函数H被估计为：

$H=\frac{Y}{U}=\frac{-R2}{R1}$

为了解决来自转换器的输入级的噪声贡献问题，该特定噪声源必须被隔离。这在图3中的示意图中示出。

在图3中，理想的无噪声放大器A和噪声电压源Vn替代图2中的放大器A，并且C、R1、R2和A的配置与输入电压U、输出电压Y和放大器噪声电压源V_n被绘制在一起，但是为了清楚，图2中的剩余部件从示意图中省略。如果假设A和RLF(在图3中未示出)的总放大倍数对于转换器的期望带宽是足够的，则噪声对输出电压Y的贡献Y_n可以写为：

$Y_n=(1+\frac{R2}{R1})\·V_n$

然后可以通过组合两个表达式计算参考输入电压U的噪声电压贡献U_n，因此：

$U_n=\frac{Y_n}{U}=-(1+\frac{R2}{R1})\·V_n$

这意味着输入噪声U_n依赖于放大器噪声V_n。换言之，如果可以降低V_n，则输入噪声U_n也将降低。

放大器噪声电压V_n具有三个主要来源：由于放大器A具有有限的增益而导致的噪声、由于源于放大器A中非线性的互调产物而导致的噪声和由放大器A的输入级产生的热噪声。为了最小化热噪声，传统上使用具有较大增益值的多级放大器。同样地，也可以通过向放大器中的半导体元件供给足够大的电流来减小噪声，以便将输出信号中的总噪声保持在可接受的水平。

然而，对于助听器的转换器设计，这些方法没有一种是特别具有吸引力的，在助听器的转换器设计中，电流的消耗和部件的数目不得不保持最小值，以便延长电池的寿命。因此，减小转换器中放大器的噪声灵敏度的替代方式是期望的。

理论上，可以通过例如在输入端U和R₁之间以及输出端和R₂之间放置具有给定变换因子N的理想变换器来对输入信号U和输出信号Y进行变换，从而缩减噪声电压V_n。图4示出了图3中转换器的等效示意图，其在转换器的输入分支和输出分支中分别具有理想变换器T₁和T₂。输入变换器T₁以比例1∶N变换输入电压(即变换器输出的电压是变换器输入的电压的N倍)，并且反馈变换器T₂以比例1∶N变换反馈电压(即呈现到放大器的电压是出现在输出节点Y的电压的N倍)。电阻器R₁和R₂的值均用因子N²进行缩放，以便分别维持输入和输出的电流负荷。同样地，积分电容器C的值用因子N^-2进行缩放。可以看出，得到的放大器噪声电压V_n相应地缩放V_n/N。理论上，将放大器级的噪声贡献缩减任意量是可能的，只要放大器级能够处理升高的输入电压而没有饱和。转换器的电流要求由于阻抗变化也较小。

真实的变换器是非理想的并且因此由于它们的尺寸、重量、电流消耗和功率损失而不可能用于实际的助听器。本发明人已经认识到，理想变换器的等价体可以被应用为该问题的解决方法并且具有令人满意的结果。这种等价体将在以下更详细地描述。该讨论的出发点是利用基于采样电容器的拓扑结构的Δ-∑A/D转换器。采样电容器级被认为是现有技术中熟知的，并且这种采样电容器A/D转换器的工作原理在以下参考图5和图6进行更详细地描述。

图5是图解说明现有技术的采样电容器Δ-∑A/D转换器的采样时钟控制信号的第一相位的示意图，该采样电容器Δ-∑A/D转换器包括输入端U、第一采样电容器C_s、第一开关S_I、第二开关S_E、保持电容器C_h、放大器A、反馈环路电容器C_s’、反馈环路端Q和输出端Y。反馈环路端Q承载来自D触发器(未示出)的输出的反馈信号。开关S_I和S_E由采样时钟(未示出)控制。在采样时钟控制信号的第一相位中，如在图5中示出的，呈现在输入端U上的输入电压在第一特定时间周期期间经由开关S_I对采样电容器C_s进行充电。第二开关S_E在第一相位中打开。

在采样时钟控制信号的第二相位中，如在图6中的示意图中示出的，开关S_I将采样电容器C_s与输入端U断开，并且将其连接至放大器A和保持电容器C_h的输入，由此采样电容器C_s经由开关S_I在第二特定时间周期内放电，从而将其电荷传递至保持电容器C_h。开关S_E在第二相位中闭合，并且将反馈环路电容器C_s’连接至放大器A的输入。现在，放大器A的输入端上的电压等于第一时间周期期间的输入端U上的电压减去呈现在反馈端Q上的误差电压。当第二相位结束时，开关S_I和S_E返回至图5中示出的它们的初始位置，并且该过程周期性地重复。

如果开关S的位置通过具有频率f_s的周期性信号控制，则采样电容器C_s的阻抗Z_s可以被描述为：

$Z_h=\frac{1}{(C_s\·f_s)}$

考虑将图5中示出的第一相位中的采样电容器Δ-∑A/D转换器的采样电容器C_s分离为两个电容器，每一个具有C_s/2的电容值。然后，可以通过分别将采样电容器设计改变为图7和图8中的示意图那样来实现电压变换。图7和图8中示出的采样电容器电路设计包括两个控制开关S_I和S_E、放大器A、保持电容器C_n以及四个电容器C_a和C_b、C_c和C_d，四个电容器中的每一个具有C_s/2的电容值。在图7中，在第一相位，开关S_I以类似于图5中示出的方式将两个电容器C_a和C_b并联连接至输入端IN，并且在图8中，在第二相位，开关S_I以类似于图6中示出的方式将两个电容器C_a和C_b串联连接至放大器A。

同样地，在图7中的第一相位，反馈电容器C_c和C_d经由开关S_E被并联充电至相对于地呈现在反馈环路端Q上的电压，并且在图8中示出的第二相位中，反馈电容器C_c和C_d在反馈电容器C_c和C_d的放电期间经由开关S_E串联连接在反馈环路端Q和放大器A之间，由此反馈环路端Q和保持电容器C_h之间的压降被加倍。于是，在第二相位中呈现在放大器A的输入处的电压为V_U-V_Q，即加倍的输入电压减去加倍的反馈电压。

该布置的效果在于，放大器A的输入节点通过由电容器C_a、C_b、C_c和C_d形成的电压变换器分别与输入端U和反馈环路端Q隔离。加倍输入电压和反馈环路电压的最终结果是放大器A的本征噪声水平V_n变得比较小，从而在保持分别从图7和图8中示出的电路外看到的放大器级A的输入阻抗和输出阻抗的同时，改善了信噪比。

借助于电容器C_a、C_b、C_c和C_d分别具有C_s/2的值，该配置对于输入变换器和反馈变换器等效于变换因子分别为1∶2和2∶1的电压变换，因为保持电容器C_s的阻抗Z_s现在变为：

$Z_s=\frac{4}{(C_s.f_s)}$

因此，该布置有效地将放大器A的输入阻抗变为四倍。通过借助于图7和图8中示出的开关S_I和S_E，与采样电容器Δ-∑A/D转换器的采样时钟频率fs的两个相位同步地改变电路的配置，则呈现到放大器A的输入端的输入电压U被加倍为2U。

考虑放大器A具有单位增益并且0V误差信号出现在反馈环路端Q。那么，第二电压变换器C_c和C_d下游的输出信号是：

$\frac{2\·U+V_n}{2}=U+\frac{V_n}{2}$

这是基于这样的规则，电容器C_c和C_d在图7中示出的第一相位中的并联配置和图8中示出的第二相位中的串联配置之间转换。通过用第一电压变换器和第二电压变换器以此方式将A/D转换器的输入级的放大器A的输入与剩余电路隔离，可以以简单而有效的方式获得有效的、相对的噪声系数V_n/2。

以下参考图9和图10描述图解说明图7和图8的输入电压变换器电路的功能的第一相位和第二相位的示意图。在图9和图10中，电压变换器电路包括输入端U、输出端V_A、五个控制开关S₁、S₂、S₃、S₄和S₅以及两个采样电容器C_a和C_b，它们相对图5和图6中示出的电路的示意图具有C_s/2电容值。电压变换器电路的输出端V_A将被连接至放大器(未示出)，如在图7和图8中图解说明的。

在电压变换器的第一相位中，如在图9中示出的，开关S₁、S₃和S₅闭合，并且开关S₂和S₄打开。因此两个电容器在图9中并联连接至输入端U。因此，呈现在输入端U上的电压将电容器C_a和C_b充电至相同的电压。

在电压变换器的第二相位中，如在图10中示出的，开关S₁、S₃和S₅现在都打开，并且开关S₂和S₄现在都闭合。两个电容器C_a和C_b现在串联连接，因此在将总电容值减小为C_s/4的同时加倍了它们的总充电电压，两个电容器C_a和C_b连接至输出端V_A。由电容器C_a和C_b收集的组合电荷现在呈现为至输出端V_A的电压。由于改变了电容器C_a和C_b的配置，这个电压是电压U的加倍。

考虑图9和图10中示出的输入电压变换器的输出端V_A以图7和图8中示出的方式连接至放大器A的输入级。如果放大器A具有放大增益β，则输入电压U被加倍并且乘以β，但是噪声电压V_n仅乘以β。对于给定的输入电压U，来自放大器A的电压输出V_Y将为：

$V_Y=2\·\mathrm{\β}\·U+\mathrm{\β}\·V_n\⇔V_Y=\mathrm{\β}(2\·U+V_n)$

然后在此情况下，噪声电压对输出电压V_Y的贡献V_n是未变换的输入电压的噪声电压贡献的一半，只要放大器能够处理变换后的输入电压2U。

来自Δ-∑A/D转换器的反馈环路信号的电压贡献以类似的方式通过第二电压变换器C_c和C_d加倍，如在图7和图8中指示的。

电压变换的原理可扩展至任意数目N的采样电容器，其均具有电容值C_s/N，在效果上将放大器的视在噪声系数(apparent noise figure)减小为等于V_n/N。对于本发明的操作，输入变换器和反馈变换器具有相同的变换比率不是必要的。由于对其性能(放大增益、热噪声、互调噪声和由于放大器的有限增益而导致的误差)的要求降低，这个原理允许输入放大器以更简单的方式实现。

根据本发明的A/D转换器的输入级中的放大器可以因此被实现为简单的单级放大器，该单级放大器包括一个单个的半导体元件，例如BJT、FET或其他具有足够增益的放大元件。单级放大器在热电压噪声和电流消耗之间固有地具有非常有吸引力的关系。电压变换器还降低了放大器的偏置电流要求并且因此降低了整个A/D转换器的电流消耗，输入放大器的偏置电流构成了该电流消耗的主要部分。

图11示出了根据本发明的Δ-∑A/D转换器ADC。A/D转换器ADC包括输入端IN、输入变换器级IT、放大器级Q_A、保持电容器C_h、恒定电流产生器I_c、反馈变换器级OT、剩余环路滤波器RLF、比较器CMP、触发器DFF和输出端OUT。触发器DFF由系统时钟源(未示出)控制。从恒定电流源I_c将恒定电流馈送给放大器级Q_A，恒定电流源I_c通过连接到参考电压源V_ref而被供电。该电流控制放大器Q_A的工作点，以便其能够向输入信号提供期望的增益。

输入变换器级IT包括开关晶体管Q₁、Q₂、Q₃、Q₄和Q₅以及电容器C_a和C_b。反馈变换器级OT包括开关晶体管Q₆、Q₇、Q₈、Q₉和Q₁₀以及电容器C_c和C_d。为了简便，这四个电容器被认为具有相等的电容值，即C_a＝C_b＝C_c＝C_d。

输入变换器级IT的开关电容器Q₁、Q₂、Q₃、Q₄和Q₅由采样时钟产生器(未示出)以如下方式控制，即当采样时钟产生器的信号边沿在第一相位中变正时，开关晶体管Q₁、Q₃和Q₅闭合(即它们允许电流通过)并且Q₂和Q₄打开(即它们阻止电流)。这在图11中分别通过各开关晶体管的基极端上的空心圆圈或实心圆圈示出。在采样时钟产生器的信号边沿的第一相位中，实心圆圈指示闭合的晶体管并且空心圆圈指示打开的晶体管。

当采样时钟产生器的信号边沿在第二相位中变负时，输入变换器IT的开关晶体管Q₁、Q₃和Q₅打开并且晶体管Q₂和Q₄闭合。在采样时钟产生器的信号边沿的第二相位中，空心圆圈指示闭合的晶体管并且实心圆圈指示打开的晶体管。该配置等效于分别在图9和图10中示出的示意图，其中晶体管Q₁、Q₂、Q₃、Q₄和Q₅分别替代开关S₁、S₂、S₃、S₄和S₅，从而保持了图9和图10中示出的电路的基本功能。采样时钟产生器(未示出)的时钟频率是30kHz的幅值，并且系统时钟产生器(未示出)的时钟频率是1-2MHz的幅值。这给出了转换器从30到60次过采样的过采样比率。

在第一相位，Q₁、Q₃和Q₅闭合并且Q₂和Q₄打开，电容器C_a和C_b并联连接至输入端IN，并且每个电容器被充电至呈现在输入端IN上的电压。在第二相位，Q₁、Q₃和Q₅打开并且Q₂和Q₄闭合，电容器C_a和C_b串联连接至Q_A的输入，从而将它们组合的电荷输送至Q_A的输入和保持电容器C_h。由于该布置，被馈送至输入变换器IT的输入电压将在其输出处被加倍，如以上说明的。

反馈变换器OT的开关晶体管Q₆、Q₇、Q₈、Q₉和Q₁₀也由采样时钟产生器(未示出)以如下方式控制，即当采样时钟产生器的信号边沿在第一相位中变正时，开关晶体管Q₆、Q₈和Q₁₀闭合并且Q₇和Q₉打开。这也分别通过各开关晶体管的基极端上的空心圆圈或实心圆圈示出，其中实心圆圈指示闭合的晶体管并且空心圆圈指示打开的晶体管。这意味着晶体管C_c和C_d在第一相位并联连接至放大器Q_A的输入，从而将它们组合的电荷输送至放大器Q_A的输入。

在第二相位，当采样时钟产生器的信号边沿变负时，开关晶体管Q₆、Q₈和Q₁₀打开并且Q₇和Q₉闭合。在此情况下，各晶体管的基极端上的空心圆圈指示闭合的晶体管并且实心圆圈指示打开的晶体管。这意味着电容器C_c和C_d在第二相位串联连接至输出端OUT并且由来自触发器DFF的误差电压充电。电容器C_c和C_d本质上放置在放大器Q_A的反馈环路中，在将误差电压呈现在放大器Q_A的输入之前，将来自触发器DFF的输出反馈电压加倍。

剩余环路滤波器RLF输出来自Q_A的信号的积分，并且每当积分低于预定阈值时，比较器CMP输出逻辑0值，每当积分高于预定阈值时，输出逻辑1值。触发器DFF将来自比较器CMP的二进制积分信号转换为通过时钟信号CLK控制的比特流，并且其被馈送至输出端OUT和反馈变换器OT的输入作为反馈信号。

通过分别使用电压变换器IT和OT来加倍呈现在放大器Q_A的输入的电压，输入电压增加到2倍，结果是在无需增加供给放大器Q_A的电流的情况下，减小了相对噪声电压水平V_n。

图12中示出了根据本发明的A/D转换器的优选实施例。输入端IN、输入变换器IT、反馈变换器OT、恒定电流产生器Ic、放大器Q_A、保持电容器Ch、剩余环路滤波器RLF、比较器CMP、触发器DFF和输出端OUT的一般配置类似于图11中示出的配置，但是输入变换器IT和反馈变换器OT的拓扑结构不同于图11中示出的实施例。

输入变换器IT包括开关晶体管Q₁、Q₂、Q₃、Q₄和Q₅以及电容器C_a和C_b，并且反馈变换器OT包括开关晶体管Q₆、Q₇、Q₈、Q₉、Q₁₀和Q₁₁、一个电容器C_c以及两个与门AG₁和AG₂。在该优选的实施例中，反馈变换器OT比图11中示出的实施例少一个电容器。

输入变换器IT的所有开关晶体管和反馈变换器OT的一些开关晶体管由采样时钟产生器(未示出)以如下方式控制，即当采样时钟信号在第一相位变正时，晶体管Q₁、Q₂、Q₅、Q₇和Q₁₀闭合，即它们允许电流通过，并且晶体管Q₃和Q₄打开，即它们阻止电流。当时钟信号在第二相位变负时，晶体管Q₁、Q₂、Q₅、Q₇和Q₁₀打开，并且晶体管Q₃和Q₄闭合。

开关晶体管Q₆、Q₈、Q₉和Q₁₁分别由第一与门AG₁和第二与门AG₂控制。当逻辑触发器输出

是逻辑高并且反相系统时钟信号

为逻辑高时，第一与门AG₁输出逻辑高电平。当触发器输出Q是逻辑高并且系统时钟信号CLK是逻辑高时，第二与门AG₂输出逻辑高电平。逻辑触发器输出信号

和Q是互斥的，并且

和CLK也是互斥的，所以在任一时刻两个与门AG₁和AG₂中的仅一个与门可以输出逻辑高电平。当逻辑0出现在比特流中时，AG₁在每个负时钟脉冲上为逻辑高，并且当逻辑1出现在比特流中时，AG₂在每个正时钟脉冲上为逻辑高。

当第一与门AG₁输出逻辑高电平时，开关晶体管Q₆和Q₈闭合，而开关晶体管Q₉和Q₁₁打开。这具有以下效果：电容器C_c的第一节点通过Q₈连接至地，并且电容器C_c的第二节点连接至放大器Q_A的输入，并且呈现在电容器C_c的第一节点上的任何电压均被镜像为在放大器Q_A的输入处的负电压。在采样周期的第一相位，开关晶体管Q₇和Q₁₀闭合。它们将电压V_ref提供至电容器C_c的第一节点，并且将C_c的第二节点连接至地，而V_ref增加至已经呈现在C_c的第一节点上的电压。在采样周期的第二相位，开关晶体管Q₇和Q₁₀打开。现在电容器C_c的第一节点连接至AG₁的输出，并且C_c的第二节点连接至放大器Q_A的输入。

当第二与门AG₂输出逻辑高电平时，开关晶体管Q₉和Q₁₁闭合，而开关晶体管Q₆和Q₈打开。结果，电容器C_c的第一节点连接至放大器Q_A的输入，并且电容器C_c的第二节点通过Q₈连接至V_ref。在采样周期的第一相位，开关晶体管Q₇和Q₁₀闭合。它们将电压V_ref提供至电容器C_c的第一节点，并且将C_c的第二节点连接至地，而V_ref增加至已经呈现在C_c的第一节点上的电压。在采样周期的第二相位，开关晶体管Q₇和Q₁₀打开。电容器C_c的第一节点现在连接至放大器Q_A的输入，并且C_c的第二节点连接至AG₁的输出。

该布置的结果是，每当逻辑1出现在至输出端OUT的比特流中时，来自OT的电压贡献等于2V_ref，并且每当逻辑0出现在比特流中，来自OT的电压贡献等于-V_ref。因此，对于由相等数目的1和0组成的比特流，来自OT的误差信号的平均值等于1/2V_ref。

根据本发明的Δ-∑A/D转换器同时完成了两个目标。首先，单级输入放大器设计意味着可以显著减小输入放大器的电流消耗；其次，通过将信号的电平在其达到输入级之前升高来改善信噪比。应用采样时钟控制的电压变换器来将输入级分别与输入和误差反馈环路隔离，这提供了在不显著增加功耗的情况下对由于使用单级输入放大器而产生的信噪比问题的解决方案。这个设计优选在电池供电的电路(例如助听器)中，并且因此可以将多于一个的Δ-∑A/D转换器实现在包括助听器的电子电路的主要部分的电路芯片上。

图13是包括根据本发明的多个A/D转换器的助听器20的示意图。助听器20包括第一麦克风21、第二麦克风22、电子线圈23、天线24、无线接收器25、第一A/D转换器26、第二A/D转换器27、第三A/D转换器28、第四A/D转换器29、数字信号处理器30和扬声器31。助听器20的所有部件由设置在助听器内的电池单元(未示出)供电。

当在使用时，第一麦克风21和第二麦克风22从环境中接收声学信号并且将它们转换成连续变化的电信号，以便助听器20使用。来自第一麦克风21的连续变换的电信号被馈送至第一A/D转换器26，第一A/D转换器26将电信号中的变化转换为适于由数字信号处理器30处理的第一数字比特流。以类似的方式，来自第二麦克风22的连续变化的电信号被馈送至第二A/D转换器27，第二A/D转换器27将电信号中的变化转换为适于由数字信号处理器30处理的第三数字比特流。由于第一A/D转换器26和第二A/D转换器27是独立的实体，因此它们产生由数字信号处理器30独立处理的单独的比特流。

数字信号处理器30可以将来自第一A/D转换器26和第二A/D转换器27的单独的比特流(它们分别代表来自第一麦克风21和第二麦克风22的信号)以如下方式进行组合，即保留由麦克风接收的声学信号中固有的方向性信息，用于在数字信号处理器30中进行处理和由扬声器31随后再现。

在合适的无线信号可用的情况中，无线接收器25可以用于接收并且解调无线信号，以便由助听器20再现。无线信号由天线24接收，由无线接收器25解调并且作为变化的电信号呈现至第三A/D转换器28，第三A/D转换器28将电信号中的变化转换为适于由数字信号处理器30处理的第三数字比特流。第三A/D转换器28独立于第一A/D转换器26和第二A/D转换器而工作，并且因此即便是同时使用第一麦克风21和第二麦克风22，也可以选择来自无线接收器25的信号。

如果助听器用户处于电子线圈环路系统存在的位置，则使用来自电子线圈23的信号会是有利的。在此情况下，来自环路系统(未示出)的信号由电子线圈23接收并且呈现至第四A/D转换器29的输入，第四A/D转换器29将电信号中的变化转换为适于由数字信号处理器30处理的第四数字比特流。第四A/D转换器29分别独立于第一、第二和第三A/D转换器26、27和28而工作，并且即便是同时使用第一麦克风21和第二麦克风22和无线接收器25，也可以选择信号。

数字信号处理器30包括选择分别来自四个A/D转换器26、27、28和29的多达四个单独的比特流的装置(未示出)。比特流由数字信号处理器30优选地间插并且相互加权，以便在来自供给四个A/D转换器26、27、28和29的四个信号源的信号之间产生优选的平衡，以便再现到助听器用户。

数字信号处理器30对单独的比特流执行一系列计算，以便根据助听器用户的个人设定来处理音频信号的数字表示。当将助听器配合到用户时，可以确定来自供给四个A/D转换器26、27、28和29的四个信号源的信号之间的平衡，并且可以将不同信号源平衡的子集作为程序存储在助听器中，以便用户随后调用。

Claims (14)

1.一种用于助听器的输入转换器，所述转换器包括第一电压变换器和德尔塔-西格玛类型的模数转换器，所述模数转换器具有输入级和输出级、自所述输入级的输出至所述输出级的输入的连接以及在所述输入级的输入和所述输出级的输出之间的反馈环路，所述输入级包括放大器和积分器，其中所述第一电压变换器具有一变换比例，使得它提供比输入电压大的输出电压，并且所述第一电压变换器被设置在所述输入级上游的所述输入转换器中。

2.根据权利要求1所述的输入转换器，其特征在于，在所述反馈环路中以如下方式设置第二电压变换器，即它提供比所述输入电压大的反馈电压。

3.根据权利要求1所述的输入转换器，其特征在于，所述第一电压变换器和所述第二电压变换器中的至少一个是开关电容式电压变换器。

4.根据权利要求3所述的输入转换器，其特征在于，所述第一电压变换器和所述第二电压变换器中的至少一个包括以并联配置方式充电并且以串联配置方式放电的至少两个电容器和控制所述电容器在相应配置中充电和放电的装置。

5.根据权利要求4所述的输入转换器，其特征在于，所述第一电压变换器和所述第二电压变换器中的至少一个由采样时钟产生器控制。

6.根据权利要求5所述的输入转换器，其特征在于，所述电压变换器中的至少一个由系统时钟产生器控制。

7.根据权利要求1所述的输入转换器，其特征在于，所述放大器包括单个放大半导体元件。

8.根据权利要求3所述的输入转换器，其特征在于，所述第一电压变换器和所述第二电压变换器的每一个输出电压均比相应的输入电压大。

9.一种在助听器中将模拟信号转换为数字信号的方法，所述助听器包括数字信号处理器、采样时钟产生器和系统时钟产生器，所述方法包括以下步骤：变换输入信号电压，放大变换后的输入信号电压，对变换、放大后的电压积分，对放大、积分后的电压数字化，将数字化、积分后的电压变换为较高的电压，从变换后的输入电压中减去变换、数字化后的电压，以及使用数字化、积分后的电压来产生数字输出比特流，所述数字输出比特流表示所述输入信号电压并且输出至所述助听器中的所述数字信号处理器的后续级。

10.根据权利要求9所述的方法，其中将所述输入信号电压变换为较高的电压的步骤包括以下步骤：在来自所述采样时钟产生器的信号的第一相位，以并联配置方式将至少两个电容器充电至所述输入电压的瞬时值，并且在来自所述采样时钟产生器的信号的第二相位，以串联配置方式对所述至少两个电容器放电，由此将所述电容器的组合放电电压乘以电容器的数目。

11.根据权利要求9所述的方法，其中对放大、积分后的电压数字化的步骤包括以下步骤：将放大、积分后的电压与预定电压进行比较并且根据放大、积分后的电压的值和来自所述系统时钟产生器的信号产生离散、逻辑信号。

12.根据权利要求9所述的方法，其中对数字化、积分后的信号电压进行变换的步骤包括以下步骤：在来自所述采样时钟产生器的信号的第一相位，以并联配置方式将至少两个电容器充电至数字化、积分后的信号电压的瞬时值，并且在来自所述采样时钟产生器的信号的第二相位，以串联配置方式对所述至少两个电容器放电，由此将所述电容器的组合放电电压乘以电容器的数目。

13.根据权利要求12所述的方法，其中对数字化、积分后的信号电压进行变换的步骤包括以下步骤：在来自所述采样时钟产生器的信号的第一相位对一个电容器充电，并且以如下方式施加数字化、积分后的信号电压和来自所述系统时钟产生器的信号，即要从变压后的输入电压中减去的变压、数字化后的电压的平均值等于零减去数字输出比特流的最大电压。

14.根据权利要求12所述的方法，其中对数字化、积分后的信号电压进行变换的步骤包括以下步骤：在来自所述采样时钟产生器的信号的第一相位对一个电容器充电，并且以如下方式施加数字化、积分后的信号电压和来自所述系统时钟产生器的信号，即要从变换后的输入电压中减去的变压、数字化后的电压的平均值等于数字输出比特流的最大电压的N倍，其中N是电容器的数目。

Images