CN102404006A - 面向4g光载无线通信的频率综合电路 - Google Patents

面向4g光载无线通信的频率综合电路 Download PDF

Info

Publication number
CN102404006A
CN102404006A CN2011103318582A CN201110331858A CN102404006A CN 102404006 A CN102404006 A CN 102404006A CN 2011103318582 A CN2011103318582 A CN 2011103318582A CN 201110331858 A CN201110331858 A CN 201110331858A CN 102404006 A CN102404006 A CN 102404006A
Authority
CN
China
Prior art keywords
frequency
phase
clock
time delay
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2011103318582A
Other languages
English (en)
Inventor
毛陆虹
季轩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tianjin University
Original Assignee
Tianjin University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tianjin University filed Critical Tianjin University
Priority to CN2011103318582A priority Critical patent/CN102404006A/zh
Publication of CN102404006A publication Critical patent/CN102404006A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本发明属于4G移动通信领域,涉及一种面向4G光载无线通信的频率综合电路,包括直接数字频率合成器、鉴相器由多个延时单元构成的延时链、多工器(MUX)和数字控制器,所述的直接数字频率合成器用于在数字控制器的控制下生成频率可控的正弦信号,作为参考时钟,参考时钟和延时链输出的反馈时钟被送入鉴相器,鉴相器将关于两者的相位差的脉冲信号传递至数字控制器,控制器根据该脉冲信号调节延时链的各个延时单元的工作状态,锁定延时链的输出,并通过多工器选取不同个数的延迟单元,从而得到与参考时钟的频率相同但相位差恒定的时钟信号。本发明具有频率变换速度快,相位调制精度高的优点。

Description

面向4G光载无线通信的频率综合电路
所属技术领域
本发明属于4G移动通信领域,涉及一种用于IMT-Advanced(4G)标准的RoF系统中提供调制解调时钟信号的频率综合模块电路。
背景技术
随着第三代移动通信系统(3G)在世界各国的商用化,第四代移动通信系统(4G)系统已经成为研究重点。根据国际电信联盟ITU提出的目标,4G移动无线宽带技术将采用的主要新技术为OFDM,MIMO。随着光纤通信技术的发展,系统对各个模块的工作速度和稳定度的要求也越来越高。MIMO技术利用多天线系统的空间信道特性,使用多空间通道传送和接收数据,能同时传输多个数据流,在不增加带宽和天线发送功率的情况下,信道容量随着天线数量的增大而线性增大,从而有效提高数据速率和频谱效率。同时MIMO利用多天线来抑制信道衰落。应用MIMO技术的无线宽带移动通信系统从基站端的多天线放置方法上可以分为两大类:一类是多个基站天线集中排列形成天线阵列,放置于覆盖小区,这一类可以称为集中式MIMO;另一类是基站的多个天线分散放置在覆盖小区,可以称为分布式MIMO。
由于MIMO是多入多出,无线网络讯号通过多重天线进行同步收发,因此需要一组频率相同,相位差恒定的频率综合模块来提供调制解调信号。因此,频率综合模块成为MIMO技术中的重要组成部分。频率综合模块对信号的稳定度、移动终端的功耗有很大影响。要实现最佳的无线移动通信系统性能,必须有高效和高稳定度的频率综合模块,同时单片集成和低成本也成为趋势。为实现高稳定度,方便灵活的可控频率综合模块,本发明针对上述对频率综合模块的要求,采用直接数字频率合成器(DDS)与延迟锁相环(DLL)相结合的频率综合模块,结合天线的设计,提出一种新型频率综合模块用于MIMO技术中作为调制解调信号。传统设计中,将DDS于PLL配合,作为频率综合模块,由于PLL频率捷变时间的限制,会掩盖DDS变频时间极快的优点,尤其是在输出频率要求较高时,分频比N相应增大,这种缺点将更加突出。
发明内容
本发明的目的是克服现有技术的上述不足,为RoF系统提供一种具有频率变换速度快,相位调制精度高的频率综合模块。本发明设计了直接数字频率合成器(DDS)与延迟锁相环相(DLL)结合的结构,两部分均用数字电路方法实现,抗噪声、低功耗、抗抖动,同时的特点。为此本发明采用如下的技术方案:
一种面向4G光载无线通信的频率综合电路,包括直接数字频率合成器、鉴相器由多个延时单元构成的延时链、多工器(MUX)和数字控制器,所述的直接数字频率合成器用于在数字控制器的控制下生成频率可控的正弦信号,作为参考时钟,参考时钟和延时链输出的反馈时钟被送入鉴相器,鉴相器将输出的关于两者的相位差的脉冲信号传递至数字控制器,控制器根据该脉冲信号调节延时链的各个延时单元的工作状态,锁定延时链的输出,并通过多工器选取不同个数的延迟单元,从而得到与参考时钟的频率相同但相位差恒定的时钟信号。
作为优选实施方式,所述的直接数字频率合成器包括参考频率源、初始相位寄存器、频率寄存器、相位累加器、相位寄存器、加法器、正弦ROM表、数模转换器和滤波器,初始相位寄存器存有初始相位值以决定初始状态的相位;频率寄存器存有相位增量值,以决定每个时钟脉冲信号的相位增量,两者由数字控制器通过频率控制字给入;查找表中存入了正弦信号在一个周期内相应的相位值所对应的幅度值;当参考频率源的时钟脉冲上升沿到达时,相位寄存器工作,其结果一方面反馈到相位累加器,在下一个时钟脉冲作用下继续与频率控制字相加,另一方面,取出高位与初始相位寄存器相加,生成正弦ROM表地址值,通过查找,以得到相位的幅度值,通过数模转换器和滤波器得到频率可控的正弦信号。
本发明将DDS的输出,链接到DLL上,通过DDS中输入的频率控制字可以方便的控制输出信号的频率,通过DLL中多路选通器单元方便的控制调相幅度,即相邻调制信号的相位差,增大了对频率综合模块的控制能力,获得频率可控,相位精确的时钟信号,同时对DDS与DLL电路进行优化,满足MIMO技术的高速需求。若能实现与标准CMOS工艺完全兼容的直接数字频率合成器(DDS)与延迟锁相环(DLL)相结合的频率综合模块电路,则可减小芯片面积,降低制作成本和封装成本,并且可靠性好,易于工业化,从而可替代现有的面积较大的PLL频综电路。具体而言,与现有的传统频率综合模块PLL相比,本发明具有以下突出优点:
a)采用DDS与DLL相配合的组合方式,可充分利用DDS的优势,频率分辨率高、频点数多、开环结构令其转换速度快、相位可连续变化及波形变换灵活。
b)用数字电路方法实现时,DLL有显著特点:抗噪声、低功耗、抗抖动。DLL内部没有振荡器,可以做到很高精度,可以排除温度、电压变化带来的影响,使得skew可以作得很小,基于标准单元,工艺移植性强,生产设计周期短,控制容易,稳定可靠。
c)DLL能提供相位精准的一系列时钟源。普通的delay cell在不同的corner其delay会发生很大的变化(FF与SS相差几乎3倍),DLL可以产生更加精准的delay。另外,输入可控延迟链的噪声会通过本身再生而输出,而输入压控延迟线的噪声会通过延迟线消失,因而相位抖动会得到改善。
d)DDS与DLL相结合的电路,版图面积与传统锁相环电路相比大大减小,因此总的制作成本也相应降低。
e)采用DDS与DLL相配合的组合方式,可以克服DDS杂散多和输出频率低的缺陷,解决了锁相频率合成器分辨率不高的问题。
附图说明
图1本发明采用的DDS电路图。
图2本发明采用的DLL电路图。
图3带有本发明的频率综合模块的RoF系统。
具体实施方式
本发明是通过以下方法来实现的:图1是本发明采用的DDS电路图;图2是本发明采用的DLL电路图;图3是带有本发明的频率综合模块的RoF系统,它基于MIMO技术为RoF系统提供调制解调时钟信号。下面结合图1、图2和图3进行详细阐述:
图1是DDS电路图。DDS的工作过程是:在初始相位寄存器中,存入初始相位值以决定初始状态的相位;频率寄存器存放的是相位增量值,它决定了每个时钟脉冲信号的相位增量,该值通过频率控制字给入;在查找表中存入了正弦信号在一个周期内(0-2π)相应的相位值所对应的幅度值。给DDS一个恒定的晶振信号源,每当时钟脉冲上升沿到达时,相位寄存器工作,其结果一方面反馈到相位累加器,使下一个系统时钟作用下继续与频率控制字相加,另一方面,取出高位与初始相位寄存器相加,生成正弦ROM表地址值,通过其查找功能,以得到相位的幅度值,通过滤波得到了频率可控的正弦信号。该模块的输出Fout将传递给DLL作为clk_ref信号,以进一步生成相位精确可调的调制解调信号。
图2是DLL电路图。一个DLL的工作过程为:DLL用延迟线(delay line)代替了PLL的压控振荡器,得到从DDS给出的信号clk_ref后,经过可控延时链的调节作用,得到了一个能够完全跟踪cllk_ref的clk_delay信号,此时DLL锁定。这样两个时钟没有了差别,改善了时钟源与负载之间的延时。通过MUX的选通作用,选择工作单元的个数,将clk_delay的一个周期的相位做精确的等分,比如一个输入信号周期为20ns,可以设计出等分10份的delay,即最小2ns的delay。控制单元控制MUX的选通数目,从而得到频率精确,相位精确可调的clk_out信号,做为DLL的输出,实现调制解调功能。
图3是带有本发明的频率综合模块,即基于MIMO技术为RoF系统提供调制解调时钟信号的频率综合模块,DDS与DLL相配合,首先控制DDS的输入频率控制字,得到所需要的频率后,将输出时钟信号Fout传输给DLL模块,作为clk_ref信号,经过DLL的锁定并通过数字控制单元的作用,输出相位精确可调,频率稳定的信号clk_out,用于RoF系统中的调制解调。
该种组合,实现了频率可调,且相位精度高,集合了DDS与DLL的优势,同时大大减小了版图面积,节省了成本。

Claims (2)

1.一种面向4G光载无线通信的频率综合电路,包括直接数字频率合成器、鉴相器由多个延时单元构成的延时链、多工器(MUX)和数字控制器,所述的直接数字频率合成器用于在数字控制器的控制下生成频率可控的正弦信号,作为参考时钟,参考时钟和延时链输出的反馈时钟被送入鉴相器,鉴相器将关于两者的相位差的脉冲信号传递至数字控制器,控制器根据该脉冲信号调节延时链的各个延时单元的工作状态,锁定延时链的输出,并通过多工器选取不同个数的延迟单元,从而得到与参考时钟的频率相同但相位差恒定的时钟信号。
2.根据权利要求1所述的面向4G光载无线通信的频率综合模块,其特征在于,所述的直接数字频率合成器包括参考频率源、初始相位寄存器、频率寄存器、相位累加器、相位寄存器、加法器、正弦ROM表、数模转换器和滤波器,初始相位寄存器存有初始相位值以决定初始状态的相位;频率寄存器存有相位增量值,以决定每个时钟脉冲信号的相位增量,两者由数字控制器通过频率控制字给入;查找表中存入了正弦信号在一个周期内相应的相位值所对应的幅度值;当参考频率源的时钟脉冲上升沿到达时,相位寄存器工作,其结果一方面反馈到相位累加器,在下一个时钟脉冲作用下继续与频率控制字相加,另一方面,取出高位与初始相位寄存器相加,生成正弦ROM表地址值,通过查找,以得到相位的幅度值,通过数模转换器和滤波器得到频率可控的正弦信号。
CN2011103318582A 2011-10-27 2011-10-27 面向4g光载无线通信的频率综合电路 Pending CN102404006A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2011103318582A CN102404006A (zh) 2011-10-27 2011-10-27 面向4g光载无线通信的频率综合电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2011103318582A CN102404006A (zh) 2011-10-27 2011-10-27 面向4g光载无线通信的频率综合电路

Publications (1)

Publication Number Publication Date
CN102404006A true CN102404006A (zh) 2012-04-04

Family

ID=45885855

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011103318582A Pending CN102404006A (zh) 2011-10-27 2011-10-27 面向4g光载无线通信的频率综合电路

Country Status (1)

Country Link
CN (1) CN102404006A (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102694578A (zh) * 2012-05-21 2012-09-26 成都立鑫新技术科技有限公司 用于电力线防泄密阻断的信号发生器及其合成信号的方法
CN106465316A (zh) * 2014-05-07 2017-02-22 美国国家仪器有限公司 大天线计数系统的同步
CN106470428A (zh) * 2015-08-18 2017-03-01 上海无线通信研究中心 一种并行多通道信道测试设备的精确同步与触发方法
CN113037278A (zh) * 2021-03-16 2021-06-25 重庆百瑞互联电子技术有限公司 一种优化延迟锁定电路的方法、装置及存储介质
CN114578895A (zh) * 2020-12-02 2022-06-03 京东方科技集团股份有限公司 一种集成电路及其时钟信号配送方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1913361A (zh) * 2005-08-10 2007-02-14 三星电子株式会社 锁定检测器和具有该锁定检测器的延迟锁定环
US20070222492A1 (en) * 2006-03-08 2007-09-27 Cafaro Nicholas G Direct digital synthesizer with variable reference for improved spurious performance
CN101951260A (zh) * 2010-10-11 2011-01-19 上海电力学院 一种数字延迟锁相环电路

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1913361A (zh) * 2005-08-10 2007-02-14 三星电子株式会社 锁定检测器和具有该锁定检测器的延迟锁定环
US20070222492A1 (en) * 2006-03-08 2007-09-27 Cafaro Nicholas G Direct digital synthesizer with variable reference for improved spurious performance
CN101951260A (zh) * 2010-10-11 2011-01-19 上海电力学院 一种数字延迟锁相环电路

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102694578A (zh) * 2012-05-21 2012-09-26 成都立鑫新技术科技有限公司 用于电力线防泄密阻断的信号发生器及其合成信号的方法
CN102694578B (zh) * 2012-05-21 2015-10-28 成都立鑫新技术科技有限公司 用于电力线防泄密阻断的信号发生器及其合成信号的方法
CN106465316A (zh) * 2014-05-07 2017-02-22 美国国家仪器有限公司 大天线计数系统的同步
CN106465316B (zh) * 2014-05-07 2020-01-21 美国国家仪器有限公司 大天线计数系统的同步
CN106470428A (zh) * 2015-08-18 2017-03-01 上海无线通信研究中心 一种并行多通道信道测试设备的精确同步与触发方法
CN106470428B (zh) * 2015-08-18 2019-11-22 上海无线通信研究中心 一种并行多通道信道测试设备的精确同步与触发方法
CN114578895A (zh) * 2020-12-02 2022-06-03 京东方科技集团股份有限公司 一种集成电路及其时钟信号配送方法
CN114578895B (zh) * 2020-12-02 2024-06-18 京东方科技集团股份有限公司 一种集成电路及其时钟信号配送方法
CN113037278A (zh) * 2021-03-16 2021-06-25 重庆百瑞互联电子技术有限公司 一种优化延迟锁定电路的方法、装置及存储介质

Similar Documents

Publication Publication Date Title
CN109889211A (zh) 一种应用于相控阵雷达的多通道射频直采和产生电路
US12063047B2 (en) Systems and methods for integration of injection-locked oscillators into transceiver arrays
CN102404006A (zh) 面向4g光载无线通信的频率综合电路
CN103929173A (zh) 分频器和无线通信设备
CN113678377A (zh) 一种相位同步装置、相位同步系统及收发装置
CN104348471A (zh) 时钟数据恢复方法和电路
CN105223555A (zh) 一种宽带低噪声调频信号源
CN103762979B (zh) 一种应用于lte信道模拟器的宽带频率源
CN101803195B (zh) 具有可调频率的信号发生器
CN1996762A (zh) 一种分数分频器
CN204376871U (zh) 基于多环锁相的频率合成器
CN104300975A (zh) 一种小数_整数分频器电路及其实现方法
CN101471662B (zh) 用于OFDM UWB的6至8.2GHz五频带频率综合器
CN101459465B (zh) 一种支持多频段工作方式的本振装置
CN102340308B (zh) 一种小数分频频率合成器
CN114157292A (zh) 一种超低相位噪声频率合成器
Wang et al. A 10.8-to-37.4 Gb/s reference-less FD-less single-loop quarter-rate bang-bang clock and data recovery employing deliberate-current-mismatch wide-frequency-acquisition technique
CN101471660B (zh) 用于OFDM UWB的6.3至8.5GHz五频带频率综合器
CN101540606B (zh) 基于多路采样的频率综合器及频率综合方法
CN103297002A (zh) 一种干扰抑制的方法和装置
Chia et al. Electronic beam-steering IC for multimode and multiband RFID
CN205356304U (zh) 一种基于多环锁相的低相噪小步进本振模块
CN104750422A (zh) 一种现场可编程逻辑阵列及串行数据接收转换方法
CN117930143B (zh) 一种基于锁相环的ofdm-lfm信号产生电路
CN116743207B (zh) 基于adrv9009芯片的宽带跳频系统及方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20120404