CN102387659B - 印刷电路板及其制造方法 - Google Patents

印刷电路板及其制造方法 Download PDF

Info

Publication number
CN102387659B
CN102387659B CN201010273524XA CN201010273524A CN102387659B CN 102387659 B CN102387659 B CN 102387659B CN 201010273524X A CN201010273524X A CN 201010273524XA CN 201010273524 A CN201010273524 A CN 201010273524A CN 102387659 B CN102387659 B CN 102387659B
Authority
CN
China
Prior art keywords
hole
guide rail
printed circuit
circuit board
pcb
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201010273524XA
Other languages
English (en)
Other versions
CN102387659A (zh
Inventor
林贤杰
张腾宇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NANYA CIRCUIT BOARD CO Ltd
Nan Ya Printed Circuit Board Corp
Original Assignee
NANYA CIRCUIT BOARD CO Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NANYA CIRCUIT BOARD CO Ltd filed Critical NANYA CIRCUIT BOARD CO Ltd
Priority to CN201010273524XA priority Critical patent/CN102387659B/zh
Publication of CN102387659A publication Critical patent/CN102387659A/zh
Application granted granted Critical
Publication of CN102387659B publication Critical patent/CN102387659B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Insulated Metal Substrates For Printed Circuits (AREA)

Abstract

本发明提供一种印刷电路板及其制造方法，上述印刷电路板包括一核心板，其具有一第一表面和相对上述第一表面的一第二表面；一第一通孔和一第二通孔，分别从上述第一表面和上述第二表面穿过部分上述核心板，其中上述第一通孔和上述第二通孔为垂直堆叠且互相连通；一第一导轨和一第二导轨，分别穿过部分上述核心板且与上述第二通孔连通，以使一流体从上述印刷电路板的外部依序流经上述第一导轨、上述第二通孔和上述第二导轨再流至上述印刷电路板的外部。本发明的可靠度可大为提升。

Description

印刷电路板及其制造方法
技术领域
本发明涉及一种印刷电路板及其制造方法，尤其涉及一种具有散热结构的埋入式元件印刷电路板。
背景技术
在公知的印刷电路板结构中，主要利用倒装芯片(flip chip，FC)或打线接合(wire bonding，WB)方式将半导体元件与载板形成一封装结构体(package)，并将一个以上的封装结构体(package)进行堆叠或安装于同一载板表面上。然而，为了考虑各半导体元件互相通过线路连接以及载板因产品限制而缩小其面积和体积等要求，印刷电路板的布线难度愈来愈高。因此业界开始研发将半导体元件埋入载板内的埋入式印刷电路板封装结构体技术。
因为电子产品操作频率愈来愈高，以及愈来愈多的包括有源元件和无源元件的半导体元件需安装于同一载板上。故半导体元件因操作而产生的热能相对大幅增加。公知的印刷电路板因散热能力差而导致可靠度下降。因此，对埋入式印刷电路板封装结构体而言，散热能力与设计极为重要。
在此技术领域中，有需要一种印刷电路板，以改善上述缺点。
发明内容
有鉴于此，本发明一实施例提供一种印刷电路板，包括一核心板，其具有一第一表面和相对上述第一表面的一第二表面；一第一通孔和一第二通孔，分别从上述第一表面和上述第二表面穿过部分上述核心板，其中上述第一通孔和上述第二通孔为垂直堆叠且互相连通；一第一导轨和一第二导轨，分别穿过部分上述核心板且与上述第二通孔连通，以使一流体从上述印刷电路板的外部依序流经上述第一导轨、上述第二通孔和上述第二导轨再流至上述印刷电路板的外部，以将设于上述第一通孔中的一半导体元件产生的热能借由上述流体传导至上述印刷电路板的外部。
本发明另一实施例提供一种印刷电路板的制造方法，包括提供一核心板，其具有一第一表面和相对上述第一表面的一第二表面；从上述第一表面移除部分上述核心板，以于上述核心板中形成一第一通孔；从上述第二表面移除部分上述核心板，以于上述核心板中形成一第二通孔、一第一导轨和一第二导轨，其中上述第一通孔和上述第二通孔为垂直堆叠且互相连通，其中上述第一导轨和上述第二导轨分别与上述第二通孔连通，其中上述第一导轨、上述第二通孔和上述第二导轨用以使一流体从上述印刷电路板的外部依序流经于其中再流至上述印刷电路板的外部，以将设于上述第一通孔中的一半导体元件产生的热能借由上述流体传导至上述印刷电路板的外部。
本发明的可靠度可大为提升。
附图说明
图1、图2a、图3、图4a、图5a、图6a为本发明一实施例的印刷电路板的工艺剖面图。
图2b、图4b、图5b、图6b为图2a、图4a、图5a、图6a的底视图。
图7为本发明一实施例的印刷电路板的由第二通孔、第一导轨、第二导轨、第一流道孔、第二流道孔以及开口形成的流道立体图。
图8a、图9、图10a、图11a、图12、图13为本发明另一实施例的印刷电路板的工艺剖面图。
图8b、图10b、图11b为图8a、图10a、图11a的底视图。
图14为本发明另一实施例的印刷电路板的由第二通孔、第一导轨以及第二导轨形成的流道立体图。
其中，附图标记说明如下：
200～核心板；                204～导电垫；
206～导热金属层；            208～底面；
210、256、257～顶面；        212～第一表面；
214～第二表面；              216、316～第一通孔；
217、219、317、319～内侧壁； 218、318～第二通孔；
220、220a～第一电镀金属层；  222～侧面；
224、324～第一导轨；         226、326～第二导轨；
227～底面；                  209～导热胶；
230～导通孔；                203～灌孔树脂；
232～第三电镀金属层；        234、334～第二电镀金属层；
236、336～防水胶；           238、239、338、339～流道；
240a～第一线路增层结构；     240b～第二线路增层结构；
242a、242b～绝缘层；         244a、244b～图案化线路层；
246a、246b～导电盲孔；       250a、250b～抗焊绝缘层；
252a、252b～金属保护层；     254a、254b～开口；
246～第一流道孔；            248～第二流道孔；
249～第四电镀金属层；        251～第五电镀金属层；
335～流体管线；              325、327～末端开口；
S1、S3～第一口径；           S2、S4～第二口径；
500a、500b～印刷电路板。
具体实施方式
以下以各实施例详细说明并伴随着附图说明的范例，作为本发明的参考依据。在附图或说明书描述中，相似或相同的部分均使用相同的标记。且在附图中，实施例的形状或厚度可扩大，并以简化或方便标示。另外，附图中各元件的部分将以分别描述说明，值得注意的是，图中未示出或描述的元件，为本领域普通技术人员所知的形式，另外，特定的实施例仅为揭示本发明使用的特定方式，其并非用以限定本发明。
图1、图2a、图3、图4a、图5a、图6a为本发明一实施例的印刷电路板500a的工艺剖面图。而图2b、图4b、图5b、图6b为图2a、图4a、图5a、图6a的底视图。本发明实施例的印刷电路板为具有散热结构的埋入式元件印刷电路板。图1显示用以埋设于本发明实施例的印刷电路板的半导体元件202。在本发明一实施例中，半导体元件202可包括例如晶体管或二极管的有源元件或例如电阻、电容或电感的无源元件。如图1所示，半导体元件202的顶面210上可设有多个导电垫204。另外，半导体元件202的底面208上可设有一层导热金属层206，其与彼此电性绝缘。在本发明一实施例中，导热金属层206可包括镍、金、锡、铅、铜、铝、银、铬、钨、硅或其组合或上述的合金。
请参考图2a和图2b，提供一核心板200，其具有一第一表面212和相对的一第二表面214，以及相邻第一表面212和第二表面214的侧面222。在本发明实施例中，核心板200的材质可包括纸质酚醛树脂(paper phenolicresin)、复合环氧树脂(composite epoxy)、聚亚酰胺树脂(polyimide resin)或玻璃纤维(glass fiber)。接着，可利用机械钻孔或激光钻孔等物理工艺，分别从核心板200的第一表面212移除部分核心板200材料，以于核心板200中形成一第一通孔216，其从核心板200的第一表面212向下延伸至核心板200内部。另外，从第二表面214移除部分核心板200，以于核心板200中形成一第二通孔218、一第一导轨224和一第二导轨226，其从核心板200的第二表面214向上延伸至核心板200内部。如图2a所示，其中第一通孔216和第二通孔218为垂直堆叠且互相连通，且第一通孔216的第一口径S1可大于第二通孔218的第二口径S2。且如图2b所示，第一导轨224和第二导轨226可分别邻接于第二通孔218的侧边(可位于同侧或不同侧)且与第二通孔218连通。在本发明实施例中，第一导轨224和第二导轨226的高度和宽度均可小于第二通孔218的高度和宽度。在进行机械钻孔或激光钻孔等物理工艺期间，可形成贯穿核心板200的导通孔230。
接着，请再参考图2a和图2b，可利用涂布(coating)、化学气相沉积(CVD)或例如溅镀(sputtering)等物理气相沉积(PVD)等方式，顺应性于核心板200上形成一晶种层(seed layer)(图未显示)，并覆盖第一表面212、第二表面214、第一通孔216的内侧壁217、第二通孔218的内侧壁219、第一导轨224、第二导轨226以及导通孔230的内侧壁。在本发明一实施例中，晶种层为一薄层，其材质可包括镍、金、锡、铅、铜、铝、银、铬、钨、硅或其组合或上述的合金。上述晶种层便于借以利用电镀方式形成的金属层在其上成核与成长。然后，可利用电镀方式，顺应性于晶种层上形成一第一电镀金属层220，并覆盖第一表面212、第二表面214、第一通孔216的内侧壁217、第二通孔218的内侧壁219、第一导轨224和第二导轨226以及导通孔230的内侧壁。在本发明一实施例中，第一电镀金属层220的材质可相同于上述晶种层。
之后，请参考图3，将如图1所示的半导体元件202设于第一通孔216中，由于第一通孔216的第一口径S1可大于第二通孔218的第二口径S2，因因此半导体元件202可被第一通孔216的底面227支撑，且部分导热金属层206从第二通孔218暴露出来。如图3所示，半导体元件202的尺寸可小于第一通孔216的尺寸，因而可使用一导热胶209填满半导体元件202与第一通孔216的内侧壁217之间的空隙，以固定半导体元件202并协助将操作半导体元件202产生的热能导至相邻的第一电镀金属层220。另外，形成填满导通孔230的灌孔树脂203。
接着，请再参考图3，可利用图像转移工艺，即经由覆盖光致抗蚀剂、显影(developing)、蚀刻(etching)和去膜(striping)的步骤，移除部分第一电镀金属层220，以于核心板200的第一表面212和第二表面214上形成图案化第一电镀金属层220a，又可视为内层线路层220a。
然后，请参考图4a和图4b，可利用电镀方式，于第二通孔218、第一导轨224和第二导轨226中的第一电镀金属层220a以及从第二通孔218暴露出来的导热金属层206上形成一第二电镀金属层234。在本发明一实施例中，第二电镀金属层234的材质可相同于上述第一电镀金属层220。之后，于第二通孔218、第一导轨224和第二导轨226上覆盖一防水胶236，并延伸至核心板200的第二表面214上的部分第一电镀金属层220a和第二电镀金属层234上，其中防水胶236与覆于第二通孔218、第一导轨224和第二导轨226内侧壁上的第二电镀金属层234接触且围出一流道238，以提供后续具有冷却作用的一流体流动于其中且不会渗入核心板200。
接着，请参考图5a，可利用图像转移工艺，即经由覆盖光致抗蚀剂、显影(developing)、蚀刻(etching)和去膜(striping)的步骤，于核心板200的第二表面214上形成覆盖部分第二表面214的图案化光致抗蚀剂(图未显示)，上述图案化光致抗蚀剂(图未显示)将防水胶236完全暴露出来，并暴露出相邻于防水胶236的部分第一电镀金属层220a。然后，可利用电镀方式，于防水胶236上形成一第三电镀金属层232，并覆盖相邻于防水胶236的部分第一电镀金属层220a。在本发明一实施例中，第三电镀金属层232用以加强防水胶236的密封效果，以提供后续具有冷却作用的一流体流动于流道238中且不会渗出流道238。在本发明一实施例中，第三电镀金属层232的材质可相同于上述第一电镀金属层220和第二电镀金属层234。
接着，请再参考图5a和图5b，于核心板200的第一表面212和第二表面214上分别形成一第一线路增层结构240a和一第二线路增层结构240b。第一线路增层结构240a覆盖第一通孔216和半导体元件202，且第二线路增层结构240b覆盖第二通孔218、第一导轨224和第二导轨226。第一线路增层结构240a可包括多个垂直堆叠的绝缘层242a，形成于绝缘层242a之间的图案化线路层244a和穿过于绝缘层242a且用以电性连接不同层的图案化线路层244a的导电盲孔246a。类似地，第二线路增层结构240b也可包括多个垂直堆叠的绝缘层242b，形成于绝缘层242b之间的图案化线路层244b和穿过于绝缘层242b且用以电性连接不同层图图案化线路层244b的导电盲孔246b，其中第一线路增层结构240a和第二线路增层结构240b借由图案化线路层244a、244b和导电盲孔246a、246b电性连接至半导体元件202的导电垫204。
值得注意的是，在形成第二线路增层结构240b的期间，例如利用机械钻孔或激光钻孔等物理工艺，于绝缘层242b中形成多个盲孔，以预留后续形成导电盲孔246b的位置时，可同时形成一第一流道孔246和一第二流道孔248，分别与流道238的第一导轨224和第二导轨226连通，其中第一流道孔246的一末端开口和第二流道孔248的一末端开口(意即图5b所示的第一流道孔246和第二流道孔248的开口部分)分别位于第二线路增层结构240b的一顶面256上。另外，例如利用经由图像转移、电镀等工艺于上述盲孔位置形成导电盲孔246b时，可同时形成分别覆盖第一流道孔246和第二流道孔248的内侧壁的一第四电镀金属层249和一第五电镀金属层251，但上述第四电镀金属层249和第五电镀金属层251并未填满第一流道孔246和第二流道孔248。与第一导轨224和第二导轨226连通的上述第一流道孔246和第二流道孔248可将流道238延伸至第二线路增层结构240b的顶面256。在本发明一实施例中，第四电镀金属层249和第五电镀金属层251的材质可相同于上述第一电镀金属层220和第二电镀金属层234。
然后，请参考图6a和图6b，可利用涂布、印刷、贴覆、压合等方式，分别于第一线路增层结构240a和第二线路增层结构240b上形成抗焊绝缘层250a和250b，且可利用激光钻孔(laser drilling)、等离子体蚀刻或图像转移等开环工艺，分别于抗焊绝缘层250a和250b中选择性形成多个开口254a和254b，并暴露出部分图案化线路层244a和244b。形成上述开口254a和254b期间，也会同时于第一流道孔246和第二流道孔248的正上方形成分别暴露第一流道孔246和第二流道孔248的开口246a和248a，以使与流道238借由上述第一流道孔246、第二流道孔248、开口246a和248a延伸暴露在外部环境下的抗焊绝缘层250b的顶面257。在本发明实施例中，抗焊绝缘层250a和250b可包括例如绿漆的防焊材料，或可为包括聚亚酰胺(polyimide)、ABF膜(ajinomoto build-up film)或聚丙烯(polypropylene，PP)的绝缘材料，其可保护其下的导电盲孔246a、246b和图案化线路层244a、244b不被氧化或彼此短路。另外，穿过抗焊绝缘层250a和250b的开口254a和254b可提供后续预焊锡凸块的形成位置。接着，可利用沉积及图案化工艺，分别于从开口254a和254b底面暴露出来的图案化线路层244a和244b上形成金属保护层252a和252b。在本发明实施例中，金属保护层252a和252b的材质可包括镍、金、锡、铅、铝、银、铬、钨、钯或其组合或上述的合金，其可增加后续形成的预焊锡凸块与图案化线路层244a和244b的结合力。经过上述工艺之后，形成本发明一实施例的印刷电路板500a。
如图7所示，在本发明一实施例的印刷电路板500a中，上述流道238(包括覆有防水胶236的第二通孔218、第一导轨224和第二导轨226以及第二电镀金属层234)与其连通的第一流道孔246、第二流道孔248、开口246a和248a形成中空的流道239，可使例如甲醇或水的具有冷却作用的一流体从印刷电路板的外部依序流经流道239的开口246a(可视为流体入口)、第一流道孔246、第一导轨224、第二通孔218、第二导轨226、第二流道孔248和开口248a(可视为流体出口)再流至印刷电路板的外部，以将设于第一通孔216中的半导体元件202在操作期间产生的热能借由流体传导至印刷电路板的外部。可以了解的是，上述流体的流动方向不限于上述实施例所描述的方向，在本发明其他实施例中，开口248a可视为流体入口，而开口246a可视为流体出口。因此，印刷电路板500a可外接例如冷却帮浦的流体冷却循环装置，以使位于印刷电路板内部的流体能够导出印刷电路板的外部加速其冷却速率，并能使温度较低的流体(新的流体或循环至印刷电路板外部的已冷却的流体)流入印刷电路板内部，可加速印刷电路板整体的散热效率。
图8a、图9、图10a、图11a、图12、图13为本发明另一实施例的印刷电路板500b的工艺剖面图。图8b、图10b、图11b为图8a、图10a、图11a的底视图。本发明另一实施例的印刷电路板500b与印刷电路板500a的不同处为流体(冷却液)出入口位置不同。上述附图中的各元件如有与图1～6a、图6b所示相同或相似的部分，则可参考前面的相关叙述，在此不做重复说明。请参考图8a和图8b，可利用机械钻孔或激光钻孔等物理工艺，分别从核心板200的第一表面212移除部分核心板200材料，以于核心板200中形成一第一通孔316，其从核心板200的第一表面212向下延伸至核心板200内部。另外，从第二表面214移除部分核心板200，以于核心板200中形成一第二通孔318、一第一导轨324和一第二导轨326，其从核心板200的第二表面214向上延伸至核心板200内部。如图8a所示，其中第一通孔316和第二通孔318为垂直堆叠且互相连通，且第一通孔316的第一口径S3可大于第二通孔318的第二口径S4。且如图8b所示，第一导轨324和第二导轨326可分别邻接于第二通孔318的侧边(可位于同侧或不同侧)且与第二通孔318连通。在本发明实施例中，第一导轨324和第二导轨326的高度和宽度均可小于第二通孔318的高度和宽度，且与图2b所示的第一导轨224和第二导轨226不同处为：图8b所示的第一导轨324的一末端开口325和第二导轨326的一末端开口327分别位于核心板200的侧面222上。另外，在进行机械钻孔或激光钻孔等物理工艺期间，可形成贯穿核心板200的导通孔230。
接着，请再参考图8a和图8b，可利用类似于图2a和图2b所示的工艺，依序形成晶种层(seed layer)(图未显示)和第一电镀金属层220，并覆盖第一表面212、第二表面214、第一通孔316的内侧壁317、第二通孔318的内侧壁319、第一导轨324和第二导轨326以及导通孔230的内侧壁。在本发明一实施例中，第一电镀金属层220的材质可相同于上述晶种层。
之后，请参考图9，将如图1所示的半导体元件202设于第一通孔316中，由于第一通孔316的第一口径S3可大于第二通孔318的第二口径S4，因此半导体元件202可被第一通孔316的底面227支撑，且部分导热金属层206从第二通孔318暴露出来。如图9所示，可使用一导热胶209填满半导体元件202与第一通孔316的内侧壁317之间的空隙，以固定半导体元件202并协助将操作半导体元件202产生的热能导至相邻的第一电镀金属层220。另外，形成填满导通孔230的灌孔树脂203。
接着，请再参考图9，可利用类似于图3所示的工艺，以于核心板200的第一表面212和第二表面214上形成图案化第一电镀金属层220a，又可视为内层线路层220a。
然后，请参考图10a和图10b，可利用电镀方式，于第二通孔318、第一导轨324和第二导轨326中的第一电镀金属层220a以及从第二通孔318暴露出来的导热金属层206上形成一第二电镀金属层334。之后，可选择性地于第一导轨324或第二导轨326中埋设至少一流体管线335，上述流体管线335可延伸至第二通孔318中。
之后，请参考图11a和图11b，于第二通孔318、第一导轨324和第二导轨326上覆盖一防水胶336，并延伸至核心板200的第二表面214上的部分第一电镀金属层220a和第二电镀金属层334上，其中防水胶336与覆于第二通孔318、第一导轨324和第二导轨326内侧壁上的第二电镀金属层334接触且围出一流道338，以提供后续具有冷却作用的一流体流动于其中且不会渗入核心板200，其中流道338的两末端开口(同第一导轨324和第二导轨326的末端开口325和327)分别位于核心板200的侧面222上。
接着，请参考图12，可利用图像转移工艺，即经由覆盖光致抗蚀剂、显影(developing)、蚀刻(etching)和去膜(striping)的步骤，于核心板200的第二表面214上形成覆盖部分第二表面214的图案化光致抗蚀剂(图未显示)，上述图案化光致抗蚀剂(图未显示)将防水胶336完全暴露出来，并暴露出相邻于防水胶336的部分第一电镀金属层220a。然后，可利用电镀方式，于防水胶336上形成一第三电镀金属层232，并覆盖相邻于防水胶336的部分第一电镀金属层220a。在本发明一实施例中，第三电镀金属层232用以加强防水胶336的密封效果，以提供后续具有冷却作用的一流体流动于流道338中且不会渗出流道338。在本发明一实施例中，第三电镀金属层232的材质可相同于上述第一电镀金属层220和第二电镀金属层234。
接着，请再参考图12，于核心板200的第一表面212和第二表面214上分别形成一第一线路增层结构240a和一第二线路增层结构240b。第一线路增层结构240a覆盖第一通孔316和半导体元件202，且第二线路增层结构240b覆盖第二通孔318、第一导轨324和第二导轨326。第一线路增层结构240a可包括多个垂直堆叠的绝缘层242a，形成于绝缘层242a之间的图案化线路层244a和穿过于绝缘层242a且用以电性连接不同层的图案化线路层244a的导电盲孔246a。类似地，第二线路增层结构240b也可包括多个垂直堆叠的绝缘层242b，形成于绝缘层242b之间的图案化线路层244b和穿过于绝缘层242b且用以电性连接不同层的图案化线路层244b的导电盲孔246b，其中第一线路增层结构240a和第二线路增层结构240b借由图案化线路层244a、244b和导电盲孔246a、246b电性连接至半导体元件202的导电垫204。
然后，请参考图13，可利用类似于图6a和图6b所示的工艺，分别于第一线路增层结构240a和第二线路增层结构240b上形成具有多个开口254a和254b的抗焊绝缘层250a和250b，以暴露出部分图案化线路层244a和244b。接着于从开口254a和254b底面暴露出来的图案化线路层244a和244b上形成金属保护层252a和252b。经过上述工艺之后，形成本发明另一实施例的印刷电路板500b。
如图14所示的流道338的立体图，在本发明另一实施例的印刷电路板500b中，上述流道338(包括覆有防水胶336的第二通孔318、第一导轨324和第二导轨326以及第二电镀金属层334)可使例如甲醇或水的具有冷却作用的一流体从印刷电路板的外部(末端开口325，其可视为流体入口)依序流经流道338的第一导轨324、第二通孔318和第二导轨326、再流至印刷电路板的外部(末端开口327，其可视为流体出口)，以将设于第一通孔316中的半导体元件202在操作期间产生的热能借由流体传导至印刷电路板的外部。可以了解的是，上述流体的流动方向不限于上述实施例所描述的方向，在本发明其他实施例中，末端开口327可视为流体入口，而末端开口325可视为流体出口。因此，印刷电路板500b可外接例如冷却帮浦的流体冷却循环装置，以使位于印刷电路板内部的流体能够导出印刷电路板的外部加速其冷却速率，并能使温度较低的流体(新的流体或循环至印刷电路板外部的已冷却的流体)流入印刷电路板内部，可加速印刷电路板整体的散热效率。
本发明实施例的印刷电路板500a和500b具有凹陷于核心板中的通孔，因而可将半导体元件埋入核心板内部，以增加基板布线面积，有助于形成三维结构的半导体元件封装体，可提升半导体元件封装数量。另外，本发明实施例的印刷电路板500a和500b的核心板内部具有与印刷电路板外部(可位于核心板的侧面或绿漆绝缘层的顶面)连通的流道(由通孔和导轨构成)，其中作为流道一部分的通孔与埋设半导体元件的通孔彼此垂直堆叠设置，可将埋入核心板中的一半导体元件产生的热能借由具有冷却效果的流体传导至印刷电路板500a和500b的外部。相较于公知不具流道的印刷电路板，本发明实施例的印刷电路板可使用具有冷却效果的流体，其可将较多的热量传导至印刷电路板外部，大为提高印刷电路板的冷却速率。因此，借由本发明实施例的印刷电路板所形成的埋入式印刷电路板封装结构体的可靠度可大为提升。此外，本发明实施例的印刷电路板500a和500b并无限制用以埋设半导体元件的通孔数量，因此也可埋入多个半导体元件，上述半导体元件可借由内部线路导通，将热量传导至通孔和导轨的管壁处，因而也可利用流体将热量传导至印刷电路板外部。
虽然本发明已以实施例揭示如上，然其并非用以限定本发明，任何本领域普通技术人员，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当视所附的权利要求所界定的范围为准。

Claims (16)

1.一种印刷电路板，包括：
一核心板，其具有一第一表面和相对该第一表面的一第二表面；
一第一通孔和一第二通孔，分别从该第一表面和该第二表面穿过部分该核心板，其中该第一通孔和该第二通孔为垂直堆叠且互相连通；以及
一第一导轨和一第二导轨，分别穿过部分该核心板且与该第二通孔连通，以使一流体从该印刷电路板的外部依序流经该第一导轨、该第二通孔和该第二导轨再流至该印刷电路板的外部，以将设于该第一通孔中的一半导体元件产生的热能借由该流体传导至该印刷电路板的外部。
2.如权利要求1所述的印刷电路板，还包括一第一线路增层结构和一第二线路增层结构，分别设于该第一表面和该第二表面上，且分别覆盖该第一通孔、该第二通孔、该第一导轨和该第二导轨，其中该第一线路增层结构和该第二线路增层结构电性连接至该半导体元件。
3.如权利要求1所述的印刷电路板，其中该第一通孔的一第一口径大于该第二通孔的一第二口径。
4.如权利要求2所述的印刷电路板，还包括：
一第一电镀金属层，覆盖该第一通孔、该第二通孔、该第一导轨和该第二导轨的内侧壁；
一导热金属层，设于该半导体元件的一底面上，且部分该导热金属层从该第二通孔暴露出来；
一第二电镀金属层，覆盖位于该第二通孔、该第一导轨和该第二导轨中的该第一电镀金属层以及从该第二通孔暴露出来的该导热金属层；
一防水胶，覆盖该第二通孔、该第一导轨和该第二导轨，其中该防水胶与该第二电镀金属层围出一流道；以及
一第三电镀金属层，覆盖该防水胶。
5.如权利要求4所述的印刷电路板，其中该第二线路增层结构还包括：
一第一流道孔和一第二流道孔，分别与该第一导轨和该第二导轨连通，其中该第一流道孔的一末端开口和该第二流道孔的一末端开口分别位于该第二线路增层结构的一顶面上；以及
一第四电镀金属层和一第五电镀金属层，分别覆盖该第一流道孔和该第二流道孔的内侧壁。
6.如权利要求1所述的印刷电路板，其中该第一导轨的一末端开口和该第二导轨的一末端开口分别位于该核心板的一侧面上。
7.如权利要求1所述的印刷电路板，其中该第一导轨和该第二导轨的宽度小于该第二通孔的宽度。
8.如权利要求6所述的印刷电路板，其中该第一导轨和该第二导轨的高度和宽度小于该第二通孔的高度和宽度。
9.如权利要求1所述的印刷电路板，还包括一流体管线，设置于该第一导轨或该第二导轨中。
10.一种印刷电路板的制造方法，包括下列步骤：
提供一核心板，其具有一第一表面和相对该第一表面的一第二表面；
从该第一表面移除部分该核心板，以于该核心板中形成一第一通孔；以及
从该第二表面移除部分该核心板，以于该核心板中形成一第二通孔、一第一导轨和一第二导轨，其中该第一通孔和该第二通孔为垂直堆叠且互相连通，其中该第一导轨和该第二导轨分别与该第二通孔连通，其中该第一导轨、该第二通孔和该第二导轨用以使一流体从该印刷电路板的外部依序流经于其中再流至该印刷电路板的外部，以将设于该第一通孔中的一半导体元件产生的热能借由该流体传导至该印刷电路板的外部。
11.如权利要求10所述的印刷电路板的制造方法，其中将该半导体元件设于该第一通孔中之前还包括于该第一通孔、该第二通孔、该第一导轨和该第二导轨的内侧壁上形成一第一电镀金属层。
12.如权利要求11所述的印刷电路板的制造方法，其中该半导体元件的一底面上设有一导热金属层，且部分该导热金属层从该第二通孔暴露出来。
13.如权利要求12所述的印刷电路板的制造方法，其中将该半导体元件设于该第一通孔中之后还包括：
于该第二通孔、该第一导轨和该第二导轨中的该第一电镀金属层以及从该第二通孔暴露出来的该导热金属层上形成一第二电镀金属层；
于该第二通孔、该第一导轨和该第二导轨上覆盖一防水胶，其中该防水胶与该第二电镀金属层围出一流道；以及
于该防水胶上覆盖一第三电镀金属层。
14.如权利要求13所述的印刷电路板的制造方法，其中覆盖该第三电镀金属层之后还包括：
于该第一表面和该第二表面上分别形成一第一线路增层结构和一第二线路增层结构，且分别覆盖该第一通孔、该第二通孔、该第一导轨和该第二导轨，其中该第一线路增层结构和该第二线路增层结构电性连接至该半导体元件。
15.如权利要求14所述的印刷电路板的制造方法，其中形成该第二线路增层结构还包括：
形成一第一流道孔和一第二流道孔，分别与该第一导轨和该第二导轨连通，其中该第一流道孔的一末端开口和该第二流道孔的一末端开口分别位于该第二线路增层结构的一顶面上；以及
形成一第四电镀金属层和一第五电镀金属层，分别覆盖该第一流道孔和该第二流道孔的内侧壁。
16.如权利要求10所述的印刷电路板的制造方法，其中该第一导轨的一末端开口和该第二导轨的一末端开口分别位于该核心板的一侧面上。
CN201010273524XA 2010-09-03 2010-09-03 印刷电路板及其制造方法 Active CN102387659B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201010273524XA CN102387659B (zh) 2010-09-03 2010-09-03 印刷电路板及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201010273524XA CN102387659B (zh) 2010-09-03 2010-09-03 印刷电路板及其制造方法

Publications (2)

Publication Number Publication Date
CN102387659A CN102387659A (zh) 2012-03-21
CN102387659B true CN102387659B (zh) 2013-04-10

Family

ID=45826455

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010273524XA Active CN102387659B (zh) 2010-09-03 2010-09-03 印刷电路板及其制造方法

Country Status (1)

Country Link
CN (1) CN102387659B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201815240A (zh) * 2016-10-07 2018-04-16 南亞電路板股份有限公司 元件埋入式電路板結構及其製造方法
US10461022B2 (en) * 2017-08-21 2019-10-29 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor package structure and manufacturing method thereof

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200906258A (en) * 2007-07-30 2009-02-01 Nan Ya Printed Circuit Board Corp Method for fabricating a circuit board
TW200947607A (en) * 2008-05-13 2009-11-16 Nan Ya Printed Circuit Board Chip embedded package structure and method for fabricating the same
TW201021657A (en) * 2008-11-28 2010-06-01 Nan Ya Printed Circuit Board Method for fabricating a coreless substrate, method for forming a thin circuit board and core for fabricating a coreless substrate

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200906258A (en) * 2007-07-30 2009-02-01 Nan Ya Printed Circuit Board Corp Method for fabricating a circuit board
TW200947607A (en) * 2008-05-13 2009-11-16 Nan Ya Printed Circuit Board Chip embedded package structure and method for fabricating the same
TW201021657A (en) * 2008-11-28 2010-06-01 Nan Ya Printed Circuit Board Method for fabricating a coreless substrate, method for forming a thin circuit board and core for fabricating a coreless substrate

Also Published As

Publication number Publication date
CN102387659A (zh) 2012-03-21

Similar Documents

Publication Publication Date Title
TWI400998B (zh) 印刷電路板及其製造方法
CN104882416B (zh) 具有堆叠式封装能力的半导体封装件及其制作方法
US10354984B2 (en) Semiconductor assembly with electromagnetic shielding and thermally enhanced characteristics and method of making the same
CN102208374B (zh) 半导体封装及其制造方法
US10177130B2 (en) Semiconductor assembly having anti-warping controller and vertical connecting element in stiffener
US9947625B2 (en) Wiring board with embedded component and integrated stiffener and method of making the same
CN102479724B (zh) 一种散热增益型堆叠式半导体组件的制作方法
CN110098162A (zh) 包括导热层的半导体封装件
CN104428892B (zh) 用于基板核心层的方法和装置
US10306777B2 (en) Wiring board with dual stiffeners and dual routing circuitries integrated together and method of making the same
TWI670814B (zh) 單層無芯基板
US20170025393A1 (en) Thermally enhanced face-to-face semiconductor assembly with heat spreader and method of making the same
US10062663B2 (en) Semiconductor assembly with built-in stiffener and integrated dual routing circuitries and method of making the same
US20150115433A1 (en) Semiconducor device and method of manufacturing the same
US20160174365A1 (en) Wiring board with dual wiring structures integrated together and method of making the same
US10199321B2 (en) Interconnect substrate having cavity for stackable semiconductor assembly, manufacturing method thereof and vertically stacked semiconductor assembly using the same
CN104039070A (zh) 具有内建散热座及增层电路的散热增益型线路板
US20170194300A1 (en) Thermally enhanced semiconductor assembly with three dimensional integration and method of making the same
CN103094244A (zh) 嵌埋穿孔中介层的封装基板及其制法
TW201250961A (en) Chip-scale package structure
CN102693955B (zh) 封装载板及其制造方法
US20180261535A1 (en) Method of making wiring board with dual routing circuitries integrated with leadframe
US10217710B2 (en) Wiring board with embedded component and integrated stiffener, method of making the same and face-to-face semiconductor assembly using the same
US20150223330A1 (en) Wiring substrate, semiconductor device, method of manufacturing wiring substrate, and method of manufacturing semiconductor device
CN105097760A (zh) 半导体封装件及其制法与承载结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant