CN102377501A - 上行组包装置 - Google Patents

上行组包装置 Download PDF

Info

Publication number
CN102377501A
CN102377501A CN2010102523335A CN201010252333A CN102377501A CN 102377501 A CN102377501 A CN 102377501A CN 2010102523335 A CN2010102523335 A CN 2010102523335A CN 201010252333 A CN201010252333 A CN 201010252333A CN 102377501 A CN102377501 A CN 102377501A
Authority
CN
China
Prior art keywords
frame
module
buffer memory
external memory
group
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2010102523335A
Other languages
English (en)
Inventor
谢沧海
曹庆华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CIG ZHEJIANG Co.,Ltd.
CIG Shanghai Co Ltd
Original Assignee
CAMBRIDGE NETWORK EQUIPMENT (SHANGHAI) Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CAMBRIDGE NETWORK EQUIPMENT (SHANGHAI) Co Ltd filed Critical CAMBRIDGE NETWORK EQUIPMENT (SHANGHAI) Co Ltd
Priority to CN2010102523335A priority Critical patent/CN102377501A/zh
Publication of CN102377501A publication Critical patent/CN102377501A/zh
Pending legal-status Critical Current

Links

Images

Abstract

本发明公开了一种上行组包装置，包括帧同步接收模块，帧解析及存储模块，外部存储器和以太网组包模块，该上行组包装置的外部存储器与以太网组包模块之间还包括：一缓存，用于存储该外部存储器的网络数据的数据帧；以及一缓存控制模块，用于控制该网络数据的数据帧写入该缓存，以及发送该数据帧到该以太网组包电路。其中该数据帧是由该帧同步接收模块、帧解析及存储模块处理并存储到该外部存储器，可以有效地减少从外部存储器中对相同的数据帧的重复读取次数，提高了系统中对外部存储器的读写效率。由于该外部存储器为系统中上行，下行各电路共用的共享存储器，包括以太网组包模块都需要从中读取有关数据，因此使用此方法能有效节省读写带宽。

Description

上行组包装置
技术领域
本发明涉及一种上行组包装置，特别是涉及一种E1上行电路的数据组包装置。
背景技术
在TDM(时分复用)语音信号中，成帧的E1(欧洲的30路脉码调制)数据由每32个字节组成，一个数据帧分成32个时隙，除第一个时隙为同步信号外，其余31个时隙可以分为31路独立的信号流，不同路的信号流需要从中抽取出来，组成不同的报文分别发送到指定的对端。
现有技术中，组包电路需要从外部存储器3顺序读出一定数量(设为N)的数据帧，每读出一个数据帧，组包电路就会从中抽取这几个时隙的字节，然后再读出下一个数据帧进行相同的操作，直到N个数据帧全都操作完成以组成新的报文，如图1所示，其中当需要某一个时隙或某几个时隙组成一路信号流时，111、112、113三路信号流，分别读取占用了外部存储器3中FrameN+2的全部时隙2中的时隙1、5、6、15、29和时隙2、3、11、13、28和时隙10、20、31。
因此在现有技术中，如果数据帧中同时存在多路有效信号流，那么此数据帧就需要被重复从外部存储器读取多次，并分别抽取相应的字节，组成各路信号流的报文。
这种情况会导致电路重复从外部存储器读取相同的数据帧，从而导致一部分数据帧长时间占据外部存储器的容量，又因为外部存储器为系统共享，多次重复读取相同的数据将导致系统对外部存储器的读写带宽无谓地浪费，使得系统中其他模块有可能无法及时有效地对外部存储器进行读写，从而降低了读写外部存储器的效率，因而导致了读写外部存储器的瓶颈。
发明内容
本发明要解决的技术问题是为了克服现有技术中相同的数据帧被多次重复读取，从而降低了读写外部存储器的效率，因而导致了读写外部存储器的瓶颈的缺陷，提供一种提高读写外部存储器的效率上行组包装置。
本发明是通过下述技术方案来解决上述技术问题的：
一种上行组包装置，包括依次电连接的一帧同步接收模块，一帧解析及存储模块，一外部存储器和一以太网组包模块，其特点在于，该上行组包装置的外部存储器与以太网组包模块之间还包括：
一缓存，用于存储该外部存储器的网络数据的数据帧；以及，
一缓存控制模块，用于控制该网络数据的数据帧写入该缓存，以及发送该数据帧到该以太网组包电路，其中该数据帧是由该帧同步接收模块、帧解析及存储模块处理并存储到该外部存储器。
较佳地，该缓存控制模块与该帧解析及存储模块电连接，该缓存控制模块还用于检测该帧解析及存储模块是否对该外部存储器中写出数据帧。
较佳地，该外部存储器与该缓存电连接，该外部存储器用于将该网络数据的数据帧发送至该缓存中。
较佳地，该以太网组包模块与该缓存电连接，该以太网组包模块用于从该缓存中读出数据帧。
较佳地，该缓存控制模块还与该以太网组包模块连接，该缓存控制模块还用于控制该以太网组包模块从该缓存中读出数据帧。
较佳地，该缓存为FIFO。
较佳地，该上行组包装置还包括一E1接口，其中该帧同步接收模块与该E1接口连接。
较佳地，该外部存储器为RAM。
本发明的积极进步效果在于：
可以有效地减少从外部存储器中对相同的数据帧的重复读取次数，使得系统中其他模块可以更加有效的对外部存储器进行读写，从而提高了系统中对外部存储器的读写效率。
附图说明
图1为现有技术的数据组包示意图。
图2为本发明的较佳实施例的电路结构框图。
图3为本发明读取相同长度数据帧的较佳实施例的数据组包示意图。
图4为本发明读取不同长度数据帧的较佳实施例的数据组包示意图。
图5为本发明读取不同起始帧的数据帧较佳实施例的数据组包示意图。
具体实施方式
下面结合附图给出本发明较佳实施例，以详细说明本发明的技术方案。
图2为本发明的上行组包装置的较佳实施例的电路结构框图，如图2所示，该上行组包装置包括一E1接口1、一帧同步接受模块2、一帧解析及存储模块5、一外部存储器3、一缓存4、一缓存控制模块6以及一以太网组包模块7。其中该E1接口1、帧同步接受模块2、帧解析及存储模块5、外部存储器3以及以太网组包模块7都为本领域技术人员所公知的，其中该E1接口1接受成帧的E1数据，并发送到帧同步接受模块2，该帧同步接受模块2对接收到的E1数据进行同步，并将同步后的E1数据发送至帧解析及存储模块5，该帧解析及存储模块5对E1帧进行解析，并将解析后数据写入外部存储器3同时发送控制信号给缓存控制模块6，在本实施例中，优选的采用RAM(随机存储器)作为该上行组包装置的外部存储器3。在该缓存控制模块6检测到该帧解析及存储模块5已写入数据帧至该外部存储器3后，控制缓存4从外部存储器3中读取E1帧并发送控制信号至以太网组包模块7，在本实施例中，该缓存4优选的采用FIFO(先入先出存储器)。该以太网组包模块7在接收到来自缓存控制模块6的控制信号后，从缓存4中读取E1帧，并组包该E1帧成相应的信号流。
该上行组包装置的组包机理的实施例如图3、4和5所示。其中图1所示的上行组包装置的组包机理的实施例中，在成帧的E1数据被写入外部存储器3a后，该外部存储器中3a具有从FrameN-4到FrameN+3共8个连续的E1数据帧，当设定为每4个数据帧中的信号组成一个报文发送时，缓存4a从外部存储器3a中读取4个数据帧，如图3所示，缓存4a读入了FrameN到FrameN+3这4个连续的E1数据帧，此后，各个信号流111a、112a、113a分别从缓存的地址0开始读入4个连续的E1数据帧，并从中抽取相应的时隙进行组包。
如图4所示的上行组包装置的组包机理的实施例中，在成帧的E1数据被写入外部存储器3b后，该外部存储器中具有从FrameN-4到FrameN+5共10个连续的E1数据帧，其中信号流111b和112b设定为每4个数据帧中的信号组成一个报文发送，信号流113b设定为每6个数据帧中的信号组成一个报文发送时，缓存4b从外部存储器3b中读取6个数据帧，如图4所示，缓存读入了FrameN到FrameN+5这6个连续的E1数据帧，此后，信号流111b和112b分别从缓存的地址0开始读入4个连续的E1数据帧，并从中抽取相应的时隙进行组包，信号流113b从缓存的地址0开始读入6个连续的E1数据帧，并从中抽取相应的时隙进行一次组包。
如图5所示的上行组包装置的组包机理的实施例中，在成帧的E1数据被写入外部存储器3c后，该外部存储器中具有从FrameN-4到FrameN+5共10个连续的E1数据帧，在本实施例中采用的是循环写入的读取方法，即每次需要读入的数据帧不是从地址0开始，而是继续写在上一帧数据的下一个地址，所以每次缓存控制模块控制缓存4c从外部存储器3读入E1数据时，只对该缓存4c中最后一帧所在的地址指针5进行维护。此外各个信号流不断的检测该地址指针5，如果缓存4c中该地址指针5与信号流最后一次组包时读取的E1数据帧的地址指针之间的E1数据帧数目满足一次组包成为一个报文时，则该信号流进行一次组包，否则继续检测该地址指针5以及该地址指针5与信号流最后一次组包时读取的E1数据帧的地址指针之间的E1数据帧数目。图5中缓存4c不断的读入E1数据帧，该缓存的地址指针5不断的更新，同时信号流111c、112c和113c不断的检测该地址指针5、
当信号流111c检测到地址指针5指向地址M+a，并且信号流111c需要4帧的E1数据，并且该地址指针5与该信号流111c最后一次组包时读取的E1数据帧的地址M+7之间满足4帧的要求，即缓存4c已经读入了从FrameN到FrameN+3共4个连续的数据帧，所以信号流111c从该缓存4c中读取4个E1数据帧，并从中抽取相应的时隙进行一次组包。
当信号流112c检测到地址指针5指向地址M+b，并且信号流112c需要4帧的E1数据，并且该地址指针5与该信号流112c最后一次组包时读取的E1数据帧的地址M+8之间满足4帧的要求，即缓存4c已经读入了从FrameN+1到FrameN+4共4个连续的数据帧，所以信号流112c从该缓存4c中读取4个E1数据帧，并从中抽取相应的时隙进行一次组包。
当信号流113c检测到地址指针5指向地址M+c，并且信号流113c需要7帧的E1数据，并且该地址指针5与该信号流113c最后一次组包时读取的E1数据帧的地址M+6之间满足7帧的要求，即缓存4c已经读入了从FrameN-1到FrameN+5共7个连续的数据帧，所以信号流113c从该缓存4c中读取7个E1数据帧，并从中抽取相应的时隙进行了一次组包。
如上所述，当E1数据经过同步并写入外部存储器3后，组包电路不管数据帧的各时隙分成多少路信号流，每个数据帧只需要从外部存储器3读取一次，即可满足操作要求。可以最大程度上地减少从外部存储器3中对相同的数据帧的重复读取次数，提高了系统中对外部存储器3的读写效率。
同理，此方法可扩展到多路E1输入，内部复用后一路或多路以太网输出的上行组包电路。
虽然以上描述了本发明的具体实施方式，但是本领域的技术人员应当理解，这些仅是举例说明，本发明的保护范围是由所附权利要求书限定的。本领域的技术人员在不背离本发明的原理和实质的前提下，可以对这些实施方式做出多种变更或修改，但这些变更和修改均落入本发明的保护范围。

Claims (8)

1.一种上行组包装置，包括依次电连接的一帧同步接收模块，一帧解析及存储模块，一外部存储器和一以太网组包模块，其特征在于，该上行组包装置的外部存储器与以太网组包模块之间还包括：
一缓存，用于存储该外部存储器的网络数据的数据帧；以及，
一缓存控制模块，用于控制该网络数据的数据帧写入该缓存，以及发送该数据帧到该以太网组包电路，其中该数据帧是由该帧同步接收模块、帧解析及存储模块处理并存储到该外部存储器。
2.如权利要求1所述的上行组包装置，其特征在于，该缓存控制模块与该帧解析及存储模块电连接，该缓存控制模块还用于检测该帧解析及存储模块是否对该外部存储器中写出数据帧。
3.如权利要求1所述的上行组包装置，其特征在于，该外部存储器与该缓存电连接，该外部存储器用于将该网络数据的数据帧发送至该缓存中。
4.如权利要求1所述的上行组包装置，其特征在于，该以太网组包模块与该缓存电连接，该以太网组包模块用于从该缓存中读出数据帧。
5.如权利要求1所述的上行组包装置，其特征在于，该缓存控制模块还与该以太网组包模块连接，该缓存控制模块还用于控制该以太网组包模块从该缓存中读出数据帧。
6.如权利要求1所述的上行组包装置，其特征在于，该缓存为FIFO。
7.如权利要求1所述的上行组包装置，其特征在于，该上行组包装置还包括一E1接口，其中该帧同步接收模块与该E1接口连接。
8.如权利要求1-7中任意一项所述的上行组包装置，其特征在于，该外部存储器为RAM。
CN2010102523335A 2010-08-13 2010-08-13 上行组包装置 Pending CN102377501A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2010102523335A CN102377501A (zh) 2010-08-13 2010-08-13 上行组包装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2010102523335A CN102377501A (zh) 2010-08-13 2010-08-13 上行组包装置

Publications (1)

Publication Number Publication Date
CN102377501A true CN102377501A (zh) 2012-03-14

Family

ID=45795555

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010102523335A Pending CN102377501A (zh) 2010-08-13 2010-08-13 上行组包装置

Country Status (1)

Country Link
CN (1) CN102377501A (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1719945A (zh) * 2004-07-06 2006-01-11 华为技术有限公司 在帧结构上实现时分复用交换的电路及其交换方法
CN1738224A (zh) * 2004-08-19 2006-02-22 华为技术有限公司 Tdm数据与帧格式转换的电路及方法、传输交换系统及方法
CN1764182A (zh) * 2004-10-22 2006-04-26 华为技术有限公司 一种多协议处理芯片及多协议处理装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1719945A (zh) * 2004-07-06 2006-01-11 华为技术有限公司 在帧结构上实现时分复用交换的电路及其交换方法
CN1738224A (zh) * 2004-08-19 2006-02-22 华为技术有限公司 Tdm数据与帧格式转换的电路及方法、传输交换系统及方法
CN1764182A (zh) * 2004-10-22 2006-04-26 华为技术有限公司 一种多协议处理芯片及多协议处理装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
梅鲁海: "基于MPC8260的HDLC转TDM的多路复用器设计", 《计算机系统应用》 *

Similar Documents

Publication Publication Date Title
CN102684976B (zh) 一种基于ddr sdram进行数据读写的方法、装置及系统
US5517505A (en) Synchronization method and apparatus for a wireless packet network
US5475681A (en) Wireless in-building telecommunications system for voice and data communications
CN103714038B (zh) 一种数据处理方法和装置
CN110896431B (zh) 一种无压缩高清视频传输方法和系统
CN102377678A (zh) 一种数据传输处理方法及装置
CN103516627B (zh) 多芯片通信中数据包发送、接收的方法和装置
CN102932265B (zh) 数据缓存管理装置和方法
CN101930709A (zh) 一种led显示屏的数据传输方法
CN113794849B (zh) 用于图像数据同步的装置、方法及图像采集系统
EP2320585B1 (en) Method and apparatus for improving the effect of the synchronous digital hierarchy virtual concatenation delay compensation buffer
CN102377501A (zh) 上行组包装置
CN103442091A (zh) 一种数据传输方法及装置
CN102571535B (zh) 一种数据延迟装置、方法及通信系统
CN111679998B (zh) 多芯片系统及其数据传输方法
CN100563378C (zh) 在帧结构上实现时分复用交换的电路及其交换方法
CN111355914B (zh) 一种视频制式信号生成装置和方法
CN101141473B (zh) 物理层与媒体访问控制层之间的复用传输装置与方法
US7324564B2 (en) Transmitting odd-sized packets over a double data rate link
CN101021846A (zh) 一种不定帧长结构数据流的存储方法
CN103500564B (zh) 图像显示控制装置、方法和图像显示系统
US20090289947A1 (en) System and method for processing data sent from a graphic engine
CN103731225A (zh) 一种数据传输方法和装置
JP2009218778A (ja) パケット伝送システム
CN104281546A (zh) 无线通信装置及方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: ZHEJIANG JIANQIAO ELECTRONIC TECHNOLOGY CO., LTD.

Effective date: 20130204

C41 Transfer of patent application or patent right or utility model
C53 Correction of patent of invention or patent application
CB02 Change of applicant information

Address after: 309 room 333, 200030 Hongqiao Road, Shanghai

Applicant after: CIG SHANGHAI Co.,Ltd.

Address before: 309 room 333, 200030 Hongqiao Road, Shanghai

Applicant before: Shanghai Cambridge science and Technology Co.,Ltd.

Address after: 309 room 333, 200030 Hongqiao Road, Shanghai

Applicant after: Shanghai Cambridge science and Technology Co.,Ltd.

Address before: 309 room 333, 200030 Hongqiao Road, Shanghai

Applicant before: Xinqiao network equipment (Shanghai) Co.,Ltd.

COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 200030 XUHUI, SHANGHAI TO: 200233 XUHUI, SHANGHAI

Free format text: CORRECT: APPLICANT; FROM: CAMBRIDGE NETWORK EQUIPMENT (SHANGHAI) CO., LTD. TO: SHANGHAI CAMBRIDGE INDUSTRIES GROUP

TA01 Transfer of patent application right

Effective date of registration: 20130204

Address after: 200233, 23 building, Qi Qi building, 889 Yishan Road, Shanghai

Applicant after: CIG SHANGHAI Co.,Ltd.

Applicant after: CIG ZHEJIANG Co.,Ltd.

Address before: 309 room 333, 200030 Hongqiao Road, Shanghai

Applicant before: CIG SHANGHAI Co.,Ltd.

C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20120314