CN1764182A - 一种多协议处理芯片及多协议处理装置 - Google Patents
一种多协议处理芯片及多协议处理装置 Download PDFInfo
- Publication number
- CN1764182A CN1764182A CN 200410087828 CN200410087828A CN1764182A CN 1764182 A CN1764182 A CN 1764182A CN 200410087828 CN200410087828 CN 200410087828 CN 200410087828 A CN200410087828 A CN 200410087828A CN 1764182 A CN1764182 A CN 1764182A
- Authority
- CN
- China
- Prior art keywords
- module
- chip
- protocol
- physical
- interface module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Communication Control (AREA)
Abstract
本发明涉及一种多协议处理芯片及多协议处理装置，解决了数据通信领域中因多个芯片实现多业务造成资源浪费和高成本的问题。该多协议处理芯片包括：多个物理层芯片接口模块、与相应的物理层芯片接口模块相连的多个协议处理模块、与协议处理模块相连的缓存模块、与缓存模块相连的直接存储器访问模块以及与访问模块连接的微处理器接口模块。该多协议处理芯片应用于多协议处理装置中时，连接于多个物理层芯片和微处理器之间，实现了通过共用一个数据链路层多协议处理芯片，同时完成多种路由器业务的数据链路层协议处理功能。
Description
技术领域
本发明涉及数据通信领域，尤其涉及一种多协议处理芯片及多协议处理装置。
背景技术
在数据通信领域，路由器通常包括微处理器、数据链路层协议处理芯片、物理层芯片等。路由器可以支持多种业务，常见的有：以太网业务、非对称数字用户环路(ADSL)业务、E1业务、同异步串口业务。路由器的各个业务分别由对应的芯片实现，一种芯片支持一种对应的业务处理。路由器如果同时支持多个业务，需要多种对应的业务处理芯片支持。
目前，路由器对业务的支持多采用单芯片方案和多芯片方案。
单芯片方案为：如图1所示，单个数据链路层协议处理芯片来完成单个协议处理功能。其中，物理层芯片可以是：实现以太网业务处理功能的以太网协议处理芯片(如Intel公司的82559芯片)；实现ADSL业务处理功能的ADSL协议处理芯片(如美国Conexant公司的BT8236芯片)；实现E1业务处理功能的E1协议处理芯片(如美国Conexant公司的BT8471芯片)或实现同异步串口业务处理功能的同异步串口协议处理芯片(如美国Intel公司的CD2431芯片)。
单芯片方案的缺点是：只能实现单一业务的处理，无法实现多个业务同时处理的功能。
多芯片方案为：如图2所示，路由器同时处理以太网、ADSL、E1、同异步串口等四种业务时，需要四种协议处理芯片和一种微处理器总线连接桥片。
多芯片方案的缺点是：
首先，多个芯片方案的每块芯片均有各自的数据处理通路，包括数据缓存、数据搬移和微处理器接口。无法进行多业务处理的资源共享，容易造成资源的浪费。
其次，多芯片方案在处理以上四种业务时，需要四种链路层协议处理芯片和一种微处理器总线桥片，因而导致制造成本很高。
发明内容
本发明的目的在于针对现有技术的不足，提供一种多协议处理芯片及多协议处理装置，以解决现有技术中需要多芯片支持多种业务而存在资源浪费和高成本的问题。
实现本发明的技术方案如下：
一种多协议处理芯片，包括：
至少两个物理层芯片接口模块，用于连接不同类型的物理层芯片；
至少两个协议处理模块，分别与相应物理层芯片接口模块连接；
缓存模块，与各协议处理模块连接；
直接存储器访问模块，与所述缓存模块连接；
微处理器接口模块，与所述直接存储器访问模块连接。
所述至少两个接口模块为以太网接口模块、ADSL接口模块、E1时分复用接口模块和同异步串口模块中的至少两种。
所述缓存模块是具有一个以上通道的先入先出缓存，该缓存模块与协议处理模块和直接存储器模块之间均有仲裁逻辑。
一种多协议处理装置，包括：微处理器，至少两个不同类型的物理层芯片，以及连接于各物理层芯片和微处理器之间的多协议处理芯片，该芯片用于完成所述至少两个物理层芯片所对应的多种路由器业务的链路层协议处理功能。
本发明与现有技术相比，有以下优点：
1、采用一个数据链路层多协议处理芯片可以同时完成以太网、ADSL、E1、同异步串口中两种或两种以上路由器业务的数据链路层协议处理功能，因而其功能丰富。
2、本发明提供的多协议处理芯片处理多种路由器业务的数据链路层协议时共用一套缓存(FIFO)、直接存储器访问(DMA)和微处理器接口(MPI)构成的数据通道，因而减少了芯片数量，有效防止了资源浪费。
3、本发明采用单芯片实现多种业务处理，有效降低了制造成本。
附图说明
图1是现有技术单芯片单业务应用处理装置的结构示意图；
图2是现有技术多芯片多业务应用处理装置的结构示意图；
图3是本发明多协议处理芯片的体系结构示意图；
图4是本发明实现四种业务处理功能的多协议处理芯片的结构示意图；
图5是本发明单芯片多业务应用处理装置的结构示意图。
具体实施方式
本发明提供的多协议处理芯片为了实现单芯片处理多种业务的功能，必须包括至少两个物理层芯片接口模块和至少两个协议处理模块。如图3所示，彼此相连的物理层芯片接口模块1和协议处理模块1与缓存模块的一个输入端相连，彼此相连的物理层芯片接口模块2和协议处理模块2与缓存模块的另一个输入端相连，直接存储器访问模块与缓存模块的输出端相连，微处理器接口模块与直接存储器访问模块相连。
为了具体说明本方案，本实施例提供一种优选的数据链路层多协议处理芯片，该芯片具有同时处理以太网、ADSL、E1、同异步串口四种路由器业务的能力。
如图4所示，该多协议处理芯片包括：四个物理层芯片接口模块、分别与各物理层芯片接口模块相连的四个协议处理模块、其输入端口分别与四个协议处理模块相连的先入先出缓存(FIFO)模块、与FIFO模块的输出端口相连的直接存储器访问(DMA)模块以及与DMA模块相连的微处理器接口(MPI)模块。
以太网接口(MII)模块和以太网协议处理(MAC)模块，共同完成以太网业务的数据链路层协议处理功能。其中，MII模块用于对芯片外部以太网接口信号和芯片内部数据信号进行格式转换；MAC模块用于处理以太网业务的数据链路层协议。
ADSL接口(UTOPIA)模块和ADSL信元分段和重组(SAR)模块，共同完成ADSL业务的数据链路层协议处理功能。其中，UTOPIA模块用于对芯片外部ADSL接口信号和芯片内部数据信号进行格式转换；SAR模块用于处理ADSL业务的数据链路层协议。
E1分时复用接口(TSI)模块和E1多通道高级数据链路层控制(High-levelData Link Control，HDLC协议)协议处理(MCH)模块，共同完成E1业务的数据链路层协议处理功能。其中，TSI模块用于对芯片外部E1时分复用信号和芯片内部数据信号进行格式转换；MCH模块用于处理E1业务的数据链路层协议。
同异步串口接口(SASI)模块和同异步串口协议处理(SAPP)模块，共同完成同异步串口的数据链路层协议处理功能。其中，SASI模块用于对芯片外部同异步串口信号和芯片内部数据信号进行格式转换；SAPP模块用于处理同异步串口业务的数据链路层协议。
依次连接的FIFO模块、DMA模块、MPI模块是四种业务处理共同使用的数据通路。本发明通过共用多协议处理芯片内部的一套FIFO、DMA、MPI数据通道，同时完成以太网、ADSL、E1、同异步串口等四种路由器业务的数据链路层协议处理功能。
其中：
FIFO模块用于完成四种业务数据的缓存功能。
DMA模块用于完成数据的读写功能，其处于工作状态是能将FIFO缓存中的数据读出，再通过MPI接口，直接写入到芯片外部存储器中；或者通过MPI接口，直接将芯片外部存储器中数据读出，再写入到FIFO的缓存中。
MPI模块用于完成芯片内部数据信号和芯片外部微处理器信号的格式转换功能。
在多协议处理芯片中，多个需要传输给CPU的协议数据、业务数据如何进行排序、调度的功能实现，主要在于FIFO模块的设计。因此本发明中的FIFO模块不是通常的一个通道的先入先出的缓存，而是多通道的缓存模块。该FIFO虽然由一块RAM组成，但FIFO控制器逻辑对RAM是可编程分组，软件可以将FIFO配置成的多个小FIFO，每个小FIFO对应一组协议数据的缓存。同时在FIFO模块和多个协议处理模块之间有仲裁逻辑，该仲裁逻辑集成在FIFO控制器中，可以决定哪个协议业务的数据进入相应的小FIFO缓存。在FIFO模块和DMA模块之间也有一个仲裁逻辑，该仲裁逻辑同样集成在FIFO控制器中，可以决定哪个协议业务的数据从相应的小FIFO缓存中取出，送给CPU进行处理。
在接收方向，从物理层芯片接口模块接收到数据，经过协议处理后，放在FIFO缓冲中，再由DMA通过微处理器接口将数据传输到芯片外部的存储器中。在发送方向，DMA从芯片外部的存储器中将要发送的数据取出，放在芯片内部的FIFO中，数据在FIFO缓冲输出后，经过协议处理后，从物理层芯片接口模块发送出去。
为了更清晰的描述多协议处理芯片在数据通信领域的应用，本发明还提供了一种包含上述多协议处理芯片的多协议处理装置。如图5所示，该多协议处理装置包括：以太网、ADSL、E1、同异步串口等四个物理层芯片、数据链路层多协议处理芯片以及微处理器。其中：以太物理层芯片与数据链路层多协议处理芯片内部的MII接口模块相连，ADSL物理层芯片与MAC接口模块相连，E1物理层芯片与TSI接口模块相连，同异步串口物理层芯片与SASI接口模块相连；微处理器与数据链路层多协议处理芯片的MPI接口模块相连。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。
Claims (8)
1、一种多协议处理芯片，其特征在于，该芯片包括：
至少两个物理层芯片接口模块，用于连接不同类型的物理层芯片；
至少两个协议处理模块，分别与对应的物理层芯片接口模块连接；
缓存模块，与各协议处理模块连接；
直接存储器访问模块，与所述缓存模块连接；
微处理器接口模块，与所述直接存储器访问模块连接。
2、如权利要求1所述的芯片，其特征在于，所述至少两个物理层芯片接口模块为以太网接口模块、ADSL接口模块、E1时分复用接口模块和同异步串口模块中的至少两种。
3、如权利要求2所述的芯片，其特征在于，所述物理层芯片接口模块包括以太网接口模块时，所述协议处理模块则包括与其对应的以太网协议处理模块。
4、如权利要求2所述的芯片，其特征在于，所述物理层芯片接口模块包括ADSL接口模块时，所述协议处理模块则包括与其对应的信元分段和重组模块。
5、如权利要求2所述的芯片，其特征在于，所述物理层芯片接口模块包括E1时分复用接口模块时，所述协议处理模块则包括与其对应的E1多通道高级数据链路层控制(HDLC)协议处理模块。
6、如权利要求2所述的芯片，其特征在于，所述物理层芯片接口模块包括同异步串口模块时，所述协议处理模块则包括与其对应的同异步串口协议处理模块。
7、如权利要求1至6任一项所述的芯片，其特征在于，所述缓存模块为具有一个以上通道的先入先出缓存，该缓存模块与协议处理模块和直接存储器模块之间具有仲裁逻辑。
8、一种多协议处理装置，包括微处理器，以及至少两个不同类型的物理层芯片；其特征在于该多协议处理装置还包括一个如权利要求1所述的多协议处理芯片，该多协议处理芯片连接于所述物理层芯片和微处理器之间，用于完成所述物理层芯片对应的路由器业务的链路层协议处理功能。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 200410087828 CN1764182A (zh) | 2004-10-22 | 2004-10-22 | 一种多协议处理芯片及多协议处理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 200410087828 CN1764182A (zh) | 2004-10-22 | 2004-10-22 | 一种多协议处理芯片及多协议处理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN1764182A true CN1764182A (zh) | 2006-04-26 |
Family
ID=36748126
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 200410087828 Pending CN1764182A (zh) | 2004-10-22 | 2004-10-22 | 一种多协议处理芯片及多协议处理装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN1764182A (zh) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101132283B (zh) * | 2007-08-27 | 2010-04-14 | 杭州华三通信技术有限公司 | 一种以太网帧结束标志处理方法及设备 |
| CN101827105A (zh) * | 2010-05-03 | 2010-09-08 | 北京大学 | 一种协议处理器设计的优化方法 |
| CN101917323A (zh) * | 2010-09-13 | 2010-12-15 | 深圳市华力特电气股份有限公司 | 一种数据发送方法及装置 |
| CN101593167B (zh) * | 2008-05-26 | 2011-04-27 | 联想(北京)有限公司 | 片上系统的桥接装置及方法 |
| CN102377501A (zh) * | 2010-08-13 | 2012-03-14 | 新峤网络设备(上海)有限公司 | 上行组包装置 |
| CN105959229A (zh) * | 2016-04-22 | 2016-09-21 | 深圳市延翼通电子有限公司 | 一种具有多种协议转换功能的路由器 |
| CN106339742A (zh) * | 2015-07-15 | 2017-01-18 | 上海华虹集成电路有限责任公司 | 双协议电子标签设计方法及电子标签 |
| CN106933769A (zh) * | 2015-12-30 | 2017-07-07 | 南车株洲电力机车研究所有限公司 | 一种用于列车串行通信链路层的配置装置和方法 |
| US10243876B2 (en) | 2014-04-30 | 2019-03-26 | Sanechips Technology Co., Ltd. | Chip-based data transmission method, device and system, and computer storage medium |
| CN110769125A (zh) * | 2019-10-29 | 2020-02-07 | 江苏微锐超算科技有限公司 | 一种适用于处理芯片的通信协议选择方法及装置 |
| CN113342733A (zh) * | 2021-06-07 | 2021-09-03 | 宁波菲仕技术股份有限公司 | EthPMC协议处理器及其处理方法 |
-
2004
- 2004-10-22 CN CN 200410087828 patent/CN1764182A/zh active Pending
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101132283B (zh) * | 2007-08-27 | 2010-04-14 | 杭州华三通信技术有限公司 | 一种以太网帧结束标志处理方法及设备 |
| CN101593167B (zh) * | 2008-05-26 | 2011-04-27 | 联想(北京)有限公司 | 片上系统的桥接装置及方法 |
| CN101827105A (zh) * | 2010-05-03 | 2010-09-08 | 北京大学 | 一种协议处理器设计的优化方法 |
| CN101827105B (zh) * | 2010-05-03 | 2013-02-06 | 北京大学 | 一种协议处理器设计的优化方法 |
| CN102377501A (zh) * | 2010-08-13 | 2012-03-14 | 新峤网络设备(上海)有限公司 | 上行组包装置 |
| CN101917323A (zh) * | 2010-09-13 | 2010-12-15 | 深圳市华力特电气股份有限公司 | 一种数据发送方法及装置 |
| US10243876B2 (en) | 2014-04-30 | 2019-03-26 | Sanechips Technology Co., Ltd. | Chip-based data transmission method, device and system, and computer storage medium |
| CN106339742A (zh) * | 2015-07-15 | 2017-01-18 | 上海华虹集成电路有限责任公司 | 双协议电子标签设计方法及电子标签 |
| CN106933769A (zh) * | 2015-12-30 | 2017-07-07 | 南车株洲电力机车研究所有限公司 | 一种用于列车串行通信链路层的配置装置和方法 |
| CN105959229A (zh) * | 2016-04-22 | 2016-09-21 | 深圳市延翼通电子有限公司 | 一种具有多种协议转换功能的路由器 |
| CN105959229B (zh) * | 2016-04-22 | 2019-01-04 | 叶欣泉 | 一种具有多种协议转换功能的路由器 |
| CN110769125A (zh) * | 2019-10-29 | 2020-02-07 | 江苏微锐超算科技有限公司 | 一种适用于处理芯片的通信协议选择方法及装置 |
| CN113342733A (zh) * | 2021-06-07 | 2021-09-03 | 宁波菲仕技术股份有限公司 | EthPMC协议处理器及其处理方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1146192C (zh) | 以太网交换芯片输出队列管理调度方法和装置 | |
| US8036243B2 (en) | Single chip protocol converter | |
| CN1109231A (zh) | 临时存储数据包的方法和设备以及使用该设备的交换机 | |
| CN1764182A (zh) | 一种多协议处理芯片及多协议处理装置 | |
| CN1267418A (zh) | 连网系统 | |
| JPH0748745B2 (ja) | アダプタ間のパケツト転送方法、競合解消装置、及びトークン・リング装置 | |
| EP1045558A2 (en) | Very wide memory TDM switching system | |
| CN1579075A (zh) | 将分组流有序动态分布到网络处理机上的方法和系统 | |
| CN1295633C (zh) | 一种多cpu通信的方法 | |
| CN1677982A (zh) | 虚拟局域网标识的可个别地编程的最高有效位 | |
| CN1529256A (zh) | 基于双环形队列、非中断式pci通信方法 | |
| CN1826768A (zh) | 利用动态资源分配进行的大规模排队的可扩展方法 | |
| CN1120652C (zh) | 2n×n多路交换机 | |
| CN1293739C (zh) | 高速数据链路控制协议发送处理模块及其数据处理方法 | |
| CN1450767A (zh) | 一种数据包转发控制装置和方法 | |
| CN1622069A (zh) | 实现多个主动装置对单一总线上从动装置进行存取的设备 | |
| CN100336340C (zh) | 传输设备多通道网管装置及方法 | |
| CN1275424C (zh) | 基于多通道化端口实现通道队列公平调度的装置及方法 | |
| CN1288876C (zh) | 基于动态包传输的动态随机存储器队列调度方法 | |
| CN1620063A (zh) | 计算机系统中的基于信用的流动控制的方法、系统和设备 | |
| CN1476212A (zh) | 一种实现同步数字体系上传送数据包的方法和装置 | |
| CN1466347A (zh) | 高速数据链路控制协议接收处理模块及其数据处理方法 | |
| CN1411217A (zh) | 利用缓存技术提高ip报文转发速度的方法 | |
| CN1149786C (zh) | 用户接入网维护与管理方法 | |
| CN1299477C (zh) | 在多层网络交换机中实现多路线速atm接口的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C12 | Rejection of a patent application after its publication | ||
| RJ01 | Rejection of invention patent application after publication |
Open date: 20060426 |