CN101593167B - 片上系统的桥接装置及方法 - Google Patents

片上系统的桥接装置及方法 Download PDF

Info

Publication number
CN101593167B
CN101593167B CN2008101125969A CN200810112596A CN101593167B CN 101593167 B CN101593167 B CN 101593167B CN 2008101125969 A CN2008101125969 A CN 2008101125969A CN 200810112596 A CN200810112596 A CN 200810112596A CN 101593167 B CN101593167 B CN 101593167B
Authority
CN
China
Prior art keywords
bus
kernel
protocol
data stream
interface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2008101125969A
Other languages
English (en)
Other versions
CN101593167A (zh
Inventor
温天元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lenovo Beijing Ltd
Original Assignee
Lenovo Beijing Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lenovo Beijing Ltd filed Critical Lenovo Beijing Ltd
Priority to CN2008101125969A priority Critical patent/CN101593167B/zh
Publication of CN101593167A publication Critical patent/CN101593167A/zh
Application granted granted Critical
Publication of CN101593167B publication Critical patent/CN101593167B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Bus Control (AREA)

Abstract

本发明公开了片上系统的桥接装置及方法,该方法包括,根据总线协议、IP核接口协议和数据传输通道状态配置参数;接收来自第一IP核或总线的数据流,并根据第一IP核接口或总线协议和参数将该数据流构造为第一IP核接口或总线协议数据流;根据参数传输、缓存该第一IP核接口或总线协议数据流;根据第二总线、第二IP核接口协议和参数将第一IP核接口或总线协议数据流构造为第二IP核接口或总线协议数据流后发送给第二IP核或总线。通过本发明实现了多种微处理器与多种IP核之间高性能、高准确率的数据交互,有效地解决了片上系统设计中不同片上总线架构下的不同接口协议的IP核复用的问题。

Description

片上系统的桥接装置及方法
技术领域
本发明主要涉及集成电路设计领域,尤其涉及片上系统的桥接装置及方法。
背景技术
片上系统(SOC,System On a Chip)是指将处理器模块和具有其它功能的电子模块集成到一块集成电路芯片当中。片上系统中可以包括数字电路模块、模拟电路模块、混合信号电路模块。SOC芯片在运行过程中,其各模块的数据都需要通过数据总线进行交互。目前,工业界应用最广泛的总线和处理器的组合有两种,其中,一种由高级微控制器总线规范(AMBA,AdvancedMicrocontroller Bus Architecture)与Arm微处理器构成;另一种由扩展外设总线(EPB,External Peripheral Bus)和PowerPC微处理器构成。
知识产权(IP,Intellectual Property)核是一种具有特定功能、可被集成到片上系统的芯片模块,包括硬核和软核两种类型。在片上系统的设计过程中,往往需要将多个IP核集成到片上系统中,为了实现IP核与总线间的数据传输,就需要在IP核和总线间设计满足IP核和总线要求的接口协议,常用的两个接口协议包括:开放IP核协议(Open Intellectual Property Core Protocol)和虚拟接口插槽联盟(VSIA,Virtual Socket Interface Alliance)规范的虚拟元件接口(VCI,Virtual Component Interface)协议。
对于标准IP核来说,通常很难被复用到片上系统设计中,其原因在于,标准IP核所使用的接口协议无法兼容多种总线协议,而不同的片上系统设计往往根据项目的具体要求而采用不同的总线协议。因此,为了实现片上系统中处理器与IP核的数据传输,就需要针对不同设计,单独开发用于连接该处理器与IP核的接口电路。另外,对于单个IP核和多个处理器核的片上系统设计,例如,一个同时包括ARM微处理器和PowerPC微处理器的片上系统,如果要保证单个IP核既支持ARM微处理器又支持PowerPC微处理器,就需要分别开发两种独立的接口电路。另外,由于IP接口标准的多样性,对于存在多个IP核和多个处理器核的片上系统设计,为了保证多个IP核既支持ARM微处理器又支持PowerPC微处理器,就需要有针对性地分别开发多种接口电路。
发明内容
有鉴于此,本发明具体实施例的目的在于提供片上系统的桥接装置及方法,通过所述的片上系统的桥接装置及方法,达到实现多种IP核与多种总线之间的数据交互和片上系统设计中的IP核复用的目的。
本发明实施例提供了一种片上系统的桥接装置,包括:
参数配置模块,用于根据第一总线协议、第二总线协议、第一知识产权IP核接口协议、第二IP核接口协议和数据传输通道状态分别为第一总线、第二总线、第一IP核和第二IP核配置参数;
第一接口处理模块,用于接收来自所述第一IP核或所述第一总线的第一数据流,根据所述第一IP核接口协议或所述第一总线协议,并结合所述第一IP核或所述第一总线的参数将所述第一数据流构造为所述第一IP核接口协议数据流或所述第一总线协议数据流;
数据传输缓存模块,用于根据所述第一总线、所述第二总线、所述第一IP核和所述第二IP核的参数传输、缓存所述第一IP核接口协议数据流或所述第一总线协议数据流;
第二接口处理模块,用于根据所述第二IP核接口协议或所述第二总线协议,并结合所述第二IP核或所述第二总线的参数将所述第一IP核接口协议数据流或所述第一总线协议数据流构造为第二IP核接口协议数据流或第二总线协议数据流后,将所述第二IP核接口协议数据流或所述第二总线协议数据流发送给所述第二IP核或所述第二总线;
控制模块,用于根据所述第一总线、所述第二总线、所述第一IP核、所述第二IP核的参数控制所述第一接口处理模块、所述数据传输缓存模块和所述第二接口处理模块之间的数据交互。
按照本发明的一种特征,所述参数包括:
总线协议类型、总线接口数、IP核接口协议类型和IP核接口数。
按照本发明的另一种特征,所述总线协议类型包括:
高级微控制器总线AMBA协议和扩展外设总线EPB协议。
按照本发明的另一种特征,所述IP核接口协议类型包括:
开放IP核协议和虚拟元件接口协议。
本发明实施例还提供了一种片上系统的桥接方法,包括:
根据第一总线协议、第二总线协议、第一IP核接口协议、第二IP核接口协议和数据传输通道状态分别为第一总线、第二总线、第一IP核和第二IP核配置参数;
接收来自所述第一IP核或所述第一总线的第一数据流,根据所述第一IP核接口协议或所述第一总线协议,并结合所述第一IP核或所述第一总线的参数将所述第一数据流构造为所述第一IP核接口协议数据流或所述第一总线协议数据流;
根据所述第一总线、所述第二总线、所述第一IP核、所述第二IP核的参数传输、缓存所述第一IP核接口协议数据流或所述第一总线协议数据流;
根据所述第二IP核接口协议或所述第二总线协议,并结合所述第二IP核或所述第二总线的参数将所述第一IP核接口协议数据流或所述第一总线协议数据流构造为第二IP核接口协议数据流或第二总线协议数据流;
将所述第二IP核接口协议数据流或所述第二总线协议数据流发送给所述第二IP核或所述第二总线。
按照本发明的一种特征,所述参数包括:
所述总线协议类型和总线接口数。
按照本发明的另一种特征,所述参数还包括:
所述IP核接口协议类型和IP核接口数。
按照本发明的另一种特征,所述总线协议类型包括:
AMBA总线协议和EPB总线协议。
按照本发明的另一种特征,所述IP核接口协议类型包括:
开放IP核协议和虚拟元件接口协议。
本发明实施例还提供了提供了一种片上系统,包括:
第一总线、第二总线、第一IP核和第二IP核,其特征在于,还包括位于所述第一总线、所述第二总线、所述第一IP核和所述第二IP核之间的桥接装置,所述桥接装置包括:
参数配置模块,用于根据所述第一总线协议、所述第二总线协议、所述第一IP核接口协议、所述第二IP核接口协议和数据传输通道状态分别为所述第一总线、所述第二总线、所述第一IP核和所述第二IP核配置参数;
第一接口处理模块,用于接收来自所述第一IP核或所述第一总线的第一数据流,根据所述第一IP核接口协议或所述第一总线协议,并结合所述第一IP核或所述第一总线的参数将所述第一数据流构造为所述第一IP核接口协议数据流或所述第一总线协议数据流;
数据传输缓存模块,用于根据所述第一总线、所述第二总线、所述第一IP核和所述第二IP核的参数传输、缓存所述第一IP核接口协议数据流或所述第一总线协议数据流;
第二接口处理模块,用于根据所述第二IP核接口协议或所述第二总线协议,并结合所述第二IP核或所述第二总线的参数将所述第一IP核接口协议数据流或所述第一总线协议数据流构造为第二IP核接口协议数据流或第二总线协议数据流后,将所述第二IP核接口协议数据流或所述第二总线协议数据流发送给所述第二IP核或所述第二总线;
控制模块,用于根据所述第一总线、所述第二总线、所述第一IP核和所述第二IP核的参数控制所述第一接口处理模块、所述数据传输缓存模块和所述第二接口处理模块之间的数据交互。
本发明实施例具有以下有益效果:
本发明实施例所述的片上系统的桥接装置及方法,通过桥接装置对数据进行总线协议与IP核接口协议之间的处理,实现了多种IP核与多种总线之间的高性能、高准确率的数据交互,实现了多种微处理器与多种IP核之间高性能、高准确率的数据交互,有效地解决了片上系统设计中不同片上总线架构下的不同接口协议的IP核复用的问题,进而降低了片上系统的设计难度和制造成本。
附图说明
图1为本发明实施例中片上系统的桥接装置的结构图;
图2为本发明第一较佳具体实施例中片上系统的桥接装置的结构图;
图3为本发明第二较佳具体实施例中片上系统的桥接装置的结构图;
图4为本发明具体实施例中片上系统的从总线到IP核的数据交互过程中桥接方法的流程图;
图5为本发明具体实施例中片上系统的从IP核到总线的数据交互过程中桥接方法的流程图。
具体实施方式
下面结合附图详细描述本发明的具体实施例。
图1为本发明实施例中片上系统的桥接装置的结构图,图1中包括:AMBA总线101,EPB总线102,桥接装置103,支持OCP协议的IP核104和支持VCI协议的IP核105。
在从总线到IP核的数据交互过程中,AMBA总线101中的数据通过桥接装置103分别与支持OCP协议的IP核104、支持VCI协议的IP核105进行数据交互;EPB总线102中的数据通过桥接装置103分别与支持OCP协议的IP核104、支持VCI协议的IP核105进行数据交互。
在从IP核到总线的数据交互过程中,支持OCP协议的IP核104中的数据通过桥接装置103分别与AMBA总线101、EPB总线102进行数据交互;支持VCI协议的IP核105中的数据通过桥接装置103分别与AMBA总线101、EPB总线102进行数据交互。
图2为本发明第一较佳具体实施例中片上系统的桥接装置的结构图,图2中包括:AMBA总线101,EPB总线102,桥接装置200,支持OCP协议的IP核104和支持VCI协议的IP核105。
桥接装置200包括参数配置模块201、AMBA总线接口处理模块202、EPB总线接口处理模块203、数据传输缓存控制模块204、OCP协议接口处理模块205和VCI接口处理模块206,其中,
参数配置模块201,用于根据总线协议类型、IP核接口协议类型、传输通道状态、总线接口数和IP核接口数分别为AMBA总线101、EPB总线102、支持OCP协议的IP核104和支持VCI协议的IP核105配置系统参数,根据配置的系统参数控制AMBA总线接口处理模块202、EPB总线接口处理模块203、数据传输缓存控制模块204、OCP协议接口处理模块205和VCI接口处理模块206之间的数据交互。
系统参数包括:
总线协议类型、IP核接口协议类型、传输通道状态、总线接口数和IP核接口数,以及
数据宽度,二进制数据所占的位数。
地址宽度,存放二进制数据的地址所占的位数。
数据传输方式,如以字/半字/双字方式进行数据传输。
事务传输方式,如单一式(single)传输、突发式(burst)传输或分段式(split)传输。
数据对齐方式,如采用大头或者小头的数据对齐方式。
访问仲裁,赋予某一总线对某一IP核的访问权或者某一IP核对某一总线的访问权。例如,当AMBA总线和EPB总线同时发出访问某一IP核的请求时,需要参数配置模块201进行访问仲裁,确定由AMBA总线访问该IP核,还是由EPB总线访问该IP核。另外,当两个IP核同时发出访问AMBA总线的请求时,需要参数配置模块201进行访问仲裁,确定由第一IP核访问AMBA总线或EPB总线,还是由第二IP核访问AMBA总线或EPB总线。其中,第一、第二IP核可以同时属于支持OCP协议的IP核104或者同时属于支持VCI协议的IP核105,或者其中一个属于支持OCP协议的IP核104,另一个属于支持VCI协议的IP核105。
另外,参数配置模块201包括多个寄存器,通过该多个寄存器的部分寄存器或全部寄存器对系统参数进行配置。
AMBA总线接口处理模块202,用于接收来自AMBA总线101的数据流,根据AMBA总线协议和参数配置模块201配置的AMBA总线101的系统参数构造AMBA总线协议数据流。
AMBA总线规范是ARM公司设计的一种总线标准。在基于ARM微处理器内核的SOC设计中,AMBA总线规范已经成为现有的互联标准之一。AMBA规范中的先进高性能总线(AHB,Advanced High-performance Bus)是目前AMBA总线规范中较为常用的一种总线。
EPB总线接口处理模块203,用于接收来自EPB总线102的数据流,根据EPB总线协议和参数配置模块201配置的EPB总线102的系统参数构造EPB总线协议数据流。
EPB总线为与PowerPC微处理器相匹配的一种总线标准,EPB总线接口处理模块202使IP核能够通过EPB总线与PowerPC微处理器进行数据交互。当EPB总线与其它功能模块相连接时,EPB总线接口处理模块202使IP核能够通过EPB总线与其它功能模块进行数据交互。
数据传输缓存控制模块204,用于传输、缓存来自AMBA总线接口处理模块202的AMBA总线协议数据流或EPB总线接口处理模块203的EPB总线协议数据流。
OCP协议接口处理模块205,用于根据OCP协议和参数配置模块201配置的支持OCP协议的IP核104的系统参数将来自数据传输缓存控制模块204的协议数据流构造为OCP协议数据流后,发送给支持OCP协议的IP核104。
VCI接口处理模块206,用于根据VCI协议和参数配置模块201配置的支持VCI协议的IP核105的系统参数将来自数据传输缓存控制模块204的协议数据流构造为VCI协议数据流后,发送给支持VCI协议的IP核105。
图3为本发明第二较佳具体实施例中片上系统的桥接装置的结构图,图3中包括:AMBA总线101,EPB总线102,桥接装置300,支持OCP协议的IP核104和支持VCI协议的IP核105。
桥接装置300包括参数配置模块301、系统控制模块302、OCP协议接口处理模块303、VCI接口处理模块304、数据传输缓存模块305、AMBA总线接口处理模块306和EPB总线接口处理模块307,其中,
参数配置模块301,用于根据总线协议类型、IP核接口协议类型、传输通道、总线接口数和IP核接口数分别为AMBA总线101、EPB总线102、支持OCP协议的IP核104和支持VCI协议的IP核105配置系统参数。
系统参数包括:
总线协议类型、IP核接口协议类型、传输通道状态、总线接口数和IP核接口数,以及
数据宽度,二进制数据所占的位数。
地址宽度,存放二进制数据的地址所占的位数。
数据传输方式,如以字/半字/双字方式进行数据传输。
事务传输方式,如单一式(single)传输、突发式(burst)传输或分段式(split)传输。
数据对齐方式,如采用大头或者小头的数据对齐方式。
访问仲裁,赋予某一总线对某一IP核的访问权或者某一IP核对某一总线的访问权。
另外,参数配置模块301包括多个寄存器,通过该多个寄存器的部分寄存器或全部寄存器对系统参数进行配置。
系统控制模块302,用于根据配置的系统参数控制OCP协议接口处理模块303、VCI接口处理模块304、数据传输缓存模块305、AMBA总线接口处理模块306和EPB总线接口处理模块307之间的数据交互。
例如,当AMBA总线和EPB总线同时发出访问某一IP核的请求时,需要系统控制模块302根据参数配置模块301配置的系统参数进行访问仲裁,确定由AMBA总线访问该IP核,还是由EPB总线访问该IP核。另外,当两个IP核同时发出访问AMBA总线的请求时,需要系统控制模块302根据参数配置模块301配置的系统参数进行访问仲裁,确定由第一IP核访问AMBA总线或EPB总线,还是由第二IP核访问AMBA总线或EPB总线。其中,第一、第二IP核可以同时属于支持OCP协议的IP核104或者同时属于支持VCI协议的IP核105,或者其中一个属于支持OCP协议的IP核104,另一个属于支持VCI协议的IP核105。
OCP协议接口处理模块303,用于接收来自支持OCP协议的IP核104的数据流,根据OCP协议和参数配置模块301配置的支持OCP协议的IP核104的系统参数构造OCP协议数据流。
VCI接口处理模块304,用于接收来自支持VCI协议的IP核105的数据流,根据VCI协议和参数配置模块301配置的支持VCI协议的IP核105的系统参数构造VCI协议数据流。
数据传输缓存模块305,用于传输、缓存来自OCP协议接口处理模块303的OCP协议数据流或VCI接口处理模块304的VCI协议数据流。
AMBA总线接口处理模块306,用于根据AMBA总线协议和参数配置模块301配置的AMBA总线101的系统参数将来自数据传输缓存模块305的协议数据流构造为AMBA总线协议数据流后,发送给AMBA总线101。
EPB总线接口处理模块307,用于根据EPB总线协议和参数配置模块301配置的EPB总线102的系统参数将来自数据传输缓存模块305的协议数据流构造为EPB总线协议数据流后,发送给EPB总线102。
图4为本发明具体实施例中片上系统的从总线到IP核的数据交互过程中桥接方法的流程图,具体步骤如下:
步骤401,根据总线协议、IP核接口协议、传输通道状态、总线接口数和IP核接口数分别为AMBA总线、EPB总线、支持OCP协议的IP核和支持VCI协议的IP核配置系统参数,进入步骤402。
总线协议类型包括AMBA总线协议或EPB总线协议,IP核接口协议包括OCP协议或VCI协议。
系统参数包括:
总线协议类型、IP核接口协议类型、传输通道状态、总线接口数和IP核接口数,以及
数据宽度,二进制数据所占的位数。
地址宽度,存放二进制数据的地址所占的位数。
数据传输方式,如以字/半字/双字方式进行数据传输。
事务传输方式,如单一式(single)传输、突发式(burst)传输或分段式(split)传输。
数据对齐方式,如采用大头或者小头的数据对齐方式。
访问仲裁,赋予某一总线对某一IP核的访问权或者某一IP核对某一总线的访问权。
步骤402,接收来自AMBA总线或EPB总线的数据,根据AMBA总线协议或EPB总线协议,并结合配置的AMBA总线或EPB总线的系统参数构造AMBA总线协议数据流或EPB总线协议数据流,进入步骤403。
步骤403,根据配置的AMBA总线、EPB总线、支持OCP协议的IP核和支持VCI协议的IP核的系统参数传输、缓存AMBA总线协议数据流或EPB总线协议数据流,进入步骤404。
步骤404,根据OCP协议或VCI协议,并结合配置的支持OCP协议的IP核或支持VCI协议的IP核的系统参数将传输、缓存的协议数据流构造为OCP协议数据流或VCI协议数据流,进入步骤405。
步骤405,将OCP协议数据流或VCI协议数据流发送给相应的支持OCP协议的IP核或支持VCI协议的IP核。
图5为本发明具体实施例中片上系统的从IP核到总线的数据交互过程中桥接方法的流程图,具体步骤如下:
步骤501,根据IP核接口协议、总线协议、传输通道状态、总线接口数和IP核接口数分别为AMBA总线、EPB总线、支持OCP协议的IP核和支持VCI协议的IP核配置系统参数,进入步骤502。
IP核接口协议包括OCP协议数据或VCI协议,总线协议类型包括AMBA总线协议或EPB总线协议。
系统参数包括:
总线协议类型、IP核接口协议类型、传输通道状态、总线接口数和IP核接口数,以及
数据宽度,二进制数据所占的位数。
地址宽度,存放二进制数据的地址所占的位数。
数据传输方式,如以字/半字/双字方式进行数据传输。
事务传输方式,如单一式(single)传输、突发式(burst)传输或分段式(split)传输。
数据对齐方式,如采用大头或者小头的数据对齐方式。
访问仲裁,赋予某一总线对某一IP核的访问权或者某一IP核对某一总线的访问权。
步骤502,接收来自支持OCP协议的IP核或支持VCI协议的IP核的数据流,根据OCP协议或VCI协议,并结合配置的支持OCP协议的IP核或支持VCI协议的IP核的系统参数构造OCP协议数据流或VCI协议数据流,进入步骤503。
步骤503,根据配置的AMBA总线、EPB总线、支持OCP协议的IP核和支持VCI协议的IP核的系统参数传输、缓存OCP协议数据流或VCI协议数据流,进入步骤504。
步骤504,根据AMBA总线协议或EPB总线协议,并结合配置的AMBA总线或EPB总线的系统参数将传输或缓存的数据流构造为AMBA总线协议数据流或EPB总线协议数据流,进入步骤505。
步骤505,将AMBA总线协议数据流或EPB总线协议数据流发送给相对应的AMBA总线或EPB总线。
从上述的多个具体实施例可以看出,本发明提供的桥接装置和方法对数据进行总线协议与IP核接口协议之间的处理,不但能够实现多种IP核与多种总线之间的高性能、高准确率的数据交互,而且能够实现多种微处理器与多种IP核之间高性能、高准确率的数据交互,从而有效地解决了片上系统设计中不同片上总线架构下的不同接口协议的IP核复用的问题,进而降低了片上系统的设计难度和制造成本。
以上所述仅为本发明的较佳实施例而已,并不用以限制本发明,凡在本发明的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。

Claims (10)

1.一种片上系统的桥接装置,其特征在于,包括:
参数配置模块,用于根据第一总线协议、第二总线协议、第一知识产权IP核接口协议、第二IP核接口协议和数据传输通道状态分别为第一总线、第二总线、第一IP核和第二IP核配置参数;
第一接口处理模块,用于接收来自所述第一IP核或所述第一总线的第一数据流,根据所述第一IP核接口协议或所述第一总线协议,并结合所述第一IP核或所述第一总线的参数将所述第一数据流构造为所述第一IP核接口协议数据流或所述第一总线协议数据流;
数据传输缓存模块,用于根据所述第一总线、所述第二总线、所述第一IP核和所述第二IP核的参数传输、缓存所述第一IP核接口协议数据流或所述第一总线协议数据流;
第二接口处理模块,用于根据所述第二IP核接口协议或所述第二总线协议,并结合所述第二IP核或所述第二总线的参数将所述第一IP核接口协议数据流或所述第一总线协议数据流构造为第二IP核接口协议数据流或第二总线协议数据流后,将所述第二IP核接口协议数据流或所述第二总线协议数据流发送给所述第二IP核或所述第二总线;
系统控制模块,用于根据所述第一总线、所述第二总线、所述第一IP核、所述第二IP核的参数控制所述第一接口处理模块、所述数据传输缓存模块和所述第二接口处理模块之间的数据交互。
2.根据权利要求1所述的桥接装置,其特征在于,所述参数包括:总线协议类型、总线接口数、IP核接口协议类型和IP核接口数。
3.根据权利要求2所述的桥接装置,其特征在于,所述总线协议类型包括:高级微控制器总线AMBA协议和扩展外设总线EPB协议。
4.根据权利要求2所述的桥接装置,其特征在于,所述IP核接口协议类型包括:开放IP核协议和虚拟元件接口协议。
5.一种片上系统的桥接方法,其特征在于,包括以下步骤:
根据第一总线协议、第二总线协议、第一IP核接口协议、第二IP核接口协议和数据传输通道状态分别为第一总线、第二总线、第一IP核和第二IP核配置参数;
接收来自所述第一IP核或所述第一总线的第一数据流,根据所述第一IP核接口协议或所述第一总线协议,并结合所述第一IP核或所述第一总线的参数将所述第一数据流构造为所述第一IP核接口协议数据流或所述第一总线协议数据流;
根据所述第一总线、所述第二总线、所述第一IP核、所述第二IP核的参数传输、缓存所述第一IP核接口协议数据流或所述第一总线协议数据流;
根据所述第二IP核接口协议或所述第二总线协议,并结合所述第二IP核或所述第二总线的参数将所述第一IP核接口协议数据流或所述第一总线协议数据流构造为第二IP核接口协议数据流或第二总线协议数据流;
将所述第二IP核接口协议数据流或所述第二总线协议数据流发送给所述第二IP核或所述第二总线。
6.根据权利要求5所述的桥接方法,其特征在于,所述参数包括:所述总线协议类型和总线接口数。
7.根据权利要求5所述的桥接方法,其特征在于,所述参数还包括:所述IP核接口协议类型和IP核接口数。
8.根据权利要求6所述的桥接方法,其特征在于,所述总线协议类型包括:AMBA总线协议和EPB总线协议。
9.根据权利要求7所述的桥接方法,其特征在于,所述IP核接口协议类型包括:开放IP核协议和虚拟元件接口协议。
10.一种片上系统,包括:
一桥接装置,所述桥接装置包括:
参数配置模块,用于根据所述第一总线协议、所述第二总线协议、所述第一IP核接口协议、所述第二IP核接口协议和数据传输通道状态分别为所述第一总线、所述第二总线、所述第一IP核和所述第二IP核配置参数;
第一接口处理模块,用于接收来自所述第一IP核或所述第一总线的第一数据流,根据所述第一IP核接口协议或所述第一总线协议,并结合所述第一IP核或所述第一总线的参数将所述第一数据流构造为所述第一IP核接口协议数据流或所述第一总线协议数据流;
数据传输缓存模块,用于根据所述第一总线、所述第二总线、所述第一IP核和所述第二IP核的参数传输、缓存所述第一IP核接口协议数据流或所述第一总线协议数据流;
第二接口处理模块,用于根据所述第二IP核接口协议或所述第二总线协议,并结合所述第二IP核或所述第二总线的参数将所述第一IP核接口协议数据流或所述第一总线协议数据流构造为第二IP核接口协议数据流或第二总线协议数据流后,将所述第二IP核接口协议数据流或所述第二总线协议数据流发送给所述第二IP核或所述第二总线;
系统控制模块,用于根据所述第一总线、所述第二总线、所述第一IP核和所述第二IP核的参数控制所述第一接口处理模块、所述数据传输缓存模块和所述第二接口处理模块之间的数据交互。
CN2008101125969A 2008-05-26 2008-05-26 片上系统的桥接装置及方法 Active CN101593167B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2008101125969A CN101593167B (zh) 2008-05-26 2008-05-26 片上系统的桥接装置及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2008101125969A CN101593167B (zh) 2008-05-26 2008-05-26 片上系统的桥接装置及方法

Publications (2)

Publication Number Publication Date
CN101593167A CN101593167A (zh) 2009-12-02
CN101593167B true CN101593167B (zh) 2011-04-27

Family

ID=41407828

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008101125969A Active CN101593167B (zh) 2008-05-26 2008-05-26 片上系统的桥接装置及方法

Country Status (1)

Country Link
CN (1) CN101593167B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102411556B (zh) * 2011-07-28 2014-05-14 中国人民解放军国防科学技术大学 用于ip核的处理器接口自动生成方法
CN103890746B (zh) * 2012-09-28 2016-12-28 华为技术有限公司 报文发送控制方法、处理方法、设备及系统
CN115345102B (zh) * 2022-08-31 2023-03-24 沐曦科技(北京)有限公司 一种用于硬件加速的通用芯片验证装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1764182A (zh) * 2004-10-22 2006-04-26 华为技术有限公司 一种多协议处理芯片及多协议处理装置
CN101018179A (zh) * 2007-03-07 2007-08-15 今创集团有限公司 数据总线桥接器及其工作方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1764182A (zh) * 2004-10-22 2006-04-26 华为技术有限公司 一种多协议处理芯片及多协议处理装置
CN101018179A (zh) * 2007-03-07 2007-08-15 今创集团有限公司 数据总线桥接器及其工作方法

Also Published As

Publication number Publication date
CN101593167A (zh) 2009-12-02

Similar Documents

Publication Publication Date Title
US7506089B2 (en) Bus system and method thereof
KR101453581B1 (ko) 통합된 고속 패킷 스위칭 방식 직렬 인터페이스를 갖는 프로세서 칩 아키텍처
US7861027B2 (en) Providing a peripheral component interconnect (PCI)-compatible transaction level protocol for a system on a chip (SoC)
CN100579108C (zh) 一种远程密钥验证的方法和主机结构适配器
CN103890745B (zh) 集成知识产权(Ip)块到处理器中
US8745303B2 (en) Integrating non-peripheral component interconnect (PCI) resources into a computer system
CN104536940A (zh) 发送具有扩展头部的分组
US7779194B2 (en) Data modification module
KR101679333B1 (ko) 트랜잭션 계층 패킷의 싱글 엔드형 통신을 위한 방법, 장치 및 시스템
CN103136163B (zh) 可配置实现fc-ae-asm和fc-av协议的协议处理器芯片
CN101593167B (zh) 片上系统的桥接装置及方法
CN100479407C (zh) 一种同步串行接口装置
US7133958B1 (en) Multiple personality I/O bus
US7107381B2 (en) Flexible data transfer to and from external device of system-on-chip
US8521937B2 (en) Method and apparatus for interfacing multiple dies with mapping to modify source identity
CN101071406A (zh) 接口可配置的通用串行总线控制器
CN103744817A (zh) 用于Avalon总线向Crossbar总线的通讯转换桥设备及其通讯转换方法
RU158939U1 (ru) Контроллер периферийных интерфейсов (кпи-2)
Esparza et al. Transitioning applications from CAN 2.0 to CAN FD
Oudjida et al. Master-slave wrapper communication protocol: A case study
WO2011095963A2 (en) A die
Shrivastava et al. On-chip AMBA Bus Based Efficient Bridge between High Performance and Low Peripheral Devices
CN103744819A (zh) Crossbar总线向Avalon总线的通讯转换设备及其转换方法
Lin et al. A packet-based emulating platform with serializer/deserializer interface for heterogeneous IP verification

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant