CN110769125A - 一种适用于处理芯片的通信协议选择方法及装置 - Google Patents

一种适用于处理芯片的通信协议选择方法及装置 Download PDF

Info

Publication number
CN110769125A
CN110769125A CN201911038992.6A CN201911038992A CN110769125A CN 110769125 A CN110769125 A CN 110769125A CN 201911038992 A CN201911038992 A CN 201911038992A CN 110769125 A CN110769125 A CN 110769125A
Authority
CN
China
Prior art keywords
module
chip
protocol processing
processing
protocol
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201911038992.6A
Other languages
English (en)
Inventor
吴建元
王磊
陈锋
韩文报
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangsu Wei Ruichaosuan Science And Technology Ltd
Original Assignee
Jiangsu Wei Ruichaosuan Science And Technology Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangsu Wei Ruichaosuan Science And Technology Ltd filed Critical Jiangsu Wei Ruichaosuan Science And Technology Ltd
Priority to CN201911038992.6A priority Critical patent/CN110769125A/zh
Publication of CN110769125A publication Critical patent/CN110769125A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04M—TELEPHONIC COMMUNICATION
    • H04M11/00—Telephonic communication systems specially adapted for combination with other electrical systems
    • H04M11/06—Simultaneous speech and data transmission, e.g. telegraphic transmission over the same conductors
    • H04M11/068—Simultaneous speech and data transmission, e.g. telegraphic transmission over the same conductors using time division multiplex techniques
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/0078—Avoidance of errors by organising the transmitted data in a format specifically designed to deal with errors, e.g. location
    • H04L1/0084—Formats for payload data
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
    • H04L69/30—Definitions, standards or architectural aspects of layered protocol stacks
    • H04L69/32—Architecture of open systems interconnection [OSI] 7-layer type protocol stacks, e.g. the interfaces between the data link level and the physical level
    • H04L69/322—Intralayer communication protocols among peer entities or protocol data unit [PDU] definitions
    • H04L69/324—Intralayer communication protocols among peer entities or protocol data unit [PDU] definitions in the data link layer [OSI layer 2], e.g. HDLC

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Computer Security & Cryptography (AREA)
  • Communication Control (AREA)

Abstract

本发明涉及信息处理技术，具体涉及一种适用于处理芯片的通信协议选择方法及装置，该芯片包括：至少两个物理层芯片接口模块，用于连接不同类型的物理层芯片；至少两个协议处理模块，分别与对应的物理层芯片接口模块连接；缓存模块，与各协议处理模块连接；直接存储器访问模块，与所述缓存模块连接；微处理器接口模块，与所述直接存储器访问模块连接，采用一个数据链路层多协议处理芯片可以同时完成以太网、ADSL、E1、同异步串口中两种或两种以上路由器业务的数据链路层协议处理功能，因而其功能丰富。

Description

一种适用于处理芯片的通信协议选择方法及装置
技术领域
本发明涉及信息处理技术，具体涉及一种适用于处理芯片的通信协议选择方法及装置。
背景技术
在数据通信领域，路由器通常包括微处理器、数据链路层协议处理芯片、物理层芯片等。路由器可以支持多种业务，常见的有：以太网业务、非对称数字用户环路(ADSL)业务、E1业务、同异步串口业务。路由器的各个业务分别由对应的芯片实现，一种芯片支持一种对应的业务处理。路由器如果同时支持多个业务，需要多种对应的业务处理芯片支持。
目前，路由器对业务的支持多采用单芯片方案和多芯片方案。
单芯片方案为：如图1所示，单个数据链路层协议处理芯片来完成单个协议处理功能。其中，物理层芯片可以是：实现以太网业务处理功能的以太网协议处理芯片(如Intel公司的82559芯片)；实现ADSL业务处理功能的ADSL协议处理芯片(如美国Conexant公司的BT8236芯片)；实现E1业务处理功能的E1协议处理芯片(如美国Conexant公司的BT8471芯片)或实现同异步串口业务处理功能的同异步串口协议处理芯片(如美国Intel公司的CD2431芯片)。
单芯片方案的缺点是：只能实现单一业务的处理，无法实现多个业务同时处理的功能。
多芯片方案为：如图2所示，路由器同时处理以太网、ADSL、E1、同异步串口等四种业务时，需要四种协议处理芯片和一种微处理器总线连接桥片。
多芯片方案的缺点是：
首先，多个芯片方案的每块芯片均有各自的数据处理通路，包括数据缓存、数据搬移和微处理器接口。无法进行多业务处理的资源共享，容易造成资源的浪费。
其次，多芯片方案在处理以上四种业务时，需要四种链路层协议处理芯片和一种微处理器总线桥片，因而导致制造成本很高。
发明内容
本发明的目的是为了解决上述技术不足，提供了一适用于处理芯片的通信协议选择方法及装置。
为解决上述技术问题，本发明所采用的技术方案为：一种适用于通信协议的处理芯片装置，该芯片包括：至少两个物理层芯片接口模块，用于连接不同类型的物理层芯片；至少两个协议处理模块，分别与对应的物理层芯片接口模块连接；缓存模块，与各协议处理模块连接；直接存储器访问模块，与所述缓存模块连接；微处理器接口模块，与所述直接存储器访问模块连接。
作为优选，所述至少两个物理层芯片接口模块为以太网接口模块、ADSL接口模块、E1时分复用接口模块和同异步串口模块中的至少两种。
作为优选，所述物理层芯片接口模块包括以太网接口模块时，所述协议处理模块则包括与其对应的以太网协议处理模块。
作为优选，所述物理层芯片接口模块包括ADSL接口模块时，所述协议处理模块则包括与其对应的信元分段和重组模块。
作为优选，所述物理层芯片接口模块包括E1时分复用接口模块时，所述协议处理模块则包括与其对应的E1多通道高级数据链路层控制协议处理模块。
作为优选，所述物理层芯片接口模块包括同异步串口模块时，所述协议处理模块则包括与其对应的同异步串口协议处理模块。
作为优选，所述缓存模块为具有一个以上通道的先入先出缓存，该缓存模块与协议处理模块和直接存储器模块之间具有仲裁逻辑。
为解决上述技术问题，本发明所采用的技术方案为：一种适用于处理芯片的通信协议选择方法，包括如下步骤：步骤1：以太网接口模块和以太网协议处理模块，共同完成以太网业务的数据链路层协议处理功能；
步骤2：MII模块用于对芯片外部以太网接口信号和芯片内部数据信号进行格式转换；MAC模块用于处理以太网业务的数据链路层协议；
步骤3：ADSL接口模块和ADSL信元分段和重组模块，共同完成ADSL业务的数据链路层协议处理功能；
步骤4：UTOPIA模块用于对芯片外部ADSL接口信号和芯片内部数据信号进行格式转换；SAR模块用于处理ADSL业务的数据链路层协议；
步骤5：E1分时复用接口模块和E1多通道高级数据链路层控制协议处理模块，共同完成E1业务的数据链路层协议处理功能；其中，TSI模块用于对芯片外部E1时分复用信号和芯片内部数据信号进行格式转换；MCH模块用于处理E1业务的数据链路层协议；
步骤6：同异步串口接口(SASI)模块和同异步串口协议处理模块，共同完成同异步串口的数据链路层协议处理功能；
步骤7：SASI模块用于对芯片外部同异步串口信号和芯片内部数据信号进行格式转换；SAPP模块用于处理同异步串口业务的数据链路层协议；依次连接的FIFO模块、DMA模块、MPI模块是四种业务处理共同使用的数据通路。本发明通过共用多协议处理芯片内部的一套FIFO、DMA、MPI数据通道，同时完成以太网、ADSL、E1、同异步串口等四种路由器业务的数据链路层协议处理功能。
本发明所达到的有益效果：本发明的适用于处理芯片的通信协议选择方法及装置采用一个数据链路层多协议处理芯片可以同时完成以太网、ADSL、E1、同异步串口中两种或两种以上路由器业务的数据链路层协议处理功能，因而其功能丰富。本发明提供的多协议处理芯片处理多种路由器业务的数据链路层协议时共用一套缓存(FIFO)、直接存储器访问(DMA)和微处理器接口(MPI)构成的数据通道，因而减少了芯片数量，有效防止了资源浪费。本发明采用单芯片实现多种业务处理，有效降低了制造成本。
附图说明
图1是现有技术单芯片单业务应用处理装置的结构示意图；
图2是现有技术多芯片多业务应用处理装置的结构示意图；
图3是本发明多协议处理芯片的体系结构示意图；
图4是本发明实现四种业务处理功能的多协议处理芯片的结构示意图；
图5是本发明单芯片多业务应用处理装置的结构示意图。
具体实施方式
下面结合附图对本发明作进一步描述。以下实施例仅用于更加清楚地说明本发明的技术方案，而不能以此来限制本发明的保护范围。
如图所示：一种适用于通信协议的处理芯片装置，该芯片包括：至少两个物理层芯片接口模块，用于连接不同类型的物理层芯片；至少两个协议处理模块，分别与对应的物理层芯片接口模块连接；缓存模块，与各协议处理模块连接；直接存储器访问模块，与所述缓存模块连接；微处理器接口模块，与所述直接存储器访问模块连接。所述至少两个物理层芯片接口模块为以太网接口模块、ADSL接口模块、E1时分复用接口模块和同异步串口模块中的至少两种。所述物理层芯片接口模块包括以太网接口模块时，所述协议处理模块则包括与其对应的以太网协议处理模块。所述物理层芯片接口模块包括ADSL接口模块时，所述协议处理模块则包括与其对应的信元分段和重组模块。所述物理层芯片接口模块包括E1时分复用接口模块时，所述协议处理模块则包括与其对应的E1多通道高级数据链路层控制协议处理模块。所述物理层芯片接口模块包括同异步串口模块时，所述协议处理模块则包括与其对应的同异步串口协议处理模块。所述缓存模块为具有一个以上通道的先入先出缓存，该缓存模块与协议处理模块和直接存储器模块之间具有仲裁逻辑。
一种适用于处理芯片的通信协议选择方法，其特征在于：包括如下步骤：步骤1：以太网接口模块和以太网协议处理模块，共同完成以太网业务的数据链路层协议处理功能；
步骤2：MII模块用于对芯片外部以太网接口信号和芯片内部数据信号进行格式转换；MAC模块用于处理以太网业务的数据链路层协议；
步骤3：ADSL接口模块和ADSL信元分段和重组模块，共同完成ADSL业务的数据链路层协议处理功能；
步骤4：UTOPIA模块用于对芯片外部ADSL接口信号和芯片内部数据信号进行格式转换；SAR模块用于处理ADSL业务的数据链路层协议；
步骤5：E1分时复用接口模块和E1多通道高级数据链路层控制协议处理模块，共同完成E1业务的数据链路层协议处理功能；其中，TSI模块用于对芯片外部E1时分复用信号和芯片内部数据信号进行格式转换；MCH模块用于处理E1业务的数据链路层协议；
步骤6：同异步串口接口(SASI)模块和同异步串口协议处理模块，共同完成同异步串口的数据链路层协议处理功能；
步骤7：SASI模块用于对芯片外部同异步串口信号和芯片内部数据信号进行格式转换；SAPP模块用于处理同异步串口业务的数据链路层协议；依次连接的FIFO模块、DMA模块、MPI模块是四种业务处理共同使用的数据通路。本发明通过共用多协议处理芯片内部的一套FIFO、DMA、MPI数据通道，同时完成以太网、ADSL、E1、同异步串口等四种路由器业务的数据链路层协议处理功能。
以上仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明技术原理的前提下，还可以做出若干改进和变形，这些改进和变形也应视为本发明的保护范围。

Claims (8)

1.一种适用于通信协议的处理芯片装置，其特征在于，该芯片包括：至少两个物理层芯片接口模块，用于连接不同类型的物理层芯片；至少两个协议处理模块，分别与对应的物理层芯片接口模块连接；缓存模块，与各协议处理模块连接；直接存储器访问模块，与所述缓存模块连接；微处理器接口模块，与所述直接存储器访问模块连接。
2.如权利要求1所述的适用于通信协议的处理芯片装置，其特征在于，所述至少两个物理层芯片接口模块为以太网接口模块、ADSL接口模块、E1时分复用接口模块和同异步串口模块中的至少两种。
3.如权利要求2所述的适用于通信协议的处理芯片装置，其特征在于，所述物理层芯片接口模块包括以太网接口模块时，所述协议处理模块则包括与其对应的以太网协议处理模块。
4.如权利要求2所述的适用于通信协议的处理芯片装置，其特征在于，所述物理层芯片接口模块包括ADSL接口模块时，所述协议处理模块则包括与其对应的信元分段和重组模块。
5.如权利要求2所述的适用于通信协议的处理芯片装置，其特征在于，所述物理层芯片接口模块包括E1时分复用接口模块时，所述协议处理模块则包括与其对应的E1多通道高级数据链路层控制协议处理模块。
6.如权利要求2所述的适用于通信协议的处理芯片装置，其特征在于，所述物理层芯片接口模块包括同异步串口模块时，所述协议处理模块则包括与其对应的同异步串口协议处理模块。
7.如权利要求1至6任一项所述的适用于通信协议的处理芯片装置，其特征在于，所述缓存模块为具有一个以上通道的先入先出缓存，该缓存模块与协议处理模块和直接存储器模块之间具有仲裁逻辑。
8.一种适用于处理芯片的通信协议选择方法，其特征在于：包括如下步骤：步骤1：以太网接口模块和以太网协议处理模块，共同完成以太网业务的数据链路层协议处理功能；
步骤2：MII模块用于对芯片外部以太网接口信号和芯片内部数据信号进行格式转换；MAC模块用于处理以太网业务的数据链路层协议；
步骤3：ADSL接口模块和ADSL信元分段和重组模块，共同完成ADSL业务的数据链路层协议处理功能；
步骤4：UTOPIA模块用于对芯片外部ADSL接口信号和芯片内部数据信号进行格式转换；SAR模块用于处理ADSL业务的数据链路层协议；
步骤5：E1分时复用接口模块和E1多通道高级数据链路层控制协议处理模块，共同完成E1业务的数据链路层协议处理功能；其中，TSI模块用于对芯片外部E1时分复用信号和芯片内部数据信号进行格式转换；MCH模块用于处理E1业务的数据链路层协议；
步骤6：同异步串口接口(SASI)模块和同异步串口协议处理模块，共同完成同异步串口的数据链路层协议处理功能；
步骤7：SASI模块用于对芯片外部同异步串口信号和芯片内部数据信号进行格式转换；SAPP模块用于处理同异步串口业务的数据链路层协议；依次连接的FIFO模块、DMA模块、MPI模块是四种业务处理共同使用的数据通路；本发明通过共用多协议处理芯片内部的一套FIFO、DMA、MPI数据通道，同时完成以太网、ADSL、E1、同异步串口等四种路由器业务的数据链路层协议处理功能。
CN201911038992.6A 2019-10-29 2019-10-29 一种适用于处理芯片的通信协议选择方法及装置 Pending CN110769125A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911038992.6A CN110769125A (zh) 2019-10-29 2019-10-29 一种适用于处理芯片的通信协议选择方法及装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911038992.6A CN110769125A (zh) 2019-10-29 2019-10-29 一种适用于处理芯片的通信协议选择方法及装置

Publications (1)

Publication Number Publication Date
CN110769125A true CN110769125A (zh) 2020-02-07

Family

ID=69334436

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911038992.6A Pending CN110769125A (zh) 2019-10-29 2019-10-29 一种适用于处理芯片的通信协议选择方法及装置

Country Status (1)

Country Link
CN (1) CN110769125A (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1764182A (zh) * 2004-10-22 2006-04-26 华为技术有限公司 一种多协议处理芯片及多协议处理装置
CN1910571A (zh) * 2003-07-25 2007-02-07 国际商业机器公司 单芯片协议转换器
CN101963808A (zh) * 2010-10-21 2011-02-02 广州数控设备有限公司 一种支持多种现场总协议的系统及其实现方法
CN202495966U (zh) * 2012-03-07 2012-10-17 陕西科技大学 一种嵌入式可配置的多协议通信网络转换器

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1910571A (zh) * 2003-07-25 2007-02-07 国际商业机器公司 单芯片协议转换器
CN1764182A (zh) * 2004-10-22 2006-04-26 华为技术有限公司 一种多协议处理芯片及多协议处理装置
CN101963808A (zh) * 2010-10-21 2011-02-02 广州数控设备有限公司 一种支持多种现场总协议的系统及其实现方法
CN202495966U (zh) * 2012-03-07 2012-10-17 陕西科技大学 一种嵌入式可配置的多协议通信网络转换器

Similar Documents

Publication Publication Date Title
US6798784B2 (en) Concurrent switching of synchronous and asynchronous traffic
US6373848B1 (en) Architecture for a multi-port adapter with a single media access control (MAC)
CN1193549C (zh) 具有网格化底板的系统以及用于通过该系统传输数据的过程
EP0925670B1 (en) A method and system for reducing the pin count required for the interconnections of controller devices and physical devices in a network
WO2018228420A1 (zh) 一种传输网络系统、数据交换和传输方法、装置及设备
US20020118692A1 (en) Ensuring proper packet ordering in a cut-through and early-forwarding network switch
US6345310B1 (en) Architecture for a multiple port adapter having a single media access control (MAC) with a single I/O port
US20050207436A1 (en) Switching device based on aggregation of packets
US20020118640A1 (en) Dynamic selection of lowest latency path in a network switch
JP2004215267A (ja) イーサネットインターフェースとａｔｍインターフェース間のシングル／マルチチャネルコンバータ／ブリッジとその操作方法
CN114944910A (zh) 时钟同步的方法和装置
CN102665151A (zh) 一种分组传送网中sdh业务dcc开销的处理方法及装置
US7633936B1 (en) Time-slot interchange circuit
EP1428355B1 (en) Method for improving the utilization of a time-division multiplexed communication link of a signal transfer point, and a corresponding signal transfer point
US6683887B1 (en) Asymmetrical digital subscriber line (ADSL) downstream high speed cell bus interface protocol
WO2019100982A1 (zh) 数据传输方法和设备
EP2067320B1 (en) Interface with multilevel packet preemption based on balancing of start and end indicators
US7743196B2 (en) Interface with multiple packet preemption based on start indicators of different types
CN110769125A (zh) 一种适用于处理芯片的通信协议选择方法及装置
US6952420B1 (en) System and method for polling devices in a network system
CN1567830A (zh) 传输设备多通道网管装置及方法
CN107995082A (zh) 一种业务卡管理方法、主控卡及分布式网关
US6654838B1 (en) Methods for performing bit sensitive parallel bus peer addressing
EP2533440B1 (en) Method and device for sequencing members of multiple virtual concatenation groups
US6826178B1 (en) Apparatus for performing bit sensitive parallel bus peer addressing

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20200207