CN102376662A - 具球栅阵列的系统封装模块及其制造方法 - Google Patents
具球栅阵列的系统封装模块及其制造方法 Download PDFInfo
- Publication number
- CN102376662A CN102376662A CN2010102522351A CN201010252235A CN102376662A CN 102376662 A CN102376662 A CN 102376662A CN 2010102522351 A CN2010102522351 A CN 2010102522351A CN 201010252235 A CN201010252235 A CN 201010252235A CN 102376662 A CN102376662 A CN 102376662A
- Authority
- CN
- China
- Prior art keywords
- connection pads
- line layer
- layer
- circuit board
- package module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
本发明公开了一种具球栅阵列的系统封装模块,包括一多层迭合的电路板、至少一芯片置于该电路板的顶面、及多个锡球。上述电路板具有多个迭合的线路层。其中内侧之一的该线路层的底面形成有多个导接垫,该多个导接垫呈栅格阵列方式并且电性连接于该芯片。其中该电路板钻设有多个至少贯穿最底层的该线路层的贯孔,其中该多个导接垫外露于该贯孔内。上述多个锡球对应地置放于该多个贯孔内且接于该多个导接垫。本发明另提供一种制造方法以形成上述结构。本发明可降低系统封装模块的整体厚度,进而降低电子产品的厚度。
Description
技术领域
本发明是关于一种具球栅阵列的系统封装模块及其制造方法,特别是指一种系统封装模块(SiP Module,System in Package)其底部利用球栅阵列(BGA,Ball Grid Array)的锡球焊接于电子产品的主电路板。
背景技术
随着可携式消费性电子产品市场快速成长,如何加速改善可携式产品在轻薄短小、低耗电方面的性能,成为系统厂商面临的重要课题。具备微型体积、低耗电特点的系统封装模块(SiP Module,System in Package;或称ModuleIC)被视为是最适合应用在可携式产品上的解决方案。
系统封装模块将大量的电子组件及线路包覆在极小的封装内,最大的优点是可节省空间及低耗电。其最为重视微型化设计,以符合可携式产品强调轻薄短小的特性。
系统封装模块已应用于无线通信模块,包括WLAN、Bluetooth、GPS、WiMAX和DVB-H/T-DMB等,都可以通过系统封装模块导入便携设备中。而为了达到产品在尺寸、性能及成本的考虑,设计团队需整合RF、IC封装、模块构装、制程、材料、测试及基板设计等相关技术。
请参考图1,为现有技术的系统封装模块的剖面示意图。现有的系统封装模块900具有一多层迭合的电路板901,该电路板901设有至少一芯片902于其顶面、多个导接垫903于其底面、及多个锡球905以球栅阵列(BGA,BallGrid Array)的方式接触于该些导接垫903。其缺点在于这些锡球905仍占了相当的高度。如何使系统封装模块整体厚度降低并且在微型化设计的结构上增加其可靠度是研发趋势之一。
因此,本发明人有感上述问题的可改善性,潜心研究并配合原理的运用,提出一种设计合理且有效改善上述问题的发明构思。
发明内容
本发明要解决的技术问题是为了克服现有技术中的上述缺陷,提供一种具球栅阵列的系统封装模块及其制造方法,其可降低系统封装模块的整体厚度。
此外,本发明要解决的又一技术问题,更在于提供一种具球栅阵列的系统封装模块及其制造方法,其不仅降低系统封装模块的整体厚度,更进一步加强系统封装模块的组装良率,以提升电子产品可靠度。
本发明是通过下述技术方案来解决上述技术问题的:
一种具球栅阵列的系统封装模块,包括一多层迭合的电路板、至少一芯片置于该电路板的顶面、及多个锡球;上述电路板具有多个迭合的线路层;其中内侧之一的该线路层的底面形成有多个导接垫,该多个导接垫呈栅格阵列方式并且电性连接于该芯片;其中该电路板钻设有多个至少贯穿最底层的该线路层的贯孔,其中该多个导接垫外露于该贯孔内;上述多个锡球对应地置放于该多个贯孔内且接于该多个导接垫。
根据本发明上述方案,该多个导接垫形成于倒数第二层的该线路层的底面。其中最底层的该线路层进一步包括一连接金属层形成于该多个贯孔的表面以及该多个导接垫的表面。此外,其中最底层的该线路层进一步包括多个导接垫位于该多个贯孔的周围,上述连接金属层连接于最底层的该线路层的该多个导接垫以及倒数第二层的该线路层的该多个导接垫。尤其是,最底层的该线路层的该多个导接垫大于倒数第二层的该线路层的该多个导接垫。
本发明还通过下述技术方案来解决上述技术问题的:
一种具球栅阵列的系统封装模块的制造方法,包括下列步骤:提供一多层迭合的电路板,该电路板具有多个迭合的线路层;提供至少一芯片置于该电路板的顶面;形成有多个导接垫于其中内侧之一的该线路层的底面,并使该多个导接垫呈栅格阵列方式并且电性连接于该芯片;形成多个贯孔于该电路板的底面,并使该多个贯孔至少贯穿最底层的该线路层,且使该多个导接垫外露于该贯孔内;最后,提供多个锡球对应地置放于该多个贯孔内且接于该多个导接垫。
此外,基于本发明上述提供的具球栅阵列的系统封装模块的制造方法,其中该多个导接垫形成于倒数第二层的该线路层的底面。其中包括形成多个导接垫于最底层的该线路层的底面并且对应于倒数第二层的该线路层的该多个导接垫,其中该多个贯孔贯穿最底层的该线路层的该多个导接垫。其中包括形成一连接金属层于该多个贯孔的表面,该连接金属层分别连接位于最底层的该线路层的该导接垫以及倒数第二层的该线路层的该多个导接垫。尤其是,以化学镀法形成该连接金属层。
本发明具有以下有益效果:本发明可降低具球栅阵列的系统封装模块的整体厚度,进而降低电子产品的厚度。此外,通过最底层的该线路层的该多个导接垫配合倒数第二层的该线路层的该多个导接垫,可加强系统封装模块的组装良率,以提升电子产品可靠度。
为了能更进一步了解本发明为达成既定目的所采取的技术、方法及功效,请参阅以下有关本发明的详细说明、图式,相信本发明的目的、特征与特点,当可由此得以深入且具体的了解,然而所附图式与附件仅提供参考与说明用,并非用来对本发明加以限制。
附图说明
图1为现有技术的系统封装模块的剖面示意图;
图2为本发明第一实施例的具球栅阵列的系统封装模块的剖面示意图;
图2A为图2中A部的局部放大图;
图3为本发明第二实施例的具球栅阵列的系统封装模块的剖面示意图;及
图3A为图3中A部的局部放大图。
【主要组件符号说明】
[现有技术]:
系统封装模块....900
电路板...............901
芯片...................902
导接垫...............903
锡球...................905
[本发明]
电路板...............10
贯孔...................100
导接垫...............102、106
连接金属层........104
芯片...................20
锡球....................30
线路层L1、L2、L3
具体实施方式
请参考图2及图2A,为本发明第一实施例的具球栅阵列的系统封装模块的剖面示意图、以及图2的局部放大图。该具球栅阵列的系统封装模块包括一多层迭合(multi-stack)的电路板10、至少一芯片20置于该电路板10的顶面、及多个锡球30。本实施例中该电路板10以五层为例。当然也可以应用于更多层的电路板。
该电路板10具有多个迭合的线路层,如图2中最底层(bottom layer)的线路层L1、倒数第二层的线路层L2。本发明的特别设计在于,形成有多个导接垫102于其中内侧之一的该线路层L2的底面,并使该多个导接垫102电性连接于该芯片20。上述导接垫102电性连接于该芯片20指的是利用各线路层之间的过孔(VIA)及线路完成的。本实施例中,该多个导接垫102形成于倒数第二层的该线路层L2的底面。然而,也可以形成于倒数第三层的该线路层L3的底面。
该电路板10钻设有多个贯孔100,多个贯孔100贯穿最底层的该线路层L1,其中该多个导接垫102外露于该贯孔100内。若上述导接垫设置于倒数第三层的该线路层L3,该些贯孔100则贯穿最底层的该线路层L1及倒数第二层的线路层L2。因此可推论的,本发明是钻设多个贯孔100于该电路板10的底面,并使该多个贯孔100至少贯穿最底层的该线路层L1,目的在于使该多个导接垫102外露于该贯孔100内。
本实施例还包括植入的多个锡球30。将多个锡球30对应地置放于该多个贯孔100内且接触于该多个导接垫102。由此,本发明将输入输出的导接垫往上移,去除系统封装模块与电子产品的主电路板之间的吃锡高度,进而降低系统封装模块、及电子产品的厚度。
本发明还提供一种具球栅阵列的系统封装模块的制造方法,包括下列步骤:首先,提供一多层迭合的电路板10,该电路板10具有多个迭合的线路层L1、L2、L3...等。此外,提供至少一芯片20置于该电路板10的顶面,例如以打线、或覆晶的方式。还有,形成有多个导接垫102于其中内侧之一的该线路层的底面。本实施例是形成于倒数第二层的线路层L2的底面,并使该多个导接垫102电性连接于该芯片20。接着,钻设多个贯孔100于该电路板10的底面,并使该多个贯孔100至少贯穿最底层的该线路层L1,且使该多个导接垫102外露于该贯孔100内。最后,提供多个锡球30对应地置放于该多个贯孔100内且接于该多个导接垫102。
请参考图3及图3A,为本发明第二实施例的具球栅阵列的系统封装模块的剖面示意图、以及图3A的局部放大图。本实施例的特别设计在于,首先依据锡球大小,在最底层的线路层L1及倒数第二层的线路层L2各形成多个对应的导接垫102、106。接着,形成多个贯孔100穿过最底层的线路层L1的导接垫106,且使倒数第二层的线路层L2的该多个导接垫102外露于该贯孔100内。接着,在最底层的该线路层L1形成一连接金属层104于每一该多个贯孔100的表面。该连接金属层104分别连接位于最底层的该线路层L1的该导接垫106以及倒数第二层的该线路层L2的该多个导接垫102。其中最底层的该线路层L1的该多个导接垫106大于倒数第二层的该线路层L2的该多个导接垫102。
本实施例可以是以化学镀法(chemical plating)形成该连接金属层104。化学镀又称之为无电镀或自身催化电镀(autocatalytic plating)。无电镀是指于水溶液中的金属离子被在控制的环境下,予以化学还元,而不需电力镀在基材(substrate)上。以无电镀铜为例,先在最底层的该线路层L1的该多贯孔100内表面使之导电化后,例如施以一层有机金属化合物于贯孔的表面,以二氧化碳雷射破坏有机金属化合物的表面以露出一层金属种子层,再进一步镀上铜。上述连接金属层104也可实施于图3的实施例,仅涂布于每一该贯孔100的表面。
本实施例通过最底层的该线路层L1的该多个导接垫106及该连接金属层104增加锡球30上缘与电路板10的接触面,因此可以加强系统封装模块焊接于电子产品的组装良率,以提升可靠度。
因此,本发明通过上述技术手段,具有如下的特点及功能:
一、降低具球栅阵列的系统封装模块的整体厚度,进而降低电子产品的厚度。
二、通过最底层的该线路层L1的该多个导接垫106配合倒数第二层的该线路层L2的该多个导接垫102,可加强系统封装模块的组装良率,以提升电子产品可靠度。
以上所述仅为本发明的较佳实施例,非因此即局限本发明的权利要求范围,故举凡运用本发明说明书及图式内容所为的等效技术变化,均同理皆包含于本发明的权利要求保护范围内。
Claims (10)
1.一种具球栅阵列的系统封装模块;其特征在于,包括:
一多层迭合的电路板,其具有多个迭合的线路层;
至少一芯片置于该电路板的顶面;
其中内侧之一的该线路层的底面形成有多个导接垫,该多个导接垫呈栅格阵列方式并且电性连接于该芯片;
其中该电路板钻设有多个至少贯穿最底层的该线路层的贯孔,其中该多个导接垫外露于该贯孔内;及
多个锡球对应地置放于该多个贯孔内且接触于该多个导接垫。
2.如权利要求1所述的具球栅阵列的系统封装模块,其特征在于:该多个导接垫形成于倒数第二层的该线路层的底面。
3.如权利要求2所述的具球栅阵列的系统封装模块,其特征在于:最底层的该线路层进一步包括一连接金属层形成于每一该个贯孔的表面。
4.如权利要求3所述的具球栅阵列的系统封装模块,其特征在于:最底层的该线路层进一步包括多个导接垫,最底层的该线路层的该多个导接垫对应于倒数第二层的该线路层的该多个导接垫,并且该些贯孔贯穿最底层的该线路层的该多个导接垫,上述连接金属层连接于最底层的该线路层的该多个导接垫以及倒数第二层的该线路层的该多个导接垫。
5.如权利要求4所述的具球栅阵列的系统封装模块,其特征在于:最底层的该线路层的该多个导接垫大于倒数第二层的该线路层的该多个导接垫。
6.一种具球栅阵列的系统封装模块的制造方法,其特征在于,包括下列步骤:
提供一多层迭合的电路板,该电路板具有多个迭合的线路层;
提供至少一芯片置于该电路板的顶面;
形成有多个导接垫于其中内侧之一的该线路层的底面,其中该多个导接垫呈栅格阵列方式并且电性连接于该芯片;
形成多个贯孔于该电路板的底面,并使该多个贯孔至少贯穿最底层的该线路层,且使该多个导接垫外露于该贯孔内;及
提供多个锡球对应地置放于该多个贯孔内且接触于该多个导接垫。
7.如权利要求6所述的具球栅阵列的系统封装模块的制造方法,其特征在于:该多个导接垫形成于倒数第二层的该线路层的底面。
8.如权利要求7所述的具球栅阵列的系统封装模块的制造方法,其特征在于:进一步包括形成多个导接垫于最底层的该线路层的底面并且对应于倒数第二层的该线路层的该多个导接垫,其中该多个贯孔贯穿最底层的该线路层的该多个导接垫。
9.如权利要求8所述的具球栅阵列的系统封装模块的制造方法,其特征在于:进一步包括形成一连接金属层于每一该多个贯孔的表面,该连接金属层分别连接位于最底层的该线路层的该导接垫以及倒数第二层的该线路层的该多个导接垫。
10.如权利要求9所述的具球栅阵列的系统封装模块的制造方法,其特征在于:以化学镀法形成该连接金属层。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2010102522351A CN102376662A (zh) | 2010-08-12 | 2010-08-12 | 具球栅阵列的系统封装模块及其制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2010102522351A CN102376662A (zh) | 2010-08-12 | 2010-08-12 | 具球栅阵列的系统封装模块及其制造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN102376662A true CN102376662A (zh) | 2012-03-14 |
Family
ID=45795042
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2010102522351A Pending CN102376662A (zh) | 2010-08-12 | 2010-08-12 | 具球栅阵列的系统封装模块及其制造方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102376662A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103378748A (zh) * | 2012-04-24 | 2013-10-30 | 光宝电子(广州)有限公司 | 电源供应器及同步整流模块电路板 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20040046255A1 (en) * | 2002-09-09 | 2004-03-11 | Chi-Hsing Hsu | Chip package structure |
CN101593736A (zh) * | 2008-05-28 | 2009-12-02 | 株式会社瑞萨科技 | 半导体装置及其制造方法 |
JP2010129991A (ja) * | 2008-12-01 | 2010-06-10 | Ngk Spark Plug Co Ltd | 配線基板 |
-
2010
- 2010-08-12 CN CN2010102522351A patent/CN102376662A/zh active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20040046255A1 (en) * | 2002-09-09 | 2004-03-11 | Chi-Hsing Hsu | Chip package structure |
CN101593736A (zh) * | 2008-05-28 | 2009-12-02 | 株式会社瑞萨科技 | 半导体装置及其制造方法 |
JP2010129991A (ja) * | 2008-12-01 | 2010-06-10 | Ngk Spark Plug Co Ltd | 配線基板 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103378748A (zh) * | 2012-04-24 | 2013-10-30 | 光宝电子(广州)有限公司 | 电源供应器及同步整流模块电路板 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101754843B1 (ko) | 집적 회로 패키지 기판 | |
US7687899B1 (en) | Dual laminate package structure with embedded elements | |
CN108235832B (zh) | 一种消费电子产品的主板及终端 | |
US20150022985A1 (en) | Device-embedded package substrate and semiconductor package including the same | |
US9147643B2 (en) | Semiconductor package | |
CN103229293B (zh) | 半导体芯片封装、半导体模块及其制造方法 | |
US9202742B1 (en) | Integrated circuit packaging system with pattern-through-mold and method of manufacture thereof | |
TW200610116A (en) | Micro-electronic package structure and method for fabricating the same | |
AU2017403198B2 (en) | Mainboard for consumer electronic product, and terminal | |
CN103620766B (zh) | 用于无芯基板的原位建立针栅阵列及其制造方法 | |
KR20120080923A (ko) | 반도체 패키지 및 이의 제조 방법 | |
TW200612526A (en) | Chip package structure, package substrate and manufacturing method thereof | |
TW200610466A (en) | Method for fabricating conductive bumps of a circuit board | |
US11502010B2 (en) | Module installation on printed circuit boards with embedded trace technology | |
CN112770495B (zh) | 全向内埋模组及制作方法、封装结构及制作方法 | |
CN102376662A (zh) | 具球栅阵列的系统封装模块及其制造方法 | |
CN103869327A (zh) | 一种一体化卫星导航芯片及其制造方法 | |
US9101058B2 (en) | IC package and assembly | |
CN202818296U (zh) | 双面小蓝牙模块 | |
TW200705630A (en) | Electrical connection structure of semiconductor chip in carrier board and method for fabricating the same | |
CN103869330A (zh) | 一种一体化卫星导航芯片及其制造方法 | |
TW200603373A (en) | Circuit board structure integrated with chip and method for fabricating the same | |
US10847479B2 (en) | Antenna formation by integrated metal layer or redistribution layer | |
CN109216884B (zh) | 天线结构 | |
CN109075157A (zh) | 半导体装置、半导体装置的制造方法和电子装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20120314 |