CN102369430A - 传感器装置及其制造方法 - Google Patents

Abstract

本申请提供了一种用于分析流体样品的传感器装置，其中该传感器装置包括包含至少三个感测层的堆叠感测配置和多层结构，其中多层结构具有形成在其中的适于让流体样品通过的孔，并且其中堆叠感测配置以在流体样品通过孔时流体样品通过堆叠感测配置的方式形成在多层结构中。

Description

传感器装置及其制造方法

技术领域

本发明涉及传感器装置，具体地涉及用于分析流体样品的传感器装置。而且，本发明涉及制造传感器装置的方法。

背景技术

生物传感器可以表示为可以用于被分析物的检测并可以将生物元件与物理化学或物理检测器元件结合在一起的装置。

聚合物(特别是核酸)的快速、可靠且便宜的表征已经日益变得重要。可以在单分子水平探测并直接读出杂交状态、碱基堆积、以及关键生物聚合物(如DNA、RNA、甚至蛋白质之类的细胞)的序列的高吞吐量装置将显著地改变生物学发展的速度。例如，US 5,795,782披露了偏压可以驱动单链荷电多核苷酸通过脂双层中的1-2纳米的跨膜通道。通道离子电流中的变化形式的数据在分子和原子水平提供了对生物聚合物的表征和结构的深刻理解。单个链通过通道可以被观察为离子电流的瞬时减少。采用生物隔膜和微孔的试验已经展示出对转位分子(translocatingmolecule)的结构具有特别的电子灵敏度。然而，常规方法和装置可能仍然存在一些关于流体样品的表征或区分流体样品的不同组分的可靠性的问题。

发明内容

因此，对于可以更加可靠地区分流体样品或被分析物，特别是DNA链的DNA碱基的不同组分或部分的传感器装置存在着需求。

为了满足上述需求，提供了根据独立权利要求的传感器装置和制造传感器装置的方法。在从属权利要求中描述了其它增强方面。

根据一个示例性方面，提供了用于分析流体样品的传感器装置，其中该传感器装置包括包含至少三个感测层的堆叠感测配置和多层结构，其中多层结构具有形成在其中的适于让流体样品通过的孔，并且其中堆叠感测配置以在流体样品通过孔时流体样品通过堆叠感测配置的方式形成在多层结构中。

具体地，例如，所述孔可以为具有圆形或矩形横截面的纳米孔。纳米孔的直径或宽度可以小于20nm，具体地小于10nm，更具体地小于5nm，如，小于2nm。所述孔可以为通孔，如，穿过整个多层结构的孔。因此，所述孔可以使得流体样品，如，被分析物，流过所述孔并因此流过多层结构。例如，流过所述孔的流体样品可以在每个感测配置的两部分之间形成间隔，即堆叠感测配置的每一层的一部分可以设置在所述孔的一侧，而堆叠感测配置的每一层的其它部分可以设置在所述孔的相对侧，如，堆叠感测配置的层可以形成限定所述孔的壁的一部分，然而，堆叠感测配置的每一层的所述部分可以电绝缘，其中所述孔和/或流体样品可以形成所述两部分之间的电绝缘。此外，可以设置密封层，其形成所述孔的侧壁，并将堆叠感测配置和流过所述孔的流体样品彼此隔离。

根据一个示例性方面，提供了一种用于分析流体样品的传感器阵列，其中该传感器阵列包括根据示例性方面的多个传感器装置。具体地，所述多个传感器装置可以形成在包括多个孔的单个多层结构中，每个孔与对应的堆叠感测配置相关联。

根据一个示例性方面，提供了一种制造堆叠感测配置的方法，该堆叠感测配置用于传感器装置，该传感器装置用于分析流体样品的组分，其中该方法包括提供包括堆叠感测配置的多层结构，并形成穿过堆叠感测配置的孔，其中所述孔适于让流体样品通过。具体地，所述孔的形成可以标准光刻技术，如蚀刻进行。然而，每一种适合的方法可以用来形成所述孔，如电子束、离子束等。在形成所述孔之后，可以对所述孔进行修改或处理。例如，在一些情况中，可以根据需要改变所述孔的尺寸。一种可行的改变可以是通过在所述孔的侧壁上沉积或形成间隔物(spacer)而减小所述尺寸。具体地，例如，所述多层结构的一个或多个层可以形成位于堆叠感测配置之上或之下的停止层，其可以用于进一步的处理步骤，如，蚀刻步骤或抛光步骤。例如，堆叠感测配置可以多个感测层，即，适于实时测量表示在该点通过感测层的流体样品的具体特性的信号的层。根据特定实施方式，感测层可以为导电层。

术语″传感器阵列″可以具体地表示多个传感器或传感器装置的例如成规则图案(如矩阵图案)的配置。这种传感器阵列的传感器的数量可以大于两个，具体地大于10个，更具体地大于100个。

术语″传感器装置″可以具体地表示可以用于检测流体样品或被分析物的任何装置。可以根据示例性实施方式实现的传感器的示例是气体传感器、生物传感器、pH传感器，湿度传感器等。根据一种实施方式，该传感器装置所基于的原理可以为电传感器原理，其可以根据例如通过采用堆叠感测配置的电测量检测流体样品或颗粒。

术语″流体样品″可以具体地表示任何物质状态的子集。这种流体可以包括液体、气体、等离子体，和在某种程度上为固体，以及其混合物。流体样品的示例为包含DNA的流体、包含细胞的流体、血液、皮下组织中的间隙液体、肌肉或脑组织、尿或其它体液。例如，流体样品可以为生物物质。这种物质可以包括蛋白质、多肽、核酸、DNA链等。而且，流体样品可以包括颗粒，如，分子、有机分子、生物颗粒、DNA、RNA、蛋白质、氨基酸、珠子(bead)、纳米珠(nano-beads)、纳米管等，特别是生物颗粒，如，在生物学或在生物或生物化学程序中扮演重要作用的任何颗粒，如基因、DNA、RNA、蛋白质、酶、细胞、细菌、病毒等。

术语″感测层″可以具体地表示能够单独或与其它感测层结合以检测流体样品的诸如电的、介电的、磁的或光学特性之类的具体特性的材料层。感测层可以由导电材料(Ta、TaN、Cu、Al、Ti...)或导电材料的组合组成。感测层可以完全或部分覆盖多层结构。它可以被图案化。

术语″堆叠感测配置″可以具体地表示数个感测层，例如至少三个感测层的配置，其中感测层配置在彼此之上，并具有设置在其间的电介质层，所述电介质层用于电绝缘感测层，使得可以形成多个独立的感测配置。术语″彼此之上″可以具体地表示堆叠感测配置可以具有近似二维范围，即沿两个维度的范围比沿第三个维度的范围大很多，并且感测层相对于第三方向，即具有小范围的方向堆叠或堆积。每个感测层可以适于进行通过的流体样品的特定特性的独立测量，其中所述测量可以基于流体样品或流体样品中的颗粒的电的、介电的、磁的或光学特性。感测层的组合可以适于进行通过的流体样品的特定特性的测量，其中所述测量可以基于流体样品或流体样品中的颗粒的电的、介电的、磁的或光学特性。

通过设置包括堆叠感测配置的传感器装置，能够为通过堆叠感测配置的一种相同流体样品或被分析物进行多次测量。因此，能够在之后进行统计和/或误差消除处理，因为流体样品，如，DNA，可以一个接一个地面对所述孔的数个感测层，或者可以面对感测层的组合。而且，堆叠感测配置的使用使得能够具有下述可能性，即将感测层设置为彼此靠近，以便可以实现关于流体样品的不同组分的良好分辨率。具体地，能够形成提供下述可能性的感测层配置，即可以进行流体样品的顺序″读取″或分析。例如，当DNA链穿过所述孔并因此穿过堆叠感测配置时，甚至能够区分DNA链的不同DNA碱基。此外，堆叠感测配置的使用使得能够在多层结构中实施数个金属层，以便还可以在多层结构中实现集成电路。例如，能够将电子元件集成在多层结构中，如，片上放大或片上信号处理是可行的。

此外，包括多个传感器装置的传感器阵列的设置可以导致检测或分析流体样品的并行性的增加。可选地，传感器装置或传感器阵列可以设置在衬底上或中，所述衬底可以形成传感器装置或传感器阵列的支撑，和/或也可以支撑或实现适于进行由通过的流体样品诱导或引起的信号的某些测量或处理的集成电路。

接下来，将说明传感器装置的其它示例性实施方式。然而，这些实施方式也适用于传感器阵列，并适用于制造用于传感器装置的堆叠感测配置的方法。

根据传感器装置的一个示例性实施方式，堆叠感测配置由感测层堆叠形成。

因此，术语″感测层堆叠″可以具体地表示至少三个感测层的配置，其中感测层设置在彼此之上并具有设置在其间的电介质层，所述电介质层用于电绝缘感测层，以便可以由两个感测层形成电容或电容器。术语″彼此之上″可以具体地表示感测层堆叠可以具有近似二维范围。所有的感测层可以具有相同的尺寸或可以具有不同的尺寸。

感测层可以数个电容器的一部分，例如，它可以与正上面的感测层一起形成电容器，并与正下面的感测层一起形成电容器。

通过提供包括感测层堆叠的传感器装置，能够进行通过所述多个电容的一种相同流体样品或被分析物的多次测量。为了测量与流体样品的通过相关联的信号，可以测量感测层中的电压变化、两个感测层之间的阻抗测量、和/或由两个感测层之间的隧穿或共振隧穿引起的电流。而且，感测层堆叠的使用使得能够具有下述可能性，即将感测层设置为彼此靠近，以便可以实现关于流体样品的不同组分的良好分辨率。具体地，能够形成提供下述可能性的感测层配置，即可以进行流体样品的顺序″读取″或分析。例如，当DNA链穿过所述孔并因此穿过堆叠感测配置时，甚至能够区分DNA链的不同DNA碱基。

根据传感器装置的一个示例性实施方式，感测层堆叠包括至少三个感测层，所述至少三个感测层设置在彼此之上并由设置在感测层之间的电介质层彼此电绝缘。具体地，感测层堆叠可以是平坦的，即，基本上具有二维范围的分层结构，即，在两个维度上具有相对大的方向，而在第三维度上，如厚度，与其它二维相比，范围小，如，所述厚度小于感测层堆叠的宽度和/或长度范围的十分之一或者甚至小于百分之一。

根据传感器装置的一个示例性实施方式，感测层具有小于10nm的厚度。具体地，所述厚度可以小于5nm，或者甚至小于2nm。优选地，所述厚度可以小于1nm，如，在0.1nm和0.5nm之间的范围内。

根据传感器装置的一个示例性实施方式，电介质层的厚度小于10nm。具体地，电介质层的厚度可以小于5nm，或者甚至小于3nm。优选地，电介质层的厚度可以小于1nm。

通过设置具有这种小的厚度的感测层和/或在不同层的感测层之间设置这种小的厚度的电介质层，能够分析或区分流体样品或流体样品中的颗粒中的非常小或短的组分、部分。例如，在流体样品包括DNA链的情况中，可能的是，甚至可以将单个碱基彼此区分开。

根据传感器装置的一个示例性实施方式，电介质层的厚度小于10nm。具体地，电介质层的厚度可以小于5nm，或者甚至小于3nm。优选地，电介质层的厚度可以小于1nm。

根据传感器装置的一个示例性实施方式，该传感器装置还包括耦合至堆叠感测配置的感测层的集成电路配置。

具体地，所述集成电路配置可以包括在多层结构中或者形成多层结构的一部分。例如，所述集成电路配置可以包括类似晶体管、存储器、处理器等之类的电子元件，其可以由已知的半导体技术，例如由CMOS技术实现。所述集成电路配置可以形成用于检测流体样品或被分析物的组分的检测系统的一部分，并且甚至可以包括用于处理通过采用所述堆叠感测配置检测的信号的处理器或其一部分。而且，所述集成电路配置可以包括某种放大器，其也可以以CMOS技术形成并且其可以适于为由堆叠感测配置提供的信号提供放大。

根据传感器装置的一个示例性实施方式，所述感测层中的至少一个适于驱动流体样品。

接下来，将说明用于制造用于传感器装置的堆叠感测配置的其它示例性实施方式。然而，这些实施方式也适用于传感器装置并适用于传感器阵列。

根据该方法的一个示例性实施方式，所述多层结构包括覆盖堆叠感测配置的覆盖层。具体地，覆盖层可以包括多个子层，其可以由例如氮化硅或氧化硅之类的电介质材料形成。

根据一个示例性实施方式，该方法还包括形成穿过覆盖层的初级孔，其中初级孔具有第一尺寸。具体地，可以采用光刻技术和蚀刻工艺形成初级孔。根据一个示例性实施方式，该方法还包括通过在初级孔的侧壁上形成间隔物配置使初级孔变窄。

通过使初级孔变窄，可以形成具有第二尺寸的孔，其中所述第二尺寸小于所述第一尺寸。可以变窄可以通过任何已知的沉积步骤进行，例如，通过化学汽相沉积等进行。通过这种变窄，有可能形成具有比通过标准光刻技术能够实现的尺寸、直径或尺度小的尺寸、直径或尺度，因为所述沉积步骤可以为适合形成具有精确厚度的层的方法，所述层可以用作间隔物，以便初级孔的精确尺寸可以调整。由于沉积技术是公知的和精确的，因此能够形成非常小的孔或纳米孔。具体地，未变窄的孔的尺寸、直径或宽度可以在20nm的范围内，或者甚至大于20nm，而变窄的孔的尺寸可以在1nm和10nm之间的范围中，或者甚至在该范围之下。提供具有这种小直径的孔纳米孔对于包括小的颗粒等的流体样品(例如，DNA链)是有利的，因为在感测层的检测区域存在流体样品的较少的其它材料，以便可以减少其它材料的屏蔽效应。具体地，在DNA链的情况中，小尺寸的纳米孔还会导致DNA链的延展，以便能够改善测量。

术语″间隔物″可以具体地表示主要沿垂直方向形成在另一结构上的层或结构。它可以通过材料的各向同性沉积形成在垂直结构上。它可以用来增加围绕孔的多层结构的水平尺寸，因此使所述孔变窄。

采用间隔物使孔变窄的技术对于蚀刻穿过包括大量层的多层结构是有好处的。

根据该方法的一个示例性实施方式，堆叠感测配置中的所述孔通过利用所述初级孔形成。具体地，可以使用变窄的初级孔，如，初级孔可以用作蚀刻掩膜。因此，通过采用初级孔或变窄的初级孔作为蚀刻掩膜，可以实现小的孔。

根据该方法的一个示例性实施方式，多层结构设置在衬底上。具体地，衬底可以包括集成电路配置，其可以通过标准半导体技术或处理(例如，CMOS技术)形成。衬底的形成或制造可以形成本发明的上述示例性实施方式的一部分，或者衬底可以预先制造或者为可以由供应商提供的标准衬底。

根据一个示例性实施方式，该方法还包括形成适于接触堆叠感测配置的接触端子。

根据一个示例性实施方式，该方法还包括在多层结构中集成电子元件。

根据特定示例性方面的概述，可以设置传感器装置或传感器配置，其包括至少三个感测层的多个感测层堆叠，每个感测层堆叠将堆叠感测配置与流体样品或被分析物从中通过的一个孔结合在一起。所述孔也可以称为纳米孔。感测层堆叠可以形成在衬底上或中，并且多个孔可以为通孔(或贯穿钻孔或隙孔或通路孔)。因此，多个通孔可以形成为延伸穿过整个衬底，所述通孔可以包括侧壁但可以没有封闭的底部。所述多个感测层堆叠中的每一个可以用来实时测量表示在该点通过对应的孔的流体样品或流体样品的至少一部分的电信号。感测层可以具有小的厚度，即，可以薄，以便可以良好的分辨率区分流体样品的组分。例如，流体样品可以包括由传感器装置或包括多个传感器装置的传感器阵列分析的DNA链，而流体样品流过所述传感器阵列的孔。在每个感测层堆叠的不同感测层之间的距离足够小时，能够确认DNA碱基序列。然而，流体样品通过整个堆叠感测配置期间的多次测量且因此测量的冗余度可以至少改善可实现的分析分辨率。在本文中，应当注意到，该测量冗余度不仅能够通过采用至少三个感测层基于相同的检测原理实现，而且也能够通过采用其中具有多层检测元件或检测单元的堆叠感测配置基于不同的检测原理(电的、磁的或光学原理)实现。每个感测层可以适于测量可以由对应的处理元件评估的特性。这种处理元件可以已经形成在衬底中或上，并且可以进行完整的处理或可以进行预处理，处理的结果可以传递至外部实体，如，外部处理器或计算装置的CPU。对于所述传递，可以提供电耦合至感测层或处理元件的通信接口，特别是通用串行总线(USB)接口。因此，信号可以供给至耦合的实体，如通信伙伴(communicationpartner)装置。这种通信伙伴装置可以为计算机(如膝上型电脑)，在该计算机处可以进一步评估所述测量。在替代实施方式中，传感器阵列可以是完全自给自足的，使得不需要与外部实体的连接。然而，在其中存在通信接口的实施方式中，诸如个人计算机之类的连接实体可以进一步处理测量结果和/或经由GUI(图形用户界面)将它们显示给用户。传感器阵列和通信伙伴装置之间的通信可以是有线连接(如在采用USB接口的实施方式中)，或者可以为无线通信(例如采用蓝牙、红外通信或射频通信)。

对于任何方法步骤，可以实施如根据半导体技术已知的任何常规程序。形成层或元件可以包括类似CVD(化学汽相沉积)，PECVD(等离子增强化学汽相沉积)，ALD(原子层沉积)或溅射之类的沉积技术。抛光可以包括CMP(化学机械抛光)。去除层或元件可以包括类似湿法蚀刻、等离子体蚀刻等之类的蚀刻技术，以及类似光学光刻、UV光刻、电子束光刻等之类的图案化技术。

本发明的实施方式不限于具体材料，以便可以使用多种不同的材料。对于导电结构，能够采用金属化结构、硅化结构或多晶硅结构。对于半导体区域或元件，可以采用多晶硅。对于绝缘部分，可以采用氧化硅或氮化硅。

可以实施类似CMOS、BIPOLAR、BICMOS之类的任何工艺技术。

根据以下将被描述的实施方式的示例，本发明的上述方面和其它方面是明显的，并参照实施方式的这些示例说明这些方面。

附图说明

以下将参照实施方式的示例更详细地描述本发明，但本发明不限于这些示例。

图1示意性地说明堆叠感测配置。

图2A-2D示意性地说明制造传感器装置，特别是制造传感器装置的纳米孔的方法。

图3A-B示意性地说明连接传感器装置的第一方法。

图4A-4J示意性地说明连接传感器装置的第二方法。

图5A-5H示意性地说明连接传感器装置的第三方法。

具体实施方式

附图中的说明是示意性的。在不同的附图中，给相似或相同的元件提供相似或相同的附图标记。

图1示意性地说明堆叠感测配置100，其包括如通过电介质层，例如氧化硅层105彼此绝缘的四个感测层101、102、103和104。所述绝缘可以单层形成或者可以由数个独立层或子层形成。具体地，所有子层或整个绝缘可以由或可以至少包括相同的材料，例如，氧化硅。而且，堆叠感测配置100包括孔或纳米孔106，其穿过所有的感测层和电介质层，即，可以形成通孔106。因此，流体样品，如，包括类似DNA链(由采用图1中描绘的字母标记的各个碱基示意性地指示)的颗粒的流体可以在通过堆叠感测配置100的同时可以穿过纳米孔。感测层的堆叠可以由已知的光刻技术形成，将参照图2更详细描述所述光刻技术。当流体样品穿过感测层堆叠时，感测层的电特性的变化可以形成信号，该信号可以从感测层传递至电路，其中该信号取决于刚刚通过对应的感测层的碱基。

在下文中，参照图2，描述了制造传感器装置，特别是制造传感器装置的纳米孔的方法。图2A示出了多层结构200，其包括衬底201，在衬底201上形成包括四个感测层203、204、205和206的感测层堆叠202，感测层203、204、205和206由导电材料，如TaN、Cu、Al等形成。感测层可以具有不同尺寸或范围的宽度和长度维度，使得可以在彼此不干扰的情况下从上方(在图2的坐标系统中)接触每个单层。感测层由电介质层207隔开。优选地，电介质层207的材料是俘获电荷的可能性低的材料，例如，氧化硅。在感测层堆叠202的顶部上形成有另外的电介质层208，其随后可以用作停止层，例如，用于蚀刻工艺。停止层208可以包括氮化硅。在停止层的顶部上形成有覆盖层209，其可以包括如图2A所示的数个子层210、211、212，并且可以由不同的电介质材料形成或至少包括不同的电介质材料，例如，氧化硅和氮化硅。电介质层208优选由氮化硅制成。电介质层210优选由氧化硅制成。电介质层211优选由氮化硅制成。电介质层212优选由氧化硅制成。

为了形成多层结构200的不同层，可以使用沉积、光刻和蚀刻技术。优选地，感测层和其间的电介质层207的厚度尽可能地薄，以实现流体样品的分辨率的改善，例如区分DNA链的不同碱基对。

图2B示意性地示出在覆盖层209中形成初级孔之后图2A的多层结构200，随后所述初级孔由间隔层214部分地填充，以实现具有小尺寸或直径的孔。因此，优选地，通过蚀刻工艺进行蚀刻，使得能够获得最小尺寸的蚀刻孔。蚀刻可以采用停止层208作为蚀刻停止。而且间隔物层214或间隔物减小了初级孔的尺寸并使初级孔变窄。间隔层可以通过各向同性沉积电介质材料，例如，氮化硅。

图2C示意性地示出在部分地去除间隔层214以在初级孔中形成间隔物之后图2B的多层结构。优选地，蚀刻是选择性蚀刻，例如，通过采用选择性蚀刻剂。例如，在间隔层由氮化硅形成的情况中，蚀刻剂可以非常好地蚀刻氮化硅，但仅蚀刻氧化硅到小的程度。具体地，可以进行该蚀刻步骤以去除初级孔底部的停止层207。

图2D示意性地示出在进行另一蚀刻步骤以在感测层堆叠202中蚀刻出孔或纳米孔299之后图2C的多层结构200。因此，可以使用相对于氮化硅具有尽可能大的选择性的蚀刻剂，即，该蚀刻剂可以非常好地蚀刻氧化硅，但仅氮化硅到小的程度，以保留一部分间隔物214。然而，在间隔物由其它材料形成的情况中，蚀刻剂优选相对于该材料是选择性的。蚀刻步骤露出衬底201位于所形成的纳米孔299的底部上的部分。

在下文中，参照图3，描述连接多层结构或传感器装置的第一方法，所述多层结构或传感器装置可以是通过参照图2描述的工艺形成的。在第一步骤中，形成通路315、316、317和318以分别露出感测层203、204、205和206的一部分。对于通路形成步骤，可以进行另一蚀刻步骤，其可以包括光抗蚀剂层319的沉积和图案化。由于图3中感测层具有不同的横向尺寸范围，因此能够单独地接触每个感测层，如图3所示。代替地，为了将感测层形成为使得它们具有不同的范围，在多层结构中可以包括导电线，用于扩大感测层的尺寸。在图3A中，导电线未示出，因为它们仅是感测层的延伸部分。导电层可以由Cu或Al形成。

图3B示出了在沉积填充通路的导电材料(如Al)以便形成接触线320之后图3B的多层结构。之后，剥离光抗蚀剂319，留下导电材料的接触或键合焊盘。之后，例如通过背面研磨和/或化学蚀刻去除衬底。在图3的情形中描述的连接方法可以特别适合感测层具有确保电导足够高以至于在感测层中没有电压降的厚度的情况。

在下文中，参照图4，描述了连接多层结构或传感器装置的第二方法，所述多层结构或传感器装置可以通过参考图2描述的工艺形成的。为清楚起见，在图4中仅示出已经在图2的情形中讨论和描述的附图标记中的一部分。牺牲层430和可选的硬掩膜431沉积在图2的多层结构的顶部上，用于进一步的处理。可能的牺牲材料可以为聚合物材料或多晶硅。随后，以所述孔由牺牲层和硬掩膜填充和覆盖的方式例如通过蚀刻对牺牲层和可选的硬掩膜进行图案化。

图4B示出了在沉积顶层432之后图4A的多层结构，顶层432可以由电介质材料，例如，氧化硅。随后例如通过化学机械抛光(CMP)可以对顶层432的顶面进行平坦化。

图4C示出了在用于形成通路415、416、417和418的另一蚀刻步骤之后图4B的多层结构，通路415、416、417和418可以用来由接触线420接触感测层，接触线420可以由金属材料，例如Cu，W或其它适合的材料的插塞形成。对于各个蚀刻步骤，可以由TaN形成的感测层可以起停止层的作用。在沉积接触线之后，例如通过CMP可以再次对表面进行平坦化，以平坦化插塞材料。

图4D和图4E示出了在一些可选的进一步处理步骤之后图4C的多层结构，所述可选的进一步处理步骤用于通过采用沉积步骤，蚀刻步骤和/或CMP步骤形成附加的金属层440(例如，Cu)、电介质层441(例如，氧化硅)、键合焊盘442(例如，Al)和钝化层443(例如，氮化硅)等。在图4E中，为清楚起见，仅示出用于两个感测层的键合焊盘。此外，用于感测层的键合焊盘可以形成在不同层或平面上。

图4F在顶视图中说明图4E的多层结构。此外，示出了不同的元件的一些尺寸。然而，必须清楚地声明，所述尺寸不限于给出的数值，而是可以适应特定需求。具体地，示出了键合焊盘442的尺寸，键合焊盘442可以具有矩形或方形横截面，以及约20微米至35微米的尺寸。而且，在图4F中可以看到四个通路415、416、417和418，并且它们可以具有约130nm的尺寸，且彼此隔开约150nm至2微米的距离。而且，被填充的纳米孔299形成在多层结构中。

图4G示出了在通过图案化钝化层443和电介质层441进行附加的蚀刻步骤以露出牺牲层430或硬掩膜431之后图4E的多层结构。优选地，可以采用相对于牺牲层430的材料是选择性的蚀刻剂，即，该蚀刻剂可以确保牺牲层430不被蚀刻或者至少仅被蚀刻到小的程度。

图4H示出了在执行附加的蚀刻步骤以去除牺牲层430之后图4G的多层结构。在该情况中，可以选择仅仅或至少主要去除牺牲层430的蚀刻剂，使得衬底，例如硅晶片，在纳米孔299的区域中露出。之后，处理衬底以至少部分地去除它。这种处理可以通过背面研磨或蚀刻进行。

图4I在顶视图中说明图4H的多层结构。图4I与图4F的不同之处主要在于纳米孔299不再由牺牲层填充的事实。

图4J以另一种替代配置示出了图4I的多层结构。具体地，以每个感测层主要沿不同的方向延伸的方式形成感测层。例如，在示出包括四个感测层的感测层堆叠的图4的情况中，感测层可以大致沿相差90度的角度的方向延伸。这种配置使得能够使用较短的感测层，例如通过降低感测层堆叠和多层结构寄生电容和电阻，这可以改善采用感测层进行测量。

在下文中，参照图5，描述描述了连接多层结构或传感器装置的第三方法，所述多层结构或传感器装置可以通过参考图2描述的工艺形成的。图5A示出了衬底500，在衬底500上形成有集成电路，该集成电路在图5中仅由层501示意性地说明。该集成电路可以采用已知的或标准技术(例如，CMOS)形成，并且可以形成集成芯片。衬底的特定区域502可以不包括集成电路的结构。在该区域中随后可以形成传感器装置的纳米孔。在层501的顶部，在图5A中指示了一些键合焊盘503，其可以由导电材料形成，例如，由Al形成。而且，图5A示出了包封层504，其可以由电介质材料形成，例如，氮化硅。在键合焊盘503的上方，可以去除包封以露出键合焊盘。所述集成芯片可以为标准芯片，并且可以是商业上可买到的，或者可以根据具体需求进行制造。

图5B示出在某些进一步的处理步骤之后图5A的多层结构，在所述处理步骤，电介质层505，例如，氧化硅，形成在随后例如通过CMP平坦化的结构上。此外，蚀刻停止层506沉积在电介质层505上，电介质层505随后可以被图案化，以提供到达至少一些键合焊盘503的通道，使得露出的键合焊盘可以由金属层507接触，金属层507可以由金属化层形成，例如，Cu层。

图5C示出了在一些进一步的处理步骤之后图5B的多层结构，在所述处理步骤中，另一电介质层508，例如，氧化硅，沉积在蚀刻停止层506的顶部上，且随后被图案化，以通过形成凹陷509露出至少一部分金属层507。应当注意到，图5C-图5H描述了形成感测层堆叠的方法，其与如关于图2A-图2D描述的方法在步骤方面稍微不同。

图5D示出了在一些进一步的处理步骤之后图5C的多层结构，在所述处理步骤中，导电材料层510沉积在电介质层508和凹陷509的顶部上，其中该导电材料例如可以为TaN。层510可以为第一感测层。导电层510随后可以例如通过CMP被平坦化，并且随后被图案化，以仅留下由导电材料覆盖或填充的区域，所述区域形成在感测层中或者是随后用于感测层的接触区域。具体地，导电层510可以保留在金属层507的区域中，或者保留在集成芯片501的无结构区域502上方的区域中。

图5E示出了在一些进一步的处理步骤之后图5D的多层结构，在所述处理步骤中，沉积另一电介质层511，其包括氧化硅，例如，以覆盖导电层510并提供针对另一感测层的绝缘层。电介质层511随后可以被图案化，例如被蚀刻，以再次露出导电层510的一部分，以使得能够接触第一感测层。具体地，露出的部分可以对应于形成并用导电层填充的凹陷509的区域，即，在设置在金属层507上方的区域中。

图5F示出了在一些进一步的处理步骤之后图5E的多层结构，在所述处理步骤中，形成另一金属层512，其在某种图案化之后形成第二感测层和第二感测层的接触区域。随后，以类似于参照图5D描述的方式例如通过CMP平坦化金属层512并蚀刻金属层512，即，在无结构区域502上形成第二感测层，并提供至第二感测层的接触。在该图案化步骤之后，形成电介质覆盖层513。

如参照图5D和图5E描述的进一步的步骤可以被重复以提供多于两层的感测层。为了使本说明书和图5清楚起见，感测层的数量限制为两个。

参照图5G，示出了纳米孔299的形成。然而，由于该纳米孔的形成类似于如在图2的情形中描述的工艺，因此省略详细的描述。通常，电介质覆盖层形成在图5F中示出的结构上，并且初级孔形成在无结构区域502的上方。随后，例如包括氮化硅的变窄层214形成在初级孔上和之中。随后，通过采用由变窄层形成的间隔物为掩膜对感测层堆叠进行图案化，例如，蚀刻感测层堆叠，其中所述图案化在蚀刻停止层506处停止。这种图案化在感测层堆叠的区域中形成纳米孔。

参照图5H，示出了键合焊盘开口，即，图案化露出了至少一些键合焊盘503，以由导电层514接触它们。这种开口也可以由蚀刻步骤进行。如果必要，如果在顶部需要附加的金属层，或者采用剥离技术，则可以在该蚀刻步骤期间由保护层(例如牺牲层)保护纳米孔。然而，所述附加的金属层也可以这样保留，即如图5H中说明的那样凸起，因为键合焊盘和顶层之间的高度差515可以仅为数微米，这不会引起任何问题。另一方案可以是在背面研磨之后从背侧进行接触。

参照图5I，描述了打开纳米孔，即提供通孔的另一步骤。在第一步骤中，进行衬底500的背面研磨，其后进行无结构区域502的图案化步骤。在该图案化步骤(例如，蚀刻步骤)中，去除无结构区域以及该区域中的包封层504和电介质层505。蚀刻停止层506可以在该蚀刻步骤中用作蚀刻停止。随后，去除该区域中的蚀刻停止层以打开纳米孔，以便提供穿过图5中示出的结构的用于流体样品的通道。此外，在图5I中还给出一些示例性尺寸。具体地，感测层堆叠的该区域中的纳米孔的横截面尺寸为5nm的量级，而穿过衬底和集成电路层501的通路可以在5微米的范围内。键合焊盘的横向尺寸可以在35微米的范围内，而键合焊盘之间的距离可以在100微米的范围内。电介质层505的厚度可以在3微米的范围内，而集成芯片501的厚度可以在10微米的范围内。多层结构550的厚度可以在1微米的范围内，而每个感测层的横向尺寸可以在1微米的范围内。此外，接触键合焊盘的接触线的宽度可以在33微米的范围内。然而，应当强调，这些数值仅仅是示例性尺寸，其可以根据具体需求在宽的范围中进行改变。在替代实施方式中，例如通过硅通路技术，可以在背侧而不是前侧形成至键合焊盘的接触。

应当注意到，虽然参照附图描述了两个感测层，但当然能够采用其它数量，特别是更大数量的感测层。而且，应当注意到，传感器阵列可以被制造为包括具有对应的孔或纳米孔的多个感测层堆叠。此外，还注意到，当然除了描述的材料之外的其它材料也是可行的。而且，应当注意到，在上述描述中声明的具体材料仅仅是示例性，例如，代替作为感测层的导电材料的TaN，可以采用每一种其它适合的导电材料。

包括感测层堆叠的上述传感器装置可以适合基于感测层中的电压变化、两个感测层之间的隧穿电流或共振隧穿、或两个感测层之间的阻抗测量进行检测或采样。由于两个顺次感测层之间的小间距是可能的，因此甚至能够识别后区分靠在一起非常近的聚合物的单体，如DNA链中的碱基。而且，采用不同感测层的冗余测量可以降低源于流体样品的运动的模糊性，因为流体样品的移动速率和/或移动方向可以改变，在未提供由数个感测层带来的冗余的情况中，这会导致下述事实，即不清楚流体样品是否包括多倍相同的单体，或是否数次测量相同的单体。此外，它能够改善并行处理，因为它能够提供堆叠感测配置阵列，其不需要单独的片外的电子装置，如处理和放大。具体地，一些描述的实施方式可以具有下述优点：

感测层之间的距离可以非常小并且非常精确，能够导致DNA碱基之间的更好的区别，

可以包括大量感测层，

在相对″高″层中蚀刻数纳米的孔的可能性，在所述相对″高″层中可以包括数个感测层或检测系统，能够导致顺序的读取，

形成阵列以代替离散装置的可能性，因为具有数个金属层和电路是可行的，能够导致改善的并行性，

事后统计和误差消除处理的可能性，因为DNA将一个接一个地面对每个纳米孔中的数个感测层，并且平行的数个纳米孔可以屏蔽数个DNA链，

集成CMOS使得片上放大(例如，通过集成Sauty电桥)和片上信号处理能够可行的可能性，以及

可以使用常规光刻技术代替电子束、离子束或具有造型的离子束。

而且，应当注意到，优选地，至感测层的连接路径或连接链路可以短，和/或键合焊盘和感测层之间的各个连接点可以靠近纳米孔设置，使得能够降低堆叠感测配置的寄生电容或高电阻。最后，应当注意到，上述实施方式说明而不是限制本发明，并且本领域技术人员将能够设计不偏离本发明的如由随附权利要求限定的保护范围的多种替代实施方式。在权利要求中，括号中的任何附图标记不应当解释为限制权利要求。词语″包括″和″包含″等不排除除在任何权利要求或作为整体的说明书中列出的那些元件或步骤之外的其它元件或步骤的存在。元件的单数引用不排除这种元件的复数引用，反之亦然。在列举数个装置的装置权利要求中，这些装置中的数个可以由一个相同的软件或硬件项目实施。重要的是在彼此不同的从属权利要求中描述的某些措施不表示这些措施的组合不能带来优点。

Claims (15)

1.一种用于分析流体样品的组分的传感器装置，该传感器装置包括：

堆叠感测配置(202)，包括至少三个感测层；和

多层结构(200)，

其中多层结构(200)具有形成在其中的适于让流体样品通过的孔(299)；

其中堆叠感测配置(202)以在流体样品通过孔(299)时流体样品通过堆叠感测配置(202)的方式形成在多层结构(200)中。

2.根据权利要求1所述的传感器装置，

其中堆叠感测配置(202)包括至少三个感测层(203，204，205，206)，所述至少三个感测层设置在彼此之上并由设置在两个感测层之间的电介质层(207)彼此电绝缘。

3.根据权利要求2所述的传感器装置，

其中感测层具有小于10nm的厚度。

4.根据权利要求2所述的传感器装置，

其中电介质层的厚度小于10nm。

5.根据权利要求1所述的传感器装置，还包括：

集成电路配置(501)，耦合至堆叠感测配置(202)的感测层。

6.根据权利要求1所述的传感器装置，

其中所述感测层中的至少一个适于驱动流体样品。

7.一种用于分析流体样品的组分的传感器阵列，该传感器阵列包括：

多个根据权利要求1的多个传感器装置。

8.一种制造堆叠感测配置(202)的方法，该堆叠感测配置用于传感器装置，该传感器装置用于分析流体样品的组分，该方法包括：

提供包括堆叠感测配置(202)的多层结构(200)；以及

形成穿过堆叠感测配置(202)的孔(299)，其中所述孔(299)适于让流体样品通过。

9.根据权利要求8所述的方法，

其中多层结构(202)包括覆盖堆叠感测配置(202)的覆盖层(209)。

10.根据权利要求9所述的方法，还包括：

形成穿过覆盖层的初级孔，其中初级孔具有第一尺寸。

11.根据权利要求10所述的方法，还包括：

通过在初级孔的侧壁上形成间隔物配置(214)使初级孔变窄。

12.根据权利要求10所述的方法，

其中堆叠感测配置(202)中的所述孔(299)通过利用所述初级孔形成。

13.根据权利要求8所述的方法，

其中多层结构设置在衬底(201)上。

14.根据权利要求8所述的方法，还包括：

形成适于接触堆叠感测配置(202)的接触端子(420)。

15.根据权利要求8所述的方法，还包括：

在多层结构中集成电子元件。

Images