CN102355255A - Cmos全加器及其方法 - Google Patents

Cmos全加器及其方法 Download PDF

Info

Publication number
CN102355255A
CN102355255A CN201110198463XA CN201110198463A CN102355255A CN 102355255 A CN102355255 A CN 102355255A CN 201110198463X A CN201110198463X A CN 201110198463XA CN 201110198463 A CN201110198463 A CN 201110198463A CN 102355255 A CN102355255 A CN 102355255A
Authority
CN
China
Prior art keywords
circuit
signal
inverter
full adder
parallel connection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201110198463XA
Other languages
English (en)
Other versions
CN102355255B (zh
Inventor
贾嵩
李夏禹
刘俐敏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Peking University
Original Assignee
Peking University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Peking University filed Critical Peking University
Priority to CN 201110198463 priority Critical patent/CN102355255B/zh
Publication of CN102355255A publication Critical patent/CN102355255A/zh
Application granted granted Critical
Publication of CN102355255B publication Critical patent/CN102355255B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Logic Circuits (AREA)

Abstract

本发明公开了一种CMOS全加器及其方法，涉及集成电路技术领域，所述CMOS全加器包括串联的进位输出电路和本位和输出电路；所述进位输出电路包括：反相器以及并联的电路P1和电路N1；所述电路P1和所述电路N1分别连接所述反相器；所述本位和输出电路包括：反相器以及并联的电路P2和电路N2；所述电路P2和所述电路N2分别连接所述反相器；所述电路P2包括：并联的电路P21和电路P22；所述电路N2包括：并联的电路N21和电路N22；本发明在保证所构成的N位加法器具有明显速度优势的同时，减少了MOS管的数量，减少了全加器单元的内部节点电容以及输入信号的负载，并且能提高电路的运行速度并降低电路功耗。

Description

CMOS全加器及其方法
技术领域
本发明涉及集成电路技术领域，尤其涉及一种CMOS全加器及其方法。
背景技术
在大规模集成电路的发展历程中，数据运算一直扮演着重要的角色。而加法运算(包括求和、减法、乘法、除法、幂指数运算等)作为常见的数据运算是数字系统(例如：数字信号处理器(DSP)、中央处理器(CPU)、算术逻辑单元(ALU)以及数模转换器(ADC)等)中最基础最核心的部分。
传统的1位全加器单元有3个输入信号(A、B、Cin)和两个输出信号(S和Co)。输出信号中S是本位和，Co是进位输出信号。两个输出信号可以分别表示为：
Co＝AB+ACin+BCin＝AB+(A+B)Cin
S = A ⊕ B ⊕ C in = ( A + B + C in ) Co ‾ + A BC in
根据上式构建出的传统CMOS全加器是一种28管的结构，这种传统结构的进位输入信号Cin的负载比较大(3个PMOS管和3个NMOS管)，使得构建出的N位加法器，运算速度比较慢。图1中给出的是一种改进后的CMOS全加器结构HSFA(High Speed Full Adder)。该结构将Cin信号的负载降低到了2个PMOS管和2个NMOS管，从而由它构成的N位加法器却可以具有明显的速度优势。但同时它引入了更多的晶体管数量(36个MOS管)，更多的节点电容和更大的功耗。
发明内容
(一)要解决的技术问题
本发明要解决的技术问题是：提供一种CMOS全加器及其方法，其在保证所构成的N位加法器具有明显速度优势的同时，减少了MOS管的数量，减少了全加器单元的内部节点电容以及输入信号的负载，因而降低了电路功耗，并且在构成N位加法器能够提高电路的运行速度。
(二)技术方案
为解决上述问题，本发明提供了一种CMOS全加器，包括串联的进位输出电路和本位和输出电路；
所述进位输出电路包括：反相器以及并联的电路P1和电路N1；所述电路P1和所述电路N1分别连接所述反相器；
所述电路P1包括：PMOS管MP1、MP2和MP3；其中，所述MP1与串联的MP2、MP3并联，且所述MP1连接电路L1，所述MP2连接电路L2；
所述电路N1包括：NMOS管MN1、MN2和MN3；其中，所述MN1与串联的MN2、MN3并联，且所述MN1连接电路L2，所述MN2连接电路L1；
所述本位和输出电路包括：反相器以及并联的电路P2和电路N2；所述电路P2和所述电路N2分别连接所述反相器；
所述电路P2包括：并联的电路P21和电路P22；
所述电路P21包括：串联的PMOS管MP4和PMOS管MP5；其中，所述MP4连接电路L2；
所述电路P22包括：PMOS管MP6、MP7和MP8，其中，所述MP8与并联的所述MP6和MP7串联，所述MP6连接电路L1，所述MP7连接电路L3；
所述电路N2包括：并联的电路N21和电路N22；
所述电路N21包括：串联的NMOS管MN4和NMOS管MN5；其中，所述MN4连接电路L1；
所述电路N22包括：NMOS管MN6、MN7和MN8，其中，所述MN8与并联的所述MN6和MN7串联，所述MN6连接电路L2，所述MN7连接电路L4；
所述电路L1用于产生输入信号A、B的A+B信号；
所述电路L2用于产生输入信号A、B的AB信号；
所述电路L3用于产生输入信号A、B的
Figure BDA0000076091800000031
信号；
所述电路L4用于产生输入信号A、B的
Figure BDA0000076091800000032
信号。
其中，所述电路L1包括串联的或非门和反相器。
其中，所述电路L2包括串联的与非门和反相器。
其中，所述电路L3包括与非门。
其中，所述电路L4包括或非门。
一种利用前述CMOS全加器进行运算的方法，包括以下步骤：
S1：输入信号A、B和Cin，电路L1、L2分别产生信号A+B和信号AB，电路L3、L4分别产生
Figure BDA0000076091800000033
和信号
Figure BDA0000076091800000034
S2：电路P1或N1产生进位输出信号CO的反而后经反相器输出信号CO；
S3：信号
Figure BDA0000076091800000036
输入电路P2、N2，电路P2或N2产生本位和输出信号S的反
Figure BDA0000076091800000037
而后经反相器输出信号S。
其中，所述方法还包括：
当输入信号A和B同时为0时，MP1和MP6导通；
当输入信号A和B中有1个为0时，MP2和MP4导通；
当输入信号A和B同时为1时，MN1和MN6导通；
当输入信号A和B中有一个为1，MN2和MN4导通。
(三)有益效果
本发明通过将串联或并联的两个MOS管等效为一个MOS管，减少了晶体管数量、提高了运行速度，同时降低了功耗，减小了电路面积，有助于提高电路集成度；本发明具有较小的Cin负载，在构成N位加法器时可以明显提高工作速度。
附图说明
图1为本发明背景技术所述的CMOS全加器HSFA的电路图；
图2为本发明实施例中所述CMOS全加器的电路图；
图3为本发明实施例中所述CMOS全加器的方法流程图；
图4为本发明实施例中所述4位加法器的仿真验证原理图。
具体实施方式
下面结合附图和实施例，对本发明的具体实施方式作进一步详细描述。以下实施例用于说明本发明，但不用来限制本发明的范围。
如图2所示，本发明所述的CMOS全加器，包括串联的进位输出电路和本位和输出电路；
所述进位输出电路包括：反相器以及并联的电路P1和电路N1；所述电路P1和所述电路N1分别连接所述反相器；
所述电路P1包括：PMOS管MP1、MP2和MP3；其中，所述MP1与串联的MP2、MP3并联，且所述MP1连接电路L1，所述MP2连接电路L2；
所述电路N1包括：NMOS管MN1、MN2和MN3；其中，所述MN1与串联的MN2、MN3并联，且所述MN1连接电路L2，所述MN2连接电路L1；
所述本位和输出电路包括：反相器以及并联的电路P2和电路N2；所述电路P2和所述电路N2分别连接所述反相器；
所述电路P2包括：并联的电路P21和电路P22；
所述电路P21包括：串联的PMOS管MP4和PMOS管MP5；其中，所述MP4连接电路L2；
所述电路P22包括：PMOS管MP6、MP7和MP8，其中，所述MP8与并联的所述MP6和MP7串联，所述MP6连接电路L1，所述MP7连接电路L3；
所述电路N2包括：并联的电路N21和电路N22；
所述电路N21包括：串联的NMOS管MN4和NMOS管MN5；其中，所述MN4连接电路L1；
所述电路N22包括：NMOS管MN6、MN7和MN8，其中，所述MN8与并联的所述MN6和MN7串联，所述MN6连接电路L2，所述MN7连接电路L4；
所述电路L3用于产生输入信号A、B的
Figure BDA0000076091800000051
信号，所述电路L3包括与非门，例如：电路L3为与非门。
所述电路L4用于产生输入信号A、B的
Figure BDA0000076091800000052
信号，所述电路L4包括或非门。例如：电路L4为或非门。
所述电路L1用于产生输入信号A、B的A+B信号，所述电路L1包括串联的或非门和反相器。例如：电路L1包括电路L4和与电路L4连接的反相器。
所述电路L2用于产生输入信号A、B的AB信号，所述电路L2包括串联的与非门和反相器。例如：电路L2包括电路L3和与电路L3连接的反相器。
如图3所示，本发明所述利用前述CMOS全加器进行运算的方法，包括以下步骤：
S1：输入信号A、B和Cin，电路L1、L2分别产生信号A+B和信号AB，电路L3、L4分别产生
Figure BDA0000076091800000053
和信号
Figure BDA0000076091800000054
S2：电路P1或N1产生进位输出信号CO的反
Figure BDA0000076091800000055
而后经反相器输出信号CO；
S3：信号
Figure BDA0000076091800000056
输入电路P2、N2，电路P2或N2产生本位和输出信号S的反而后经反相器输出信号S。
其中，所述方法还包括：
当输入信号A和B同时为0时，MP1和MP6导通；
当输入信号A和B中有1个为0时，MP2和MP4导通；
当输入信号A和B同时为1时，MN1和MN6导通；
当输入信号A和B中有一个为1，MN2和MN4导通。
本发明所述的电路结构不仅减少了MOS管的数量(新结构用到了32个MOS管)，同时减少了全加器单元的内部节点电容以及A与B的负载，可以提高电路速度并降低电路功耗。
本发明的原理：
对于一个N位的加法器来说，其输出端的延迟时间是与N相关的函数。如果对于每一位全加器，进位输入Cin到进位输出Co的延迟时间为Tcarry，进位输入Cin到本位和的延迟时间为Tsum，那么对于整个加法器的延迟Tadder可以表示为：
Tadder＝(N-1)Tcarry+Tsum
可以看到决定一个全加器链的工作速度的关键参数在于Cin到Co的延迟时间Tcarry。所以降低Tcarry对于全加器速度的提高至关重要。而降低该延迟时间一是可以通过降低全加器单元Co端的节点电容来提高进位输出信号Co的产生速度，二是可以降低Cin的负载以降低低位全加器单元Co的负载，来提高进位信号传递的速度。
由于输入信号A＝1，B＝0时，现有的CMOS全加器对节点的充放电，还包括了输入信号A与B控制的MOS管的连接处的电容，如图1中的X、Y节点。而本发明没有此处的额外电容，从而进一步提高了进位输出的速度，输入信号A和B的负载减少了，进而使得电路的整体节点电容减少有助于降低电路功耗。
对1位全加器电路进行仿真验证，采用smic 65nm的工艺库(电源电压1V，室温环境)，利用HSFA和本发明所述COMS全加器进行仿真对比。
表1列出了对两种1位全加器仿真得到的结果。其中延迟时间只考虑Cin到输出的最大延迟。功耗是在输入信号频率为100MHz的情况下测得。可以看出HSFA的额外的面积和功耗是比较大的。而本发明所述的CMOS全加器不仅具有更快的速度，相比HSFA所需要的功耗和面积的代价也比较小。具体来讲相对HSFA，本发明降低了功耗14.8％，Co和S的功耗延迟积(PDP)分别降低了18.9％和21.3％。
表1
Figure BDA0000076091800000071
为了进一步观察N位全加器级联后的加法器电路性能，以4位加法器为例进行仿真验证(如图4所示)。由于Cin到输出Co3以及S3的最大延迟时间出现在A0-A3＝1，B0-B3＝0的情况，所以将A0-A3以及B0-B3分别连在一起进行仿真。仿真结果也表明A0-A3＝1，B0-B3＝0时，Cin0到输出Co3以及S3具有最大的延迟。
表2中给出了A0-A3＝1，B0-B3＝0的情况下输入到输出Co3以及S3的传播延迟(包括上升延迟和下降延迟)。可以看出本发明所述全加器构成的4位加法器具有更小的延迟。如果用最大延迟时间(这里是Cin的下降沿到S3的上升沿的延迟)表示4位加法器的延迟时间的话，新结构的加法器相对HSFA有8.4％的速度提高。
表2
Figure BDA0000076091800000072
以上实施方式仅用于说明本发明，而并非对本发明的限制，有关技术领域的普通技术人员，在不脱离本发明的精神和范围的情况下，还可以做出各种变化和变型，因此所有等同的技术方案也属于本发明的范畴，本发明的专利保护范围应由权利要求限定。

Claims (7)

1.一种CMOS全加器，其特征在于，包括串联的进位输出电路和本位和输出电路；
所述进位输出电路包括：反相器以及并联的电路P1和电路N1；所述电路P1和所述电路N1分别连接所述反相器；
所述电路P1包括：PMOS管MP1、MP2和MP3；其中，所述MP1与串联的MP2、MP3并联，且所述MP1连接电路L1，所述MP2连接电路L2；
所述电路N1包括：NMOS管MN1、MN2和MN3；其中，所述MN1与串联的MN2、MN3并联，且所述MN1连接电路L2，所述MN2连接电路L1；
所述本位和输出电路包括：反相器以及并联的电路P2和电路N2；所述电路P2和所述电路N2分别连接所述反相器；
所述电路P2包括：并联的电路P21和电路P22；
所述电路P21包括：串联的PMOS管MP4和PMOS管MP5；其中，所述MP4连接电路L2；
所述电路P22包括：PMOS管MP6、MP7和MP8，其中，所述MP8与并联的所述MP6和MP7串联，所述MP6连接电路L1，所述MP7连接电路L3；
所述电路N2包括：并联的电路N21和电路N22；
所述电路N21包括：串联的NMOS管MN4和NMOS管MN5；其中，所述MN4连接电路L1；
所述电路N22包括：NMOS管MN6、MN7和MN8，其中，所述MN8与并联的所述MN6和MN7串联，所述MN6连接电路L2，所述MN7连接电路L4；
所述电路L1用于产生输入信号A、B的A+B信号；
所述电路L2用于产生输入信号A、B的AB信号；
所述电路L3用于产生输入信号A、B的
Figure FDA0000076091790000021
信号；
所述电路L4用于产生输入信号A、B的
Figure FDA0000076091790000022
信号。
2.如权利要求1所述的CMOS全加器，其特征在于，所述电路L1包括串联的或非门和反相器。
3.如权利要求1所述的CMOS全加器，其特征在于，所述电路L2包括串联的与非门和反相器。
4.如权利要求1所述的CMOS全加器，其特征在于，所述电路L3包括与非门。
5.如权利要求1所述的CMOS全加器，其特征在于，所述电路L4包括或非门。
6.一种利用权利要求1-5中任一项所述CMOS全加器进行运算的方法，其特征在于，包括以下步骤：
S1：输入信号A、B和Cin，电路L1、L2分别产生信号A+B和信号AB，电路L3、L4分别产生
Figure FDA0000076091790000023
和信号
Figure FDA0000076091790000024
S2：电路P1或N1产生进位输出信号CO的反
Figure FDA0000076091790000025
而后经反相器输出信号CO；
S3：信号
Figure FDA0000076091790000026
输入电路P2、N2，电路P2或N2产生本位和输出信号S的反
Figure FDA0000076091790000027
而后经反相器输出信号S。
7.如权利要求6所述进行运算的方法，其特征在于，还包括：
当输入信号A和B同时为0时，MP1和MP6导通；
当输入信号A和B中有1个为0时，MP2和MP4导通；
当输入信号A和B同时为1时，MN1和MN6导通；
当输入信号A和B中有一个为1，MN2和MN4导通。
CN 201110198463 2011-07-15 2011-07-15 Cmos全加器及其方法 Expired - Fee Related CN102355255B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 201110198463 CN102355255B (zh) 2011-07-15 2011-07-15 Cmos全加器及其方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 201110198463 CN102355255B (zh) 2011-07-15 2011-07-15 Cmos全加器及其方法

Publications (2)

Publication Number Publication Date
CN102355255A true CN102355255A (zh) 2012-02-15
CN102355255B CN102355255B (zh) 2013-09-11

Family

ID=45578762

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 201110198463 Expired - Fee Related CN102355255B (zh) 2011-07-15 2011-07-15 Cmos全加器及其方法

Country Status (1)

Country Link
CN (1) CN102355255B (zh)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102722351A (zh) * 2012-05-30 2012-10-10 北京大学 进位保留乘法器
CN102751979A (zh) * 2012-07-13 2012-10-24 上海交通大学 一种亚阈值低功耗的全加器
CN104166536A (zh) * 2014-07-17 2014-11-26 南京航空航天大学 一种低负载镜像加法器
CN104467815A (zh) * 2014-12-05 2015-03-25 北京大学 一种基于延时的双轨预充逻辑p型及n型全加器电路
CN107517045A (zh) * 2017-07-20 2017-12-26 华南理工大学 一种环形振荡器
CN109828743A (zh) * 2019-02-01 2019-05-31 杭州嘉楠耘智信息科技有限公司 加法器进位输出计算电路
CN110531953A (zh) * 2019-08-28 2019-12-03 厦门大学 微流控逻辑运算单元及薄膜透镜调焦系统
CN112118005A (zh) * 2019-06-20 2020-12-22 中芯国际集成电路制造(上海)有限公司 Cmos全加器和多位全加器
CN114710150A (zh) * 2022-05-31 2022-07-05 中科南京智能技术研究院 一种cmos全加器

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN2620945Y (zh) * 2003-06-26 2004-06-16 上海华园微电子技术有限公司 低电压低功耗高速的1位cmos全加器电路
CN1641649A (zh) * 2004-12-24 2005-07-20 清华大学 Cmos功耗平衡延时不敏感加法器用的进位产生电路
US7185042B1 (en) * 2001-11-09 2007-02-27 National Semiconductor Corporation High speed, universal polarity full adder which consumes minimal power and minimal area
US20080183784A1 (en) * 2007-01-31 2008-07-31 National Yunlin University Of Science And Technology Full-adder of complementary carry logic voltage compensation

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7185042B1 (en) * 2001-11-09 2007-02-27 National Semiconductor Corporation High speed, universal polarity full adder which consumes minimal power and minimal area
CN2620945Y (zh) * 2003-06-26 2004-06-16 上海华园微电子技术有限公司 低电压低功耗高速的1位cmos全加器电路
CN1641649A (zh) * 2004-12-24 2005-07-20 清华大学 Cmos功耗平衡延时不敏感加法器用的进位产生电路
US20080183784A1 (en) * 2007-01-31 2008-07-31 National Yunlin University Of Science And Technology Full-adder of complementary carry logic voltage compensation

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
XIANGYU LI等: "Power-balanced Delay-Insensitive Carry-Lookahead", 《ASIC, 2003. PROCEEDINGS. 5TH INTERNATIONAL CONFERENCE ON》 *
吕虹等: "高性能CMOS全加器设计", 《电子测量与仪器学报》 *
贾嵩等: "A 64-bit lookahead carry chain in Inverted-Domino logic", 《ELECTRON DEVICES AND SOLID-STATE CIRCUITS, 2003 IEEE CONFERENCE ON》 *
贾嵩等: "对数跳跃加法器的算法及结构设计", 《电子学报》 *

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102722351A (zh) * 2012-05-30 2012-10-10 北京大学 进位保留乘法器
CN102722351B (zh) * 2012-05-30 2014-12-03 北京大学 进位保留乘法器
CN102751979B (zh) * 2012-07-13 2016-01-20 上海交通大学 一种亚阈值低功耗的全加器
CN102751979A (zh) * 2012-07-13 2012-10-24 上海交通大学 一种亚阈值低功耗的全加器
CN104166536B (zh) * 2014-07-17 2017-02-01 南京航空航天大学 一种低负载镜像加法器
CN104166536A (zh) * 2014-07-17 2014-11-26 南京航空航天大学 一种低负载镜像加法器
CN104467815A (zh) * 2014-12-05 2015-03-25 北京大学 一种基于延时的双轨预充逻辑p型及n型全加器电路
CN104467815B (zh) * 2014-12-05 2017-12-15 北京大学 一种基于延时的双轨预充逻辑p型及n型全加器电路
CN107517045A (zh) * 2017-07-20 2017-12-26 华南理工大学 一种环形振荡器
CN109828743A (zh) * 2019-02-01 2019-05-31 杭州嘉楠耘智信息科技有限公司 加法器进位输出计算电路
CN112118005A (zh) * 2019-06-20 2020-12-22 中芯国际集成电路制造(上海)有限公司 Cmos全加器和多位全加器
CN112118005B (zh) * 2019-06-20 2024-03-22 中芯国际集成电路制造(上海)有限公司 Cmos全加器和多位全加器
CN110531953A (zh) * 2019-08-28 2019-12-03 厦门大学 微流控逻辑运算单元及薄膜透镜调焦系统
CN114710150A (zh) * 2022-05-31 2022-07-05 中科南京智能技术研究院 一种cmos全加器
CN114710150B (zh) * 2022-05-31 2022-08-09 中科南京智能技术研究院 一种cmos全加器

Also Published As

Publication number Publication date
CN102355255B (zh) 2013-09-11

Similar Documents

Publication Publication Date Title
CN102355255B (zh) Cmos全加器及其方法
Yang et al. Approximate XOR/XNOR-based adders for inexact computing
Vergos et al. On modulo 2^ n+ 1 adder design
CN103227635B (zh) 一种高速低功耗的cmos全加器及其运算方法
Gandhi et al. Comparative analysis for hardware circuit architecture of Wallace tree multiplier
Albadry et al. Design of area efficient and low power 4-bit multiplier based on full-swing gdi technique
Ravi et al. A novel low power, low area array multiplier design for DSP applications
Mukherjee et al. Counter based low power, low latency Wallace tree multiplier using GDI technique for on-chip digital filter applications
Sharma et al. Efficient design of FGMOS-based low-power low-voltage XOR gate
Kishore et al. Low power and high speed optimized 4-bit array multiplier using MOD-GDI technique
Ravi et al. A new design for array multiplier with trade off in power and area
CN102722351B (zh) 进位保留乘法器
DK et al. VLSI Implementation of Braun Multiplier using Full Adder
US20070233760A1 (en) 3:2 Bit compressor circuit and method
Molahosseini et al. Efficient MRC-based residue to binary converters for the new moduli sets {2 2n, 2 n-1, 2 n+ 1-1} and {2 2n, 2 n-1, 2 n-1-1}
Malini et al. Design of Swing Dependent XOR-XNOR Gates based Hybrid Full Adder
Chen et al. Ultra low power Booth multiplier using asynchronous logic
Aradhya et al. Performance Analysis of Advanced Adders Under Changing Technologies
Khanum et al. Xnor-xor based full adder using double pass transistor logic
Scholar ARCHITECTURE IN VLSI DESIGN
Martins et al. Optimal combination of dedicated multiplication blocks and adder trees schemes for optimized radix-2m array multipliers realization
Damle et al. Comparative analysis of array multiplier using different logic styles
Senthilpari et al. High speed and high throughput 8× 8 bit multiplier using a Shannon-based adder cell
Patel et al. Modified error tolerant adder for digital signal processing applictaion
Dwivedi et al. Low-Power High Speed 1-bit Full Adder Circuit Design

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20130911

Termination date: 20160715

CF01 Termination of patent right due to non-payment of annual fee