CN102355013A - 一种灵敏放大器的预充电控制电路及方法 - Google Patents

一种灵敏放大器的预充电控制电路及方法 Download PDF

Info

Publication number
CN102355013A
CN102355013A CN2011102414012A CN201110241401A CN102355013A CN 102355013 A CN102355013 A CN 102355013A CN 2011102414012 A CN2011102414012 A CN 2011102414012A CN 201110241401 A CN201110241401 A CN 201110241401A CN 102355013 A CN102355013 A CN 102355013A
Authority
CN
China
Prior art keywords
sense amplifier
output signal
output
precharge
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011102414012A
Other languages
English (en)
Other versions
CN102355013B (zh
Inventor
范东风
刘铭
丁冲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhaoyi Innovation Technology Group Co ltd
Original Assignee
GigaDevice Semiconductor Beijing Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GigaDevice Semiconductor Beijing Inc filed Critical GigaDevice Semiconductor Beijing Inc
Priority to CN201110241401.2A priority Critical patent/CN102355013B/zh
Publication of CN102355013A publication Critical patent/CN102355013A/zh
Application granted granted Critical
Publication of CN102355013B publication Critical patent/CN102355013B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Dram (AREA)

Abstract

本发明公开了一种灵敏放大器的预充电控制电路及方法;所述预充电控制电路包括:脉冲生成电路,用于产生预充电脉冲输出给灵敏放大器阵列;还包括:检测电路,用于检测所述灵敏放大器阵列中任一灵敏放大器的输出信号;所述脉冲生成电路还用于当所述灵敏放大器的输出信号达到预充电目标状态时,关断所述预充电脉冲。本发明能够产生宽度精确可控的预充电脉冲,优化灵敏放大器的读取性能。

Description

一种灵敏放大器的预充电控制电路及方法
技术领域
本发明涉及存储器领域,具体涉及一种预充电控制电路及方法。
背景技术
随着科技的发展,Flash存储器及SRAM等嵌入式半导体存储器的地位越来越重要,而在嵌入式存储器的外围电路中,灵敏放大器阵列的设计直接制约着存储器的存取时间。所述灵敏放大器阵列包括多个灵敏放大器(约2n个完全相同的灵敏放大器,n为正整数),可以同时对多个存储单元进行读操作,在每次读操作期间,一个灵敏放大器只能通过行译码和列译码电路选择存储器中一个存储单元,在进行下次读操作时,可以根据算法更换另一个存储单元。
一种现有的灵敏放大器如图1所示,使能信号SAEN接入与非门I0的输入端A,该与非门I0的输出端Y分别连接N型MOS管N0和N1的栅极;N型MOS管N0的漏极连接P型MOS管P0的漏极,N型MOS管N1的漏极连接P型MOS管P2的漏极,以及反相器I1的输入端;N型MOS管N0和N1的源极的连接点为节点SENSEBL,该节点SENSEBL还连接到N型MOS管N的漏极、以及与非门I0的输入端B。
反相器I1的输出端输出的为该灵敏放大器的输出信号SAOUT。
P型MOS管P0和P2的源极共同连接一高电平;P型MOS管P0的栅极连接预充电脉冲PREC的反相信号
Figure BDA0000085171490000011
P型MOS管P2的栅极连接参考电压VREF。
N型MOS管N的栅极连接灵敏放大器阵列的使能信号SAEN的反相信号SAENb,源极接地。
N型MOS管N2与多个N型MOS管N3至Ncell依次相连,其中除了N型MOS管Ncell的栅极连接读信号WL以外,其它均连接存储器中的列译码电路输出的电压信号;除了N型MOS管Ncell的源极接地以外,其它依次相连的N型MOS管的源极连接相连的N型MOS管的漏极;比如N型MOS管N2的源极连接N型MOS管N3的漏极,以此类推。N型MOS管N2的漏极直接或通过其它开关管连接至所述节点SENSEBL;N型MOS管Ncell的漏极为节点BL,该节点BL也就是存储器的位线;其它依次相连的N型MOS管之间的连接点中的某一个为节点GBL,该节点GBL连接至存储单元。
在使能信号SAEN为低电平时,图1所示的灵敏放大器并不工作,节点SENSEBL的初始电压为0;当使能信号SAEN为高电平时,预充电脉冲PREC也为高电平,该预充电脉冲的反相信号
Figure BDA0000085171490000021
为低电平,P型MOS管P0开启,并通过N型MOS管N0对节点SENSEBL、GBL和BL进行充电。与非门I0和N型MOS管N0、N1构成了负反馈电路,可以确保SENSEBL、GBL、BL电压不被充至过高。反相器I1是输出反相器,它检测P型MOS管P2和N型MOS管N1的共漏节点,最后输出存储器单元的默认存储状态逻辑值:擦除单元为“1”,编程单元为“0”。
一般的灵敏放大器阵列都具有预充电控制电路,以加快存储器的读取速率;预充电控制电路的主要功能就是产生预充电脉冲PREC给各灵敏放大器,对各灵敏放大器的读取电流通道中的BL、GBL、SENSEBL等节点进行快速充电,以达到读操作前的最佳工作点,优化存储器的性能。但是目前的预充电控制电路主要是通过RC延迟或者门延迟产生一个固定宽度的预充电脉冲,这样有一个明显的缺点:该预充电脉冲的宽度受制造工艺、环境温度、工作电压、噪声等因素的影响,变化范围较大,那么在一次读操作期间,灵敏放大器很有可能产生过充或者欠充,使得灵敏放大器在读操作前并未工作在最佳点,从而降低存储器的读取性能(如增加存储器的读取时间)。
发明内容
本发明要解决的技术问题是如何产生宽度精确可控的预充电脉冲,优化灵敏放大器的读取性能。
为了解决上述问题,本发明提供了一种灵敏放大器的预充电控制电路,包括:
脉冲生成电路,用于产生预充电脉冲输出给灵敏放大器阵列;
其特征在于,还包括:检测电路,用于检测所述灵敏放大器阵列中任一灵敏放大器的输出信号;
所述脉冲生成电路还用于当所述灵敏放大器的输出信号达到预充电目标状态时,关断所述预充电脉冲。
进一步地,所述检测电路检测灵敏放大器的输出信号是指直接检测灵敏放大器的输出信号,或通过灵敏放大器的输出信号的反相信号来检测该输出信号。
进一步地,所述检测电路还用于对所述灵敏放大器的输出信号或其反相信号进行处理,得到第一处理结果;
所述脉冲生成电路根据该第一处理结果判断所述灵敏放大器的输出信号是否达到预充电目标状态。
进一步地,所述灵敏放大器的输出信号达到预充电目标状态是指:
所述灵敏放大器的输出信号从高电平翻转为低电平。
进一步地,所述检测电路包括:
第一检测电路,用于检测所述灵敏放大器阵列的使能信号;
第二检测电路,用于检测所述灵敏放大器阵列中任一灵敏放大器的输出信号;
所述脉冲生成电路还用于当所述灵敏放大器阵列的使能信号从低电平翻转为高电平时,开始产生所述预充电脉冲。
进一步地,所述第一检测电路包括第一与非门、第一延时元件及第一反相器;该第一与非门的一个输入端口连接所述灵敏放大器阵列的使能信号,另一个连接所述第一反相器的输出端;该第一反相器的输入端通过所述第一延时元件连接所述灵敏放大器阵列的使能信号;
所述第二检测电路包括第二与非门、第二延时元件及第二反相器;该第二与非门的一个输入端口连接所述灵敏放大器阵列中任一灵敏放大器的输出信号的反相信号,另一个连接所述第二反相器的输出端;该第二反相器的输入端通过所述第二延时元件连接所述灵敏放大器的输出信号的反相信号。
进一步地,所述脉冲生成电路为用与非门构建的RS触发器,其中输入端
Figure BDA0000085171490000041
连接第二与非门的输出端,输入端
Figure BDA0000085171490000042
连接所述第一与非门的输出端,输出端Q输出所述预充电脉冲。
进一步地,所述第一检测电路包括第一或非门、第五反相器、第三延时元件及第三反相器;该第五反相器的输入端连接所述灵敏放大器阵列的使能信号,输出端与所述第一或非门的一个输入端口连接,另外还通过所述第三延时元件连接所述第三反相器的输入端;所述第三反相器的输出端连接所述第一或非门的另一个输入端口;
所述第二检测电路包括第二或非门、第六反相器、第四延时元件及第四反相器;该第六反相器的输入端连接所述灵敏放大器阵列中任一灵敏放大器的输出信号的反相信号,输出端与所述第二或非门的一个输入端口连接,另外还通过所述第四延时元件连接所述第四反相器的输入端;所述第四反相器的输出端连接所述第二或非门的另一个输入端口。
进一步地,所述脉冲生成电路为用或非门构建的RS触发器,其中输入端R连接所述第二或非门的输出端,输入端S连接所述第一或非门的输出端,输出端Q输出所述预充电脉冲。
本发明还提供了一种灵敏放大器的预充电控制方法,包括:
检测灵敏放大器阵列中任一灵敏放大器的输出信号;
当所述灵敏放大器的输出信号达到预充电目标状态时,关断输出给所述灵敏放大器阵列的预充电脉冲。
进一步地,所述检测灵敏放大器的输出信号的步骤中,直接检测灵敏放大器的输出信号,或通过检测灵敏放大器的输出信号的反相信号来检测该输出信号。
进一步地,所述检测灵敏放大器阵列中任一灵敏放大器的输出信号的步骤后还包括:
对所述灵敏放大器的输出信号或其反相信号进行处理,得到第一处理结果;根据该第一处理结果判断所述灵敏放大器的输出信号是否达到预充电目标状态。
进一步地,所述的预充电控制方法还包括:
检测所述灵敏放大器阵列的使能信号;当所述灵敏放大器阵列的使能信号由低电平翻转为高电平时,输出预充电脉冲给所述灵敏放大器阵列中的各灵敏放大器。
进一步地,所述检测所述灵敏放大器阵列的使能信号的步骤后还包括:
对所述灵敏放大器阵列的使能信号进行处理,得到第二处理结果;根据该第二处理结果判断所述灵敏放大器阵列的使能信号何时由低电平翻转为高电平。
进一步地,所述灵敏放大器的输出信号达到预充电目标状态是指:
所述灵敏放大器的输出信号从高电平翻转为低电平。
本发明的预充电控制电路可以对灵敏放大器的预充电状态进行实时监控,当达到最佳预充状态时即关断预充电脉冲,因此预充电脉冲的宽度可以自动调节,得到精确控制,从而大幅缩短存储器的读取时间。
附图说明
图1为一种灵敏放大器的电路结构示意图;
图2为实施例一中预充电控制电路与灵敏放大器阵列的连接示意图;
图3为实施例一中的预充电脉冲的时序波形图;
图4为实施例一中的预充电控制电路的一种具体实现电路示意图;
图5为实施例一中的预充电控制电路的另一种具体实现电路示意图。
具体实施方式
下面将结合附图及实施例对本发明的技术方案进行更详细的说明。
需要说明的是,如果不冲突,本发明实施例以及实施例中的各个特征可以相互结合,均在本发明的保护范围之内。
实施例一,一种灵敏放大器的预充电控制电路,包括:
检测电路,用于检测灵敏放大器阵列中任一灵敏放大器的输出信号;
脉冲生成电路,用于产生预充电脉冲,输出给所述灵敏放大器阵列;还用于当所述灵敏放大器的输出信号达到预充电目标状态时,关断所述预充电脉冲。
本实施例中,由于一般的灵敏放大器输出端会包括一个输出反相器(比如图1中的I1),因此在该输出反相器的输入端就可以检测到灵敏放大器的输出信号的反相信号;所述检测电路检测灵敏放大器的输出信号既可以是指直接检测灵敏放大器的输出信号本身,也可以是指通过灵敏放大器的输出信号的反相信号来检测该输出信号。
本实施例中,所述检测电路还可以用于对所述灵敏放大器的输出信号或其反相信号进行处理,得到第一处理结果;所述脉冲生成电路根据该第一处理结果判断所述灵敏放大器的输出信号是否达到预充电目标状态。
当然,所述脉冲生成电路也可以直接根据灵敏放大器的输出信号或其反相信号判断是否达到预充电目标状态。
本实施例中,所述灵敏放大器的输出信号达到预充电目标状态可以但不限于是指:
所述灵敏放大器的输出信号从高电平翻转为低电平。
根据灵敏放大器结构的不同,所述灵敏放大器的输出信号达到预充电目标状态也可能是指其它可以关断预充电脉冲的情况,比如该输出信号低于某个预定值、或是该输出信号保持在某个状态一段时间,等等。
本实施例中,所述脉冲生成电路可以但不限于由所述灵敏放大器阵列的使能信号触发产生所述预充电脉冲;具体而言,就是当所述灵敏放大器阵列的使能信号由低电平翻转为高电平时(也可以视为该使能信号从无到有时),所述脉冲生成电路开始产生所述预充电脉冲。
所述脉冲生成电路可以直接由所述灵敏放大器阵列的使能信号触发,也可以是当该使能信号由低电平翻转为高电平时开始产生所述预充电脉冲。
本实施例中,所述检测电路还可以用于检测所述灵敏放大器阵列的使能信号;所述检测电路还可以用于对所述灵敏放大器阵列的使能信号进行处理,得到第二处理结果;所述脉冲生成电路根据该第二处理结果判断所述灵敏放大器阵列的使能信号何时由低电平翻转为高电平。
当然,所述脉冲生成电路也可以直接根据灵敏放大器阵列的使能信号判断该使能信号何时由低电平翻转为高电平。
本实施例中,所述检测电路具体可以包括:第一检测电路,用于检测所述灵敏放大器阵列的使能信号;
第二检测电路,用于检测所述灵敏放大器阵列中任一灵敏放大器的输出信号。
本实施例的预充电控制电路与灵敏放大器阵列的连接示意图如图2所示,灵敏放大器阵列中包括灵敏放大器1、灵敏放大器2、......、灵敏放大器2n,各灵敏放大器的输出信号分别为Q1、O2、......、O2n;灵敏放大器阵列的输入包括使能信号SAEN、参考电压VERF、以及预充电控制电路输出的预充电脉冲PREC的反相信号
Figure BDA0000085171490000071
所述预充电控制电路从所述灵敏放大器阵列中任选一个灵敏放大器,图2中选择的是灵敏放大器x,接收该灵敏放大器的输出信号Ox的反相信号
Figure BDA0000085171490000072
以及所述使能信号SAEN。
本实施例的预充电控制电路从灵敏放大器阵列中任意选择一个作为实时监测的对象,由于所有的灵敏放大器完全相同,所以被选择的灵敏放大器可以实时反应出每一个灵敏放大器的预充电状态。被选择的灵敏放大器的输出信号既可以作为存储器单元的读取数据,又可以代表预充电期间的具体状态。而预充电脉冲PREC是由预充电脉冲生成电路产生的,由于该脉冲的产生和关断是根据实时监测灵敏放大器的状态而定的,因此当达到预充电目标(灵敏放大器的输出信号由高电平翻转为低电平)时,通过灵敏放大器的输出信号即可将该信息反馈至所述预充电脉冲生成电路,所述预充电脉冲生成电路关断该预充电脉冲,从而使得灵敏放大器总是处在最佳工作点上,大幅提高了存储器的读取速率。
本实施例的预充电控制电路产生的预充电脉冲的时序波形如图3所示,在所述使能信号SAEN的上升沿(位置①),触发产生预充电脉冲PREC;在所选择的灵敏放大器的输出信号Ox的反相信号的上升沿(位置②),关断所述预充电脉冲PREC。
本实施例的预充电控制电路的一种具体实现电路如图4所示,其中:
所述第一检测电路包括第一与非门I2,第一延时元件及第一反相器;该第一与非门I2的两个输入端口中的一个(图4中为端口B)连接所述灵敏放大器阵列的使能信号SAEN,另一个(图4中为端口A)连接所述第一反相器的输出端;该第一反相器的输入端通过所述第一延时元件连接所述灵敏放大器阵列的使能信号SAEN;所述第一与非门I2的输出端Y为所述第一检测电路的输出端。
所述第二检测电路包括第二与非门I3,第二延时元件及第二反相器;该第二与非门I3的两个输入端口中的一个(图4中为端口B)连接所述灵敏放大器阵列中任一灵敏放大器的输出信号的反相信号
Figure BDA0000085171490000081
另一个(图4中为端口A)连接所述第二反相器的输出端;该第二反相器的输入端通过所述第二延时元件连接所述灵敏放大器的输出信号的反相信号
Figure BDA0000085171490000082
所述第二与非门I3的输出端Y为所述第二检测电路的输出端。
所述脉冲生成电路为用与非门构建的RS触发器,其中输入端
Figure BDA0000085171490000083
连接所述第二检测电路的输出端,输入端
Figure BDA0000085171490000084
连接所述第一检测电路的输出端,输出端Q输出的即为所述预充电脉冲PREC。
所述第一检测电路仅在使能信号SAEN从低电平翻转为高电平的时刻输出低电平,其它时刻输出的都是高电平;所述第二检测电路仅在所述反相信号从低电平翻转为高电平的时刻输出低电平,其它时刻输出的都是高电平。当使能信号SAEN还是低电平,未发生翻转时,RS触发器的输入端
Figure BDA0000085171490000086
均为高电平,输出端Q保持原有状态,一直为低电平;使能信号SAEN从低电平翻转为高电平的时刻,输入端
Figure BDA0000085171490000088
仍为高电平,而输入端
Figure BDA0000085171490000089
为低电平,输出端Q翻转为高电平,相当于开始输出所述预充电脉冲PREC;下一时刻RS触发器的输入端
Figure BDA00000851714900000810
Figure BDA00000851714900000811
又均为高电平,输出端Q保持原有状态,一直为高电平,相当于一直输出所述预充电脉冲PREC;所述反相信号
Figure BDA00000851714900000812
从低电平翻转为高电平的时刻输入端
Figure BDA00000851714900000813
仍为高电平,而输入端
Figure BDA00000851714900000814
为低电平,输出端Q翻转为低电平,相当于关断所述预充电脉冲PREC;下一时刻RS触发器的输入端
Figure BDA00000851714900000815
又均为高电平,输出端Q保持原有状态,一直为低电平。可见,图4的电路可以得到如图3所示的时序图。
本实施例的预充电控制电路的另一种具体实现电路如图5所示,其中:
所述第一检测电路包括第一或非门I4,第五反相器I6、第三延时元件及第三反相器;该第五反相器I6的输入端连接所述使能信号SAEN,输出端与所述第一或非门I4的两个输入端口中的一个(图5中为端口B)直接连接,另外还通过所述第三延时元件连接所述第三反相器的输入端;所述第三反相器的输出端连接所述第一或非门I4的另一个输入端口(图5中为端口A);所述第一或非门I4的输出端Y为所述第一检测电路的输出端。
所述第二检测电路包括第二或非门I5,第六反相器I7、第四延时元件及第四反相器;该第六反相器I7的输入端连接所述灵敏放大器阵列中任一灵敏放大器的输出信号的反相信号
Figure BDA0000085171490000091
输出端与所述第二或非门I5的两个输入端口中的一个(图5中为端口B)直接连接,另外还通过所述第四延时元件连接所述第四反相器的输入端;所述第四反相器的输出端连接所述第二或非门I5的另一个输入端口(图5中为端口A);所述第二或非门I5的输出端Y为所述第二检测电路的输出端。所述第二检测电路也可以不包括所述第六反相器I7,直接将所述灵敏放大器阵列中任一灵敏放大器的输出信号Ox连接到所述第二或非门I5的输入端口B以及延时元件。
所述脉冲生成电路为用或非门构建的RS触发器,其中输入端R连接所述第二检测电路的输出端,输入端S连接所述第一检测电路的输出端,输出端Q输出的即为所述预充电脉冲PREC。
在图5所示的电路中,所述第一检测电路仅在使能信号SAEN从低电平翻转为高电平的时刻输出高电平,其它时刻输出的都是低电平;所述第二检测电路仅在所述反相信号
Figure BDA0000085171490000092
从低电平翻转为高电平的时刻输出高电平,其它时刻输出的都是低电平。当使能信号SAEN还是低电平时,RS触发器的输入端S和R均为低电平,输出端Q保持为低电平;使能信号SAEN从低电平翻转为高电平的时刻,输入端R仍为低电平,而输入端S为高电平,输出端Q翻转为高电平;下一时刻RS触发器的输入端S和R又均为低电平,输出端Q保持为高电平;所述反相信号
Figure BDA0000085171490000093
从低电平翻转为高电平的时刻,输入端S仍为低电平,而输入端R为高电平,输出端Q翻转为低电平;下一时刻RS触发器的输入端S和R又均为低电平,输出端Q保持为低电平。可见,图5的电路可以得到如图3所示的时序图。
不同构建方式的RS触发器和第一、第二检测电路的连接方式可参照图3所示时序图相应调整,这里不再赘述。
本实施例的预充电控制电路不限于按照图4、图5所示电路实现,任何按照图3所示的时序图所搭建的触发器电路均可实现本实施例的预充电控制电路;另外也可以采用具有处理能力的芯片来搭建所述脉冲生成电路,直接根据所述灵敏放大器阵列的使能信号、及灵敏放大器的输出信号进行判断,并触发产生或关断所述预充电脉冲。
本文中的高/低电平的含义同现有技术,也可称为有效/无效,或开启/关断、或I/O等;使能信号、参考电压及预充电脉冲与灵敏放大器中具体元件的连接方式同现有技术,本文中不再赘述。
实施例二,一种灵敏放大器的预充电控制方法,包括:
检测灵敏放大器阵列中任一灵敏放大器的输出信号;
当所述灵敏放大器的输出信号达到预充电目标状态时,关断输出给所述灵敏放大器阵列的预充电脉冲。
本实施例中,所述检测灵敏放大器的输出信号的步骤中,既可以直接检测灵敏放大器的输出信号本身,也可以通过检测灵敏放大器的输出信号的反相信号来检测该输出信号。
本实施例中,所述检测灵敏放大器阵列中任一灵敏放大器的输出信号的步骤后还可以包括:
对所述灵敏放大器的输出信号或其反相信号进行处理,得到第一处理结果;
根据该第一处理结果判断所述灵敏放大器的输出信号是否达到预充电目标状态。
当然,也可以直接根据灵敏放大器的输出信号或其反相信号判断是否达到预充电目标状态。
本实施例中,所述灵敏放大器的输出信号达到预充电目标状态可以但不限于是指:所述灵敏放大器的输出信号从高电平翻转为低电平。根据灵敏放大器结构的不同,所述灵敏放大器的输出信号达到预充电目标状态也可能是指其它可以关断预充电脉冲的情况,比如该输出信号低于某个预定值、或是该输出信号保持在某个状态一段时间,等等。
本实施例中,可以但不限于由所述灵敏放大器阵列的使能信号触发产生所述预充电脉冲;具体而言,就是当所述灵敏放大器阵列的使能信号由低电平翻转为高电平时(也可以视为该使能信号从无到有时),开始产生所述预充电脉冲。
所述预充电脉冲的产生可以直接由使能信号触发,也可以是检测该使能信号,当其由低电平翻转为高电平时开始产生。
本实施例中,所述预充电控制方法还可以包括:
检测所述灵敏放大器阵列的使能信号;当所述灵敏放大器阵列的使能信号由低电平翻转为高电平时,输出预充电脉冲给所述灵敏放大器阵列中的各灵敏放大器。
本实施例中,所述检测所述灵敏放大器阵列的使能信号的步骤后还可以包括:
对所述灵敏放大器阵列的使能信号进行处理,得到第二处理结果;
根据该第二处理结果判断所述灵敏放大器阵列的使能信号何时由低电平翻转为高电平。
当然,也可以直接根据灵敏放大器阵列的使能信号判断该使能信号何时由低电平翻转为高电平。
当然,本发明还可有其他多种实施例,在不背离本发明精神及其实质的情况下,熟悉本领域的技术人员当可根据本发明作出各种相应的改变和变形,但这些相应的改变和变形都应属于本发明的权利要求的保护范围。

Claims (15)

1.一种灵敏放大器的预充电控制电路,包括:
脉冲生成电路,用于产生预充电脉冲输出给灵敏放大器阵列;
其特征在于,还包括:检测电路,用于检测所述灵敏放大器阵列中任一灵敏放大器的输出信号;
所述脉冲生成电路还用于当所述灵敏放大器的输出信号达到预充电目标状态时,关断所述预充电脉冲。
2.如权利要求1所述的预充电控制电路,其特征在于:
所述检测电路检测灵敏放大器的输出信号是指直接检测灵敏放大器的输出信号,或通过灵敏放大器的输出信号的反相信号来检测该输出信号。
3.如权利要求2所述的预充电控制电路,其特征在于:
所述检测电路还用于对所述灵敏放大器的输出信号或其反相信号进行处理,得到第一处理结果;
所述脉冲生成电路根据该第一处理结果判断所述灵敏放大器的输出信号是否达到预充电目标状态。
4.如权利要求1所述的预充电控制电路,其特征在于,所述灵敏放大器的输出信号达到预充电目标状态是指:
所述灵敏放大器的输出信号从高电平翻转为低电平。
5.如权利要求1到4中任一项所述的预充电控制电路,其特征在于,所述检测电路包括:
第一检测电路,用于检测所述灵敏放大器阵列的使能信号;
第二检测电路,用于检测所述灵敏放大器阵列中任一灵敏放大器的输出信号;
所述脉冲生成电路还用于当所述灵敏放大器阵列的使能信号从低电平翻转为高电平时,开始产生所述预充电脉冲。
6.如权利要求5所述的预充电控制电路,其特征在于:
所述第一检测电路包括第一与非门、第一延时元件及第一反相器;该第一与非门的一个输入端口连接所述灵敏放大器阵列的使能信号,另一个连接所述第一反相器的输出端;该第一反相器的输入端通过所述第一延时元件连接所述灵敏放大器阵列的使能信号;
所述第二检测电路包括第二与非门、第二延时元件及第二反相器;该第二与非门的一个输入端口连接所述灵敏放大器阵列中任一灵敏放大器的输出信号的反相信号,另一个连接所述第二反相器的输出端;该第二反相器的输入端通过所述第二延时元件连接所述灵敏放大器的输出信号的反相信号。
7.如权利要求6所述的预充电控制电路,其特征在于:
所述脉冲生成电路为用与非门构建的RS触发器,其中输入端
Figure FDA0000085171480000021
连接第二与非门的输出端,输入端
Figure FDA0000085171480000022
连接所述第一与非门的输出端,输出端Q输出所述预充电脉冲。
8.如权利要求5所述的预充电控制电路,其特征在于:
所述第一检测电路包括第一或非门、第五反相器、第三延时元件及第三反相器;该第五反相器的输入端连接所述灵敏放大器阵列的使能信号,输出端与所述第一或非门的一个输入端口连接,另外还通过所述第三延时元件连接所述第三反相器的输入端;所述第三反相器的输出端连接所述第一或非门的另一个输入端口;
所述第二检测电路包括第二或非门、第六反相器、第四延时元件及第四反相器;该第六反相器的输入端连接所述灵敏放大器阵列中任一灵敏放大器的输出信号的反相信号,输出端与所述第二或非门的一个输入端口连接,另外还通过所述第四延时元件连接所述第四反相器的输入端;所述第四反相器的输出端连接所述第二或非门的另一个输入端口。
9.如权利要求8所述的预充电控制电路,其特征在于:
所述脉冲生成电路为用或非门构建的RS触发器,其中输入端R连接所述第二或非门的输出端,输入端S连接所述第一或非门的输出端,输出端Q输出所述预充电脉冲。
10.一种灵敏放大器的预充电控制方法,包括:
检测灵敏放大器阵列中任一灵敏放大器的输出信号;
当所述灵敏放大器的输出信号达到预充电目标状态时,关断输出给所述灵敏放大器阵列的预充电脉冲。
11.如权利要求10所述的预充电控制方法,其特征在于:
所述检测灵敏放大器的输出信号的步骤中,直接检测灵敏放大器的输出信号,或通过检测灵敏放大器的输出信号的反相信号来检测该输出信号。
12.如权利要求11所述的预充电控制方法,其特征在于,所述检测灵敏放大器阵列中任一灵敏放大器的输出信号的步骤后还包括:
对所述灵敏放大器的输出信号或其反相信号进行处理,得到第一处理结果;根据该第一处理结果判断所述灵敏放大器的输出信号是否达到预充电目标状态。
13.如权利要求10所述的预充电控制方法,其特征在于,还包括:
检测所述灵敏放大器阵列的使能信号;当所述灵敏放大器阵列的使能信号由低电平翻转为高电平时,输出预充电脉冲给所述灵敏放大器阵列中的各灵敏放大器。
14.如权利要求13所述的预充电控制方法,其特征在于,所述检测所述灵敏放大器阵列的使能信号的步骤后还包括:
对所述灵敏放大器阵列的使能信号进行处理,得到第二处理结果;根据该第二处理结果判断所述灵敏放大器阵列的使能信号何时由低电平翻转为高电平。
15.如权利要求10到14中任一项所述的预充电控制方法,其特征在于,所述灵敏放大器的输出信号达到预充电目标状态是指:
所述灵敏放大器的输出信号从高电平翻转为低电平。
CN201110241401.2A 2011-08-22 2011-08-22 一种灵敏放大器的预充电控制电路 Active CN102355013B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201110241401.2A CN102355013B (zh) 2011-08-22 2011-08-22 一种灵敏放大器的预充电控制电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110241401.2A CN102355013B (zh) 2011-08-22 2011-08-22 一种灵敏放大器的预充电控制电路

Publications (2)

Publication Number Publication Date
CN102355013A true CN102355013A (zh) 2012-02-15
CN102355013B CN102355013B (zh) 2013-09-18

Family

ID=45578536

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110241401.2A Active CN102355013B (zh) 2011-08-22 2011-08-22 一种灵敏放大器的预充电控制电路

Country Status (1)

Country Link
CN (1) CN102355013B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024000629A1 (zh) * 2022-06-30 2024-01-04 长鑫存储技术有限公司 灵敏放大器和半导体存储器

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040027904A1 (en) * 2002-08-07 2004-02-12 Yoshinao Morikawa Reading circuit and semiconductor memory device including the same
CN1574093A (zh) * 2003-06-03 2005-02-02 三星电子株式会社 在相变存储器件中的用于脉冲宽度控制的器件和方法
CN1674145A (zh) * 2004-03-25 2005-09-28 海力士半导体有限公司 根据操作频率控制内部控制信号的启用时间的电路及方法
JP2006164399A (ja) * 2004-12-07 2006-06-22 Matsushita Electric Ind Co Ltd 半導体記憶装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040027904A1 (en) * 2002-08-07 2004-02-12 Yoshinao Morikawa Reading circuit and semiconductor memory device including the same
CN1574093A (zh) * 2003-06-03 2005-02-02 三星电子株式会社 在相变存储器件中的用于脉冲宽度控制的器件和方法
CN1674145A (zh) * 2004-03-25 2005-09-28 海力士半导体有限公司 根据操作频率控制内部控制信号的启用时间的电路及方法
JP2006164399A (ja) * 2004-12-07 2006-06-22 Matsushita Electric Ind Co Ltd 半導体記憶装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024000629A1 (zh) * 2022-06-30 2024-01-04 长鑫存储技术有限公司 灵敏放大器和半导体存储器

Also Published As

Publication number Publication date
CN102355013B (zh) 2013-09-18

Similar Documents

Publication Publication Date Title
US8947924B2 (en) Data readout circuit of phase change memory
CN104217744A (zh) 电流感测放大器及其感测方法
US9887009B2 (en) Memory page buffer with simultaneous multiple bit programming capability
CN100538901C (zh) 半导体读出电路
CN104835519A (zh) 存储器电路及相关方法
TW201314684A (zh) 讀取磁阻式隨機存取記憶體記憶胞之非破壞性方法以及讀取架構
US7586802B2 (en) Memory, bit-line pre-charge circuit and bit-line pre-charge method
US11605422B2 (en) Memory circuit configuration
KR20170044347A (ko) 메모리 장치 및 메모리 장치의 동작 방법
CN104778976A (zh) 非易失性存储器
US10319438B2 (en) Memory with margin current addition and related methods
CN102299537B (zh) 一种灵敏放大器的预充电控制电路及方法
CN105518792B (zh) 半导体存储装置和存储数据的读取方法
US7167394B2 (en) Sense amplifier for reading a cell of a non-volatile memory device
CN104992723A (zh) 一种高可靠sram编译器控制电路
CN102355013B (zh) 一种灵敏放大器的预充电控制电路
CN102044299B (zh) 非易失性存储器及其读取电路
CN102568592A (zh) 非易失性存储器及其数据读取方法
US20120198290A1 (en) Non-volatile memory device and programming method thereof
KR101748063B1 (ko) 메모리 디바이스 내의 감지 증폭기용 셀프 타이머
US9991000B2 (en) Memory with margin current addition and related methods
CN1822227B (zh) 多电平单元存储器器件及相关读取方法
CN102280130B (zh) 快闪存储器及其读出放大电路
JP2012094216A (ja) 読出回路、および、半導体記憶装置
JP2003317492A (ja) 付加ロード素子付けの二段階センシング拡大器のメモリ

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C53 Correction of patent of invention or patent application
CB02 Change of applicant information

Address after: 100083 Beijing City, Haidian District Xueyuan Road No. 30, large industrial building A block 12 layer

Applicant after: GIGADEVICE SEMICONDUCTOR(BEIJING) Inc.

Address before: 100084 Room 301, B building, Tsinghua Science and Technology Park, Haidian District, Beijing

Applicant before: GigaDevice Semiconductor Inc.

COR Change of bibliographic data

Free format text: CORRECT: APPLICANT; FROM: BEIJING GIGADEVICE SEMICONDUCTOR INC. TO: BEIJING GIGADEVICE SEMICONDUCTOR CO., LTD.

C14 Grant of patent or utility model
GR01 Patent grant
CP03 Change of name, title or address

Address after: Room 101, Floor 1-5, Building 8, Yard 9, Fenghao East Road, Haidian District, Beijing 100094

Patentee after: Zhaoyi Innovation Technology Group Co.,Ltd.

Address before: 100083 12 Floors, Block A, Tiangong Building, Science and Technology University, 30 College Road, Haidian District, Beijing

Patentee before: GIGADEVICE SEMICONDUCTOR(BEIJING) Inc.

CP03 Change of name, title or address