CN102347759A - 具有自我校准的延迟锁相回路系统及方法 - Google Patents

具有自我校准的延迟锁相回路系统及方法 Download PDF

Info

Publication number
CN102347759A
CN102347759A CN2011101536900A CN201110153690A CN102347759A CN 102347759 A CN102347759 A CN 102347759A CN 2011101536900 A CN2011101536900 A CN 2011101536900A CN 201110153690 A CN201110153690 A CN 201110153690A CN 102347759 A CN102347759 A CN 102347759A
Authority
CN
China
Prior art keywords
locked loop
delay locked
enable signal
signal
power save
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011101536900A
Other languages
English (en)
Other versions
CN102347759B (zh
Inventor
袁德铭
邓匡复
夏浚
张峰嘉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Etron Technology Inc
Original Assignee
Etron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Etron Technology Inc filed Critical Etron Technology Inc
Publication of CN102347759A publication Critical patent/CN102347759A/zh
Application granted granted Critical
Publication of CN102347759B publication Critical patent/CN102347759B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L1/00—Stabilisation of generator output against variations of physical values, e.g. power supply
    • H03L1/02—Stabilisation of generator output against variations of physical values, e.g. power supply against variations of temperature only

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Pulse Circuits (AREA)
  • Manipulation Of Pulses (AREA)
  • Dram (AREA)

Abstract

本发明公开了一种具有自我校准的延迟锁相回路系统及方法，该系统包含一时序控制器、一或门、一输入缓冲器、一脉冲产生器及一延迟锁相回路。该时序控制器用以在一省电信号的逻辑低电位期间周期性地输出一外部致能信号及根据该省电信号的逻辑高电位失能；该脉冲产生器用以根据该省电信号的正缘，产生一脉冲；该或门耦接于该时序控制器，用以接收该省电信号、该脉冲及该外部致能信号，并据以输出一致能信号；该延迟锁相回路耦接于该或门和该输入缓冲器，用以根据该致能信号，重新致能该延迟锁相回路本身。

Description

具有自我校准的延迟锁相回路系统及方法
技术领域
本发明有关于一种延迟锁相回路系统，尤指一种具有自我校准(self-tracking)的延迟锁相回路系统及方法。
背景技术
请参照图1，图1为现有技术说明延迟锁相回路100的示意图。当延迟锁相回路100在省电模式时，其包含的电路单元处于失能状态。请参照图2A和图2B，图2A为用于说明电容102在省电模式(省电信号CKE为逻辑低电位)期间漏电，导致控制电压控制延迟电路104的控制节点VCTRL的电位下降的示意图，图2B为用于说明当重新致能延迟锁相回路100时，因为控制节点VCTRL的电位下降，导致延迟锁相回路100具有大的相位误差的示意图。如图2A所示，延迟锁相回路100在省电模式期间，电容102所储存的电能会渐渐地流失直到重新致能延迟锁相回路100为止。因此如图2B所示，当重新致能延迟锁相回路100时，由于要对电容102漏电的部分(亦即控制节点VCTRL的电位下降的部分)重新充电，使得延迟锁相回路100具有大的相位误差。另外，请参照图2C，图2C为用于说明延迟锁相回路100的温度与延迟时间(delay time)的关系的示意图。如图2C所示，在省电模式期间延迟锁相回路100的温度会越来越低。当重新致能延迟锁相回路100时，此时延迟锁相回路100的延迟时间较延迟锁相回路100在正常操作温度T的延迟时间短。因此，在省电信号CKE由逻辑低电位改变至逻辑高电位(亦即新致能延迟锁相回路100)时，延迟锁相回路100因为具有较短的延迟时间，而有大的相位误差。
发明内容
本发明的一实施例提供一种具有自我校准(self-tracking)的延迟锁相回路系统。该延迟锁相回路系统包含一时序控制器、一脉冲产生器、一或门、一输入缓冲器及一延迟锁相回路。该时序控制器用以周期性地输出一外部致能信号，及根据一省电信号的逻辑高电位失能；该脉冲产生器用以根据该省电信号的正缘，产生一脉冲；该或门具有一第一端，用以接收该省电信号，一第二端，耦接于该时序控制器，用以接收该外部致能信号，一第三端，耦接于该脉冲产生器，用以接收该脉冲，及一输出端，用以输出一致能信号；该输入缓冲器用以接收一外部频率，并输出一调整过的频率；及延迟锁相回路(delay lockloops，DLL)耦接于该或门和该输入缓冲器，用以接收该调整过的频率和该致能信号，该延迟锁相回路包含一电压控制延迟电路，用以同步该调整过的频率的相位和该延迟锁相回路输出频率的相位，以及根据该致能信号，重新致能该延迟锁相回路。
本发明的另一实施例提供一种延迟锁相回路系统的自我校准的方法。该方法包含一时序控制器周期性地输出一外部致能信号；根据一省电信号的逻辑高电位，失能该时序控制器，及一脉冲产生器根据该省电信号的正缘，产生一脉冲；根据该省电信号、该外部致能信号与该脉冲，产生一致能信号；及根据该致能信号，重新致能一延迟锁相回路。
本发明的另一实施例一种延迟锁相回路系统的自我校准的方法。该方法包含一时序控制器接收一外部致能信号；根据一预定频率，该时序控制器启动周期性的输出该外部致能信号；根据一省电信号的逻辑高电位，失能该时序控制器，及一脉冲产生器根据该省电信号的正缘，产生一脉冲；根据该省电信号、该外部致能信号与该脉冲，产生一致能信号；及根据该致能信号，重新致能一延迟锁相回路。
本发明提供一种具有自我校准的延迟锁相回路系统与其方法，利用一或门根据一省电信号、一脉冲与一外部致能信号，在该省电信号为一逻辑低电位期间输出一致能信号，然后一延迟锁相回路根据该致能信号，重新致能该延迟锁相回路本身。如此，由于该延迟锁相回路的电容漏电的部分较少，使得该延迟锁相回路具有较小的相位误差。另外，由于该或门根据该省电信号、该脉冲和该外部致能信号，输出该致能信号以致能该延迟锁相回路，所以该延迟锁相回路在该逻辑低电位期间依然对当下的环境温度做追踪。如此，当重新致能该延迟锁相回路时，该延迟锁相回路的延迟时间和该延迟锁相回路在正常操作温度的延迟时间之间的差异较小，使得该延迟锁相回路有较小的相位误差。
附图说明
图1为现有技术说明延迟锁相回路的示意图；
图2A为用于说明电容在省电模式期间漏电，导致控制电压控制延迟电路的控制节点的电位下降的示意图；
图2B为用于说明当重新致能延迟锁相回路时，因为控制节点的电位下降，导致延迟锁相回路具有大的相位误差的示意图；
图2C为用于说明延迟锁相回路的温度与延迟时间的关系的示意图；
图3为本发明的一实施例说明具有自我校准的延迟锁相回路系统的示意图；
图4为用于说明省电信号、脉冲、外部致能信号及致能信号的时序的示意图；
图5A为用于说明在省电信号为逻辑低电位期间，根据图4的致能信号，重新对电容充电的示意图；
图5B为用于说明致能延迟锁相回路在省电信号由逻辑低电位改变至逻辑高电位后，具有较小的相位误差的示意图；
图6为本发明的另一实施例说明具有自我校准的延迟锁相回路系统的示意图；
图7为本发明的另一实施例说明具有自我校准的延迟锁相回路系统的示意图；
图8为本发明的另一实施例说明具有自我校准的延迟锁相回路系统的示意图；
图9为本发明的另一实施例说明一种延迟锁相回路系统的自我校准的方法的流程图；
图10为本发明的另一实施例说明一种延迟锁相回路系统的自我校准的方法的流程图；
图11为本发明的另一实施例说明一种延迟锁相回路系统的自我校准的方法的流程图；
图12为本发明的另一实施例说明一种延迟锁相回路系统的自我校准的方法的流程图。
其中，附图标记：
300、600、700、800  延迟锁相回路系统
302  时序控制器                   303  脉冲产生器
304  或门                         306  输入缓冲器
100、308  延迟锁相回路            104  电压控制延迟电路
102  电容
T 正常操作温度
VCTRL  控制节点
DLLEN  外部致能信号
CKE  省电信号
CKEP 脉冲
EXT_CLK 外部频率
XCLK 调整过的频率
CLK_OUT 输出频率
EN  致能信号
900至908、1000至1008、1100至1110、步骤
1200至1210
具体实施方式
请参照图3，图3为本发明的一实施例说明具有自我校准(self-tracking)的延迟锁相回路系统300的示意图。延迟锁相回路系统300包含一时序控制器302、一脉冲产生器303、一或门304、一输入缓冲器306及一延迟锁相回路308。时序控制器302用以周期性地输出一外部致能信号DLLEN，及根据一省电信号CKE的逻辑高电位失能。脉冲产生器303用以根据该省电信号的正缘，产生一脉冲CKEP；或门304具有一第一端，用以接收省电信号CKE，一第二端，耦接于时序控制器302，用以接收外部致能信号DLLEN，一第三端，耦接于脉冲产生器303，用以接收脉冲CKEP，及一输出端，用以输出一致能信号EN。输入缓冲器306用以接收一外部频率EXT_CLK，并输出一调整过的频率XCLK。延迟锁相回路(delay lock loop，DLL)308耦接于或门304和输入缓冲器306，用以接收调整过的频率XCLK和致能信号EN。延迟锁相回路308的电压控制延迟电路104用以同步调整过的频率XCLK的相位和延迟锁相回路308的输出频率CLK_OUT的相位，以及延迟锁相回路308根据致能信号EN，重新致能延迟锁相回路308本身。
请参照图4，图4为用于说明省电信号CKE、脉冲CKEP、外部致能信号DLLEN及致能信号EN的时序的示意图。当省电信号CKE为逻辑低电位时，延迟锁相回路308处于失能状态，亦即进入省电模式。而或门304根据省电信号CKE、脉冲CKEP和外部致能信号DLLEN，输出致能信号EN。因此如图4所示，省电信号CKE在逻辑低电位期间，或门304仍会根据省电信号CKE、脉冲CKEP和外部致能信号DLLEN，输出致能信号EN。而延迟锁相回路308在省电信号CKE为逻辑低电位期间，可根据致能信号EN，重新致能延迟锁相回路308本身。另外，如图4所示，时序控制器302会根据省电信号CKE的逻辑高电位而失能，此时时序控制器302不会输出外部致能信号DLLEN。
请参照图5A和图5B，图5A为用于说明在省电信号CKE为逻辑低电位期间，根据图4的致能信号EN，重新对电容102充电的示意图，图5B为用于说明在省电信号CKE由逻辑低电位改变至逻辑高电位后致能延迟锁相回路308，具有较小的相位误差的示意图。如图5A所示，在省电信号CKE为逻辑低电位期间，由于或门304根据省电信号CKE和外部致能信号DLLEN，输出致能信号EN以致能延迟锁相回路308，所以延迟锁相回路308的电容102仍然被短暂性地充电。因此如图5B所示，在省电信号CKE由逻辑低电位改变至逻辑高电位后，虽然仍然要对电容102漏电的部分(亦即控制节点VCTRL的电位下降的部分)重新充电，但由于电容102漏电的部分较少，使得延迟锁相回路308具有较小的相位误差。另外，由于或门304根据省电信号CKE和外部致能信号DLLEN，输出致能信号EN以致能延迟锁相回路308，所以延迟锁相回路308在省电信号CKE的逻辑低电位期间依然对当下的环境温度做追踪。如此，延迟锁相回路308的延迟时间和延迟锁相回路308在正常操作温度T的延迟时间之间的差异较小，使得延迟锁相回路308有较小的相位误差。
请参照图6，图6为本发明的另一实施例说明具有自我校准(self-tracking)的延迟锁相回路系统600的示意图。延迟锁相回路系统600和延迟锁相回路系统300的差别在于延迟锁相回路系统600的输入缓冲器306另耦接于或门304，用以接收致能信号EN。因此，在省电信号CKE为逻辑低电位期间，由于或门304根据省电信号CKE和外部致能信号DLLEN，输出致能信号EN，所以输入缓冲器306亦被短暂性地致能。另外，延迟锁相回路系统600的其余操作原理皆和延迟锁相回路系统300相同，在此不再赘述。
请参照图7，图7为本发明的另一实施例说明具有自我校准(self-tracking)的延迟锁相回路系统700的示意图。延迟锁相回路系统700和延迟锁相回路系统300的差别在于延迟锁相回路系统700的时序控制器302用以接收外部致能信号DLLEN，且根据时序控制器302内部的一预定频率CK，输出外部致能信号DLLEN，DLLEN与CK有相同的周期。另外，延迟锁相回路系统700的其余操作原理皆和延迟锁相回路系统300相同，在此不再赘述。
请参照图8，图8为本发明的另一实施例说明具有自我校准(self-tracking)的延迟锁相回路系统800的示意图。延迟锁相回路系统800和延迟锁相回路系统600的差别在于延迟锁相回路系统800的时序控制器302用以接收外部致能信号DLLEN，且根据预定频率CK，输出外部致能信号DLLEN，DLLEN与CK有相同的周期。另外，延迟锁相回路系统800的其余操作原理皆和延迟锁相回路系统600相同，在此不再赘述。
请参照图9，图9为本发明的另一实施例说明一种延迟锁相回路系统的自我校准的方法的流程图。图9的方法藉由图3所示的延迟锁相回路系统300说明，其步骤详述如下：
步骤900：开始；
步骤902：时序控制器302周期性地输出外部致能信号DLLEN；
步骤903：根据省电信号CKE的正缘，脉冲产生器303产生脉冲CKEP，及根据省电信号CKE的逻辑高电位，失能时序控制器302；
步骤904：或门304根据省电信号CKE、脉冲CKEP与外部致能信号DLLEN，产生致能信号EN；
步骤906：延迟锁相回路308根据致能信号EN，重新致能延迟锁相回路308本身；
步骤908：结束。
在步骤906中，延迟锁相回路308在省电信号CKE为逻辑低电位期间，仍会根据致能信号EN，重新致能延迟锁相回路308本身。因此，在省电信号CKE由逻辑低电位改变至逻辑高电位后，由于电容102漏电的部分较少，使得致能延迟锁相回路308具有较小的相位误差。
请参照图10，图10为本发明的另一实施例说明一种延迟锁相回路系统的自我校准的方法的流程图。图10的方法藉由图6所示的延迟锁相回路系统600说明，其步骤详述如下：
步骤1000：开始；
步骤1002：时序控制器302周期性地输出外部致能信号DLLEN；
步骤1003：根据省电信号CKE的正缘，脉冲产生器303产生脉冲CKEP，及根据省电信号CKE的逻辑高电位，失能时序控制器302；
步骤1004：或门304根据省电信号CKE、脉冲CKEP与外部致能信号DLLEN，产生致能信号EN；
步骤1006：延迟锁相回路308与输入缓冲器306根据致能信号EN，重新致能延迟锁相回路308与输入缓冲器306本身；
步骤1008：结束。
图10的方法和图9的方法差别在于步骤1006为延迟锁相回路308与输入缓冲器306根据致能信号EN，重新致能延迟锁相回路308与输入缓冲器306本身。另外，图10的方法的其余操作原理皆和图9的方法相同，在此不再赘述。
请参照图11，图11为本发明的另一实施例说明一种延迟锁相回路系统的自我校准的方法的流程图。图11的方法藉由图7所示的延迟锁相回路系统700说明，其步骤详述如下：
步骤1100：开始；
步骤1102：时序控制器302接收外部致能信号DLLEN；
步骤1104：时序控制器302根据预定频率CK，输出外部致能信号DLLEN；
步骤1105：根据省电信号CKE的正缘，脉冲产生器303产生脉冲CKEP，及根据省电信号CKE的逻辑高电位，失能时序控制器302；
步骤1106：或门304根据省电信号CKE、脉冲CKEP与外部致能信号DLLEN，产生致能信号EN；
步骤1108：延迟锁相回路308根据致能信号EN，重新致能延迟锁相回路308本身；
步骤1110：结束。
在步骤1104，时序控制器302根据预定频率CK，输出外部致能信号DLLEN至或门304。另外，图11的方法的其余操作原理皆和图9的方法相同，在此不再赘述。
请参照图12，图12为本发明的另一实施例说明一种延迟锁相回路系统的自我校准的方法的流程图。图12的方法藉由图8所示的延迟锁相回路系统800说明，其步骤详述如下：
步骤1200：开始；
步骤1202：时序控制器302接收外部致能信号DLLEN；
步骤1204：时序控制器302根据预定频率CK，输出外部致能信号DLLEN；
步骤1205：根据省电信号CKE的正缘，脉冲产生器303产生脉冲CKEP，及根据省电信号CKE的逻辑高电位，失能时序控制器302；
步骤1206：或门304根据省电信号CKE、脉冲CKEP与外部致能信号DLLEN，产生致能信号EN；
步骤1208：延迟锁相回路308与输入缓冲器306根据致能信号EN，重新致能延迟锁相回路308与输入缓冲器306本身；
步骤1210：结束。
图12的方法和图11的方法差别在于步骤1208为延迟锁相回路308与输入缓冲器306根据致能信号EN，重新致能延迟锁相回路308与输入缓冲器306本身。另外，图12的方法的其余操作原理皆和图11的方法相同，在此不再赘述。
综上所述，本发明所提供的具有自我校准的延迟锁相回路系统与其方法，利用或门根据省电信号、脉冲与外部致能信号，在省电信号为逻辑低电位期间输出致能信号，然后延迟锁相回路根据致能信号，重新致能延迟锁相回路本身。如此，由于延迟锁相回路的电容漏电的部分(亦即控制节点的电位下降的部分)较少，使得延迟锁相回路具有较小的相位误差。另外，由于或门根据省电信号、脉冲和外部致能信号，输出致能信号以致能延迟锁相回路，所以延迟锁相回路在省电信号的逻辑低电位期间依然对当下的环境温度做追踪。如此，当重新致能延迟锁相回路时，此时延迟锁相回路的延迟时间和延迟锁相回路在正常操作温度的延迟时间的间的差异较小，使得延迟锁相回路具有较小的相位误差。
以上所述仅为本发明的较佳实施例，凡依本发明权利要求保护范围所做的均等变化与修改，皆应属本发明的涵盖范围。

Claims (7)

1.一种具有自我校准的延迟锁相回路系统，其特征在于，包含：
一时序控制器，用以周期性地输出一外部致能信号，及根据一省电信号的逻辑高电位失能；
一脉冲产生器，用以根据该省电信号的正缘，产生一脉冲；
一或门，具有一第一端，用以接收该省电信号，一第二端，耦接于该时序控制器，用以接收该外部致能信号，一第三端，耦接于该脉冲产生器，用以接收该脉冲，及一输出端，用以输出一致能信号；
一输入缓冲器，用以接收一外部频率，并输出一调整过的频率；及
一延迟锁相回路，耦接于该或门和该输入缓冲器，用以接收该调整过的频率和该致能信号，该延迟锁相回路包含一电压控制延迟电路，用以同步该调整过的频率的相位和该延迟锁相回路输出频率的相位，以及根据该致能信号，重新致能该延迟锁相回路。
2.如权利要求1所述的延迟锁相回路系统，其特征在于，该输入缓冲器另耦接于该或门，用以接收该致能信号。
3.如权利要求1所述的延迟锁相回路系统，其特征在于，该时序控制器用以接收该外部致能信号，且根据一预定频率，输出该外部致能信号。
4.一种延迟锁相回路系统的自我校准的方法，其特征在于，包含：
一时序控制器周期性地输出一外部致能信号；
根据一省电信号的逻辑高电位，失能该时序控制器，及一脉冲产生器根据该省电信号的正缘，产生一脉冲；
根据该省电信号、该外部致能信号与该脉冲，产生一致能信号；及
根据该致能信号，重新致能一延迟锁相回路。
5.如权利要求4所述的延迟锁相回路系统的自我校准的方法，其特征在于，另包含：
根据该致能信号，重新致能该延迟锁相回路与一输入缓冲器。
6.一种延迟锁相回路系统的自我校准的方法，其特征在于，包含：
一时序控制器接收一外部致能信号；
根据一预定频率，该时序控制器输出该外部致能信号；
根据一省电信号的逻辑高电位，失能该时序控制器，及一脉冲产生器根据该省电信号的正缘，产生一脉冲；
根据该省电信号、该外部致能信号与该脉冲，产生一致能信号；及
根据该致能信号，重新致能一延迟锁相回路。
7.如权利要求6所述的延迟锁相回路系统的自我校准的方法，其特征在于，另包含：
根据该致能信号，重新致能该延迟锁相回路与一输入缓冲器。
CN2011101536900A 2011-04-07 2011-06-03 具有自我校准的延迟锁相回路系统及方法 Expired - Fee Related CN102347759B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW100112090A TWI436596B (zh) 2011-04-07 2011-04-07 具有自我校準的延遲鎖相迴路系統
TW100112090 2011-04-07

Publications (2)

Publication Number Publication Date
CN102347759A true CN102347759A (zh) 2012-02-08
CN102347759B CN102347759B (zh) 2013-10-02

Family

ID=45546086

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011101536900A Expired - Fee Related CN102347759B (zh) 2011-04-07 2011-06-03 具有自我校准的延迟锁相回路系统及方法

Country Status (3)

Country Link
US (1) US8432206B2 (zh)
CN (1) CN102347759B (zh)
TW (1) TWI436596B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10089443B2 (en) 2012-05-15 2018-10-02 Baxter International Inc. Home medical device systems and methods for therapy prescription and tracking, servicing and inventory
TWI436596B (zh) * 2011-04-07 2014-05-01 Etron Technology Inc 具有自我校準的延遲鎖相迴路系統
EP2983295B1 (en) * 2014-08-04 2019-04-10 Synopsys, Inc. Delay-locked loop arrangement and method for operating a delay-locked loop circuit
KR20220017043A (ko) * 2020-08-03 2022-02-11 삼성디스플레이 주식회사 표시 장치

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030034846A1 (en) * 2001-08-20 2003-02-20 Koninklijke Philips Electronics N.V. Frequency synthesizer with three mode loop filter charging
CN101030779A (zh) * 2006-02-01 2007-09-05 沃福森微电子有限公司 延时锁定环电路
US20090267663A1 (en) * 2008-04-25 2009-10-29 Jason Varricchione Electronic system that adjusts dll lock state acquisition time

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004015369A2 (en) * 2002-08-09 2004-02-19 Intersense, Inc. Motion tracking system and method
US7705649B1 (en) * 2008-04-03 2010-04-27 National Semiconductor Corporation Duty cycle correction circuit with small duty error and wide frequency range
KR20100072704A (ko) * 2008-12-22 2010-07-01 삼성전자주식회사 칼럼 어드레스 스트로브 기입 레이턴시에 의해 제어되는 지연동기 루프 회로
US7928782B2 (en) * 2009-01-28 2011-04-19 Micron Technology, Inc. Digital locked loops and methods with configurable operating parameters
US8542045B2 (en) * 2010-06-07 2013-09-24 Samsung Electronics Co., Ltd. Duty correcting circuit, delay-locked loop circuit and method of correcting duty
TWI436596B (zh) * 2011-04-07 2014-05-01 Etron Technology Inc 具有自我校準的延遲鎖相迴路系統

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030034846A1 (en) * 2001-08-20 2003-02-20 Koninklijke Philips Electronics N.V. Frequency synthesizer with three mode loop filter charging
CN101030779A (zh) * 2006-02-01 2007-09-05 沃福森微电子有限公司 延时锁定环电路
US20090267663A1 (en) * 2008-04-25 2009-10-29 Jason Varricchione Electronic system that adjusts dll lock state acquisition time

Also Published As

Publication number Publication date
US8432206B2 (en) 2013-04-30
US20120256666A1 (en) 2012-10-11
TWI436596B (zh) 2014-05-01
CN102347759B (zh) 2013-10-02
TW201242256A (en) 2012-10-16

Similar Documents

Publication Publication Date Title
CN102291123B (zh) 延迟锁相回路、回路滤波器及延迟锁相回路的锁相的方法
CN1941170B (zh) 延迟锁定环路电路和用于生成延迟锁定环路时钟的方法
EP2988387B1 (en) Power control system, power control device, and method for controlling power control system
CN103312139B (zh) 一种并网逆变器的启动装置及其控制方法
CN102347759B (zh) 具有自我校准的延迟锁相回路系统及方法
US20160329713A1 (en) Controlling a microgrid
US9866022B2 (en) Power supply system
CN101222227A (zh) 延时锁定环电路以及从其产生倍频时钟的方法
CN101667830B (zh) 锁相环频率综合器
CN101873062B (zh) 电源供应器及具有多个电源供应器的供电系统
US10348184B2 (en) Power system and an associated method thereof
CN205490485U (zh) 一种检测最终时钟输出的延迟锁相环和占空比矫正电路
CN107294383A (zh) 一种开关电源
US10418819B2 (en) Control method for power control system, power control system, and power control apparatus
CN102723948B (zh) 延迟锁相回路及延迟锁相回路产生应用时脉的方法
CN102571081A (zh) 一种延迟锁定环电路
CN101714874B (zh) 具省电功能的延迟锁相回路
KR101769663B1 (ko) 에너지 저장 시스템
CN107707019A (zh) 一种无通讯手段的逆变器自动检测切换市电、柴油机带载的方法
CN104038187B (zh) 一种集成级数混合运算spwm发生器及实现方法
US9859815B2 (en) Energy storage system
US10666127B2 (en) Power system and method
CN103199705B (zh) 具有负载最小能量消耗点追踪功能的降压式稳压电源
CN104702270A (zh) 一种延迟锁相环及其更新控制方法
Hartmann et al. Quasi-Z-source converter topology with energy storage for photovoltaic night lighting systems

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20131002

Termination date: 20190603