CN104038187B - 一种集成级数混合运算spwm发生器及实现方法 - Google Patents
一种集成级数混合运算spwm发生器及实现方法 Download PDFInfo
- Publication number
- CN104038187B CN104038187B CN201410300632.XA CN201410300632A CN104038187B CN 104038187 B CN104038187 B CN 104038187B CN 201410300632 A CN201410300632 A CN 201410300632A CN 104038187 B CN104038187 B CN 104038187B
- Authority
- CN
- China
- Prior art keywords
- circuit
- outfan
- input
- generator
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Abstract
一种集成级数混合运算SPWM发生器及实现方法。该SPWM发生器可用于光伏逆变器、变频电源、电机调速控制和UPS电源等领域。该SPWM发生器由级数混合运算电路、地址发生器电路、虚拟ROM电路、死区调整电路、波形合成电路、载波发生器电路、工作状态设置电路和时钟发生器电路组成。本发明提供的集成级数混合运算SPWM发生器上电后通过数学的方法在芯片内计算正弦调制波数据,并存放在由RAM例化的虚拟ROM电路中,用于产生SPWM信号,集成在专用控制芯片中,不需要ROM存储器,能够有效减小芯片面积,降低芯片的成本和功耗。
Description
技术领域
本发明涉及微电子技术、电力电子技术、逆变电源、变频电源、电机驱动和新能源技术领域,特别涉及一种正弦波脉宽调制SPWM信号发生器的结构及其实现方法。
背景技术
正弦脉宽调制(SPWM)是一种基于面积等效理论的能量转换技术,能够将直流电源,如太阳电池,转换成正弦波单相或三相交流电,用来实现太阳能逆变器、变频电源、不间断供电电源、高性能电机驱动与调速、步进电机细分控制等,在航空、航海、电力电子、新能源应用等领域具有非常广泛的应用。
传统的SPWM发生器分为模拟电路方式和数字控制方式,其中模拟电路是用模拟振荡器来产生正弦波和三角波,利用模拟比较器合成SPWM信号,这种方法电路结构简单,但是存在着控制精度低,温度漂移大,抗干扰能力差等缺点。而数字控制SPWM技术能够有效地克服这些缺点,通过数字电路实现,具有可编程的特点,很快成为技术主流,并且市场上也出现了一些专用集成电路可供系统设计者选用。但是这种数字控制SPWM发生器大多采用查表法来实现,在一个大容量的ROM中存储一个周期的正弦波数据,对于SPWM专用控制芯片的设计,将ROM安排在芯片内部,会增大芯片面积和功耗,从而增加了芯片的成本,将ROM安排在芯片外部也会增加SPWM系统电路设计的成本。
发明内容
本发明目的是克服现有技术存在的上述不足,提供一种无需ROM存储器的集成级数混合运算SPWM发生器及其实现方法。实现一种不需要ROM的比较法SPWM发生器,特别是采用级数混合运算的方法,芯片自动生成正弦波数据,能够根据不同的应用系统要求,可编程实现输出的正弦波周期和每个周期的采样点数。
本发明提供的一种集成级数混合运算SPWM发生器包括:时钟发生器电路、级数混合运算电路、虚拟ROM电路、地址发生器电路、载波发生器电路、工作状态设置电路、死区调整电路和波形合成电路。
时钟发生器电路的输入端与外部时钟信号输入相连,时钟发生器电路的四个输出端分别与级数混合运算电路、地址发生器电路、载波发生器电路和工作状态设置电路的时钟输入端相连。
级数混合运算电路的输入端有两个,分别与时钟发生器电路和工作状态设置电路的输出端相连,级数混合运算电路的输出端有两个,分别与虚拟ROM电路的一个输入端和地址发生器电路的一个输入端相连;地址发生器电路的输入端有三个,分别与级数混合运算电路、时钟发生器电路和工作状态设置电路的一个输出端相连,地址发生器电路的输出端连到虚拟ROM电路的一个输入端;虚拟ROM电路的输出端与死区调整电路的一个输入端相连;死区调整电路有二个输入端,分别与虚拟ROM电路和工作状态设置电路的一个输出端相连,死区调整电路输出端与波形合成电路相连。
载波发生器电路有二个输入端,分别与时钟发生器电路和工作状态设置电路的一个输出端相连,其输出端与波形合成电路的一个输入端相连;波形合成电路有三个输入端,分别与载波发生器电路、死区调整电路和工作状态设置电路的一个输出端相连,波形合成电路输出端有二个,分别与工作状态设置电路的一个输入端和外部SPWM信号输出端相连。
工作状态设置电路的五个输入端,分别与外部数据线、外部选通使能、外部数据使能、时钟发生器和波形合成电路的一个输出端相连;工作状态设置电路的五个输出端分别与级数混合运算电路、载波发生器电路、地址发生器电路、死区调整电路和波形合成电路的一个输入端相连,另一个输出端与外部相连。
在本发明公开的一种集成级数混合运算SPWM发生器,利用虚拟ROM存储正弦波波形数据。所述的虚拟ROM电路是利用RAM例化生成的ROM存储空间,在所述的集成级数混合运算SPWM发生器中作为实际的ROM电路使用,这样可以利用结构简单的RAM代替ROM。在系统上电后,级数混合运算电路直接产生标准的正弦波波形数据,并依据地址发生器电路产生的地址信号,将正弦波数据写入虚拟ROM电路中,之后级数混合运算电路将处于低耗电的待机状态。
级数混合运算电路由控制电路、定标电路、第一幂乘电路、第二幂乘电路、第三幂乘电路、第一倍乘电路、第二倍乘电路、第三倍乘电路、第一求和电路、第二求和电路、第三求和电路、第四求和电路、第五求和电路、第六求和电路、对称操作电路和地址计数脉冲发生器电路组成。控制电路的输入端与时钟发生器电路的一个输出端相连,其输出端有八个,第一输出端ctr1与定标电路的一个输入端相连;第二输出端ctr2与第一幂乘电路的一个输入端相连;第三输出端ctr3同时与第二幂乘电路的一个输入端和第一倍乘电路的一个输入端相连;第四输出端ctr4同时与第三幂乘电路、第二倍乘电路和第一求和电路的一个输入端相连;第五输出端ctr5同时与第二求和电路、第三求和电路和第三倍乘电路的一个输入端相连;第六输出端ctr6与第四求和电路的一个输入端相连;第七输出端ctr7与第五求和电路的一个输入端相连;第八输出端ctr8与第六求和电路的一个输入端相连。控制电路在时钟控制下生成八路控制信号,控制所有幂乘、倍乘和求和电路的运算过程。定标电路的输入端有二个,分别与时钟发生器电路的一个输出端和控制电路的输出端ctr1相连,其输出端与第一幂乘电路相连。第一幂乘电路有三个输入端,分别与定标电路的输出端、时钟发生器电路的一个输出端和控制电路的输出端ctr2相连,其输出端有二个,其中一个输出端与第一倍乘电路的一个输入端相连,另一个输出端同时与第二幂乘电路和第三幂乘电路的一个输入端相连。第二幂乘电路有三个输入端,分别与第一幂乘电路的输出端、时钟发生器电路的一个输出端和控制电路的输出端ctr3相连,其输出端有二个,分别与第三幂乘电路和第二倍乘电路的一个输出端相连。第三幂乘电路有四个输入端,分别与第一幂乘电路的一个输出端、第二幂乘电路的一个输出端、时钟发生器电路的一个输出端和控制电路的输出端ctr4相连,其输出端与第三倍乘电路的一个输入端相连。第一倍乘电路有三个输入端,分别与时钟发生器电路的一个输出端、第一幂乘电路的输出端和控制电路的输出端ctr3相连。第二倍乘电路有三个输入端,分别与时钟发生器电路的一个输出端、第二幂乘电路的输出端和控制电路的输出端ctr4相连。第三倍乘电路有三个输入端,分别与时钟发生器电路的一个输出端、第三幂乘电路的输出端和控制电路的输出端ctr5相连,其输出端与第六求和电路的一个输入端相连。第一求和电路有三个输入端,分别与时钟发生器电路的一个输出端、第一倍乘电路的输出端和控制电路的输出端ctr4相连,其输出端与第三求和电路的一个输入端相连。第二求和电路有三个输入端,分别与时钟发生器电路的一个输出端、第二倍乘电路的输出端和控制电路的输出端ctr5相连,其输出端与第四求和电路的一个输入端相连。第三求和电路有三个输入端,分别与时钟发生器电路的一个输出端、第一求和电路的输出端和控制电路的输出端ctr5相连,其输出端与第五求和电路的一个输入端相连。第四求和电路有三个输入端,分别与时钟发生器电路的一个输出端、第二求和电路的输出端和控制电路的输出端ctr6相连,其输出端与第五求和电路的一个输入端相连。第五求和电路有四个输入端,分别与时钟发生器电路的一个输出端、第三求和电路的输出端、第四求和电路的输出端和控制电路的输出端ctr7相连,其输出端与第六求和电路的一个输入端相连。第六求和电路有四个输入端,分别与时钟发生器电路的一个输出端、第五求和电路的输出端、第三倍乘电路的输出端和控制电路的输出端ctr8相连,其输出端与对称操作电路的一个输入端相连。对称操作电路有二个输入端,分别与时钟发生器电路的一个输出端和第六求和电路的输出端相连,其输出端有二个,分别与虚拟ROM电路的一个输入端和地址计数脉冲发生器的输入端相连。地址计数脉冲发生器的输出端与地址发生器电路的一个输入端相连。
波形合成电路由正弦波检测电路、载波检测电路、比较器、门控电路和与门组成。正弦波检测电路的输入端与死区调整电路的输出端相连,正弦波检测电路的输出端有二个,其中一个输出端与比较器的负输入端相连,另一个输出端和与门的一个输入端相连。
正弦波检测电路输出到比较器的是正弦波信号,经过比较器与载波信号合成为SPWM输出信号,正弦波检测电路输出到与门的是状态信号,当检测到正弦波信号正常时为高电平,否则为低电平;载波检测电路的输入端与载波发生器电路的输出端相连,载波检测电路输出端有二个,分别与比较器和与门的输入端相连,输出到比较器的是载波信号,经过比较器与正弦波信号合成为SPWM输出信号,载波检测电路输出到与门的是状态信号,当检测到载波信号正常时为高电平,否则为低电平;与门电路的二个输入端分别与正弦波检测电路的输出端和载波检测电路的输出端相连,输出端与工作状态设置电路的一个输入端相连,当正弦波检测电路的输出端和载波检测电路的输出端都是高电平时,与门电路的输出端是高电平,表明级数混合运算电路工作正常;门控电路的两个输入端分别连接比较器和工作状态设置电路的输出端,门控电路的输出端连到外部SPWM信号输出端。
所述的工作状态设置电路由选通寄存器、数据寄存器、标志寄存器、周期寄存器、最大地址寄存器、载波寄存器和死区调整寄存器组成;选通寄存器的二个输入端分别与外部的选通使能信号和数据线相连,选通寄存器的四个输出端分别与周期寄存器、最大地址寄存器、载波寄存器和死区调整寄存器的一个输入端相连;数据寄存器的两个输入端分别与外部的数据使能信号和数据线相连,数据寄存器的输出端同时与周期寄存器、最大地址寄存器、载波寄存器和死区调整寄存器的一个输入端相连;标志寄存器的二个输入端分别与数据寄存器和来自比较器电路的标志信号相连,标志寄存器的二个输出端分别与外部标识信号和内部比较器输出控制信号相连;周期寄存器、最大地址寄存器、载波寄存器和死区调整寄存器都有一个选通信号、数据写入信号和时钟信号输入端,并分别与选通寄存器的输出端、数据寄存器的输出端和时钟发生器的一个输出端相连;周期寄存器的输出端与级数混合运算电路的一个输入端相连;最大地址寄存器输出端与地址发生器电路的一个输入端相连;载波寄存器的输出端与载波发生器电路的一个输入端相连;死区调整寄存器输出端与死区调整电路的一个输入端相连。
工作状态设置电路,在外部的选通使能和数据使能信号的控制下,通过数据线对级数混合运算电路、载波发生器电路、地址发生器电路和死区调整电路进行设置。工作状态设置电路连到波形合成电路的输出端,用来控制SPWM输出信号的通断。
本发明提出的集成级数混合运算SPWM发生器,在芯片加电以后,利用数学电路自动计算所需要的一个周期的正弦波数据,采用虚拟ROM的方法,将这一组正弦波波形数据放在制造成本低的RAM中,能够解决目前数字控制SPWM发生器需要大容量ROM的问题,可以有效减小芯片的面积,提高SPWM控制系统的紧凑型,降低成本。
本发明公开的集成级数混合运算SPWM发生器,采用CMOS工艺设计成专用的集成电路芯片,与传统基于查表法设计SPWM发生器的方案相比,不需要ROM存储器,具有结构简单、芯片面积小、功耗低,工作可靠性高,芯片和应用系统成本低,便于推广应用等特点,是一种具有发展前景的新技术。
本发明提供的集成级数混合运算SPWM发生器的实现方法,依次经过下述步骤:
第一、系统上电以后,初始化工作状态设置电路,工作状态设置电路连接到波形合成电路的输出端为低电平,关闭SPWM信号的输出通道;
第二、利用系统的RAM存储器例化出一块虚拟的ROM空间,并把虚拟ROM的最大地址写入最大地址寄存器中;
第三、初始化周期寄存器,级数混合运算电路工作,计算出一个周期的正弦波标准曲线数据,存储在虚拟ROM中,然后关闭级数混合运算电路;
第四、设置工作状态设置电路,初始化载波寄存器和死区调整寄存器,使能地址发生器电路和载波发生器电路;
第五、由工作状态设置电路监测波形合成电路输出到工作状态设置电路输出端的状态信号,如果该信号为高电平,集成级数混合运算SPWM发生器工作正常,工作状态设置电路输出到波形合成电路的控制信号为高电平,SPWM信号输出到外部电路;
第六、工作状态设置电路对外输出高电平标志信号,表明系统工作正常;
第七、需要调整输出的SPWM信号参数时,工作状态设置电路输出到波形合成电路的控制信号为低电平,关闭SPWM信号的输出,并顺序重复第一到第五步骤。
本发明的优点和积极效果:
本发明提供的集成级数混合运算SPWM发生器内置了数学运算电路,系统上电后,内置的数学运算电路通过级数混合运算的方法能够产生正弦波标准曲线的数据,存储到由系统RAM资源虚拟的ROM存储器中,再利用查表法生成SPWM波形信号。因此,本发明提供的电路和方法,不需要芯片面积大、成本高的ROM存储器,集成在专用控制芯片中,能够有效减小芯片面积,降低芯片的成本和功耗。可用于光伏逆变器、变频电源、不间断电源等的控制电路,具有很大的应用前景。
附图说明
图1是本发明提出的一种集成的级数混合运算SPWM发生器结构图;
图2是本发明提出的级数混合运算电路1的结构框图;
图3是本发明提出的波形合成电路5的结构框图;
图4是本发明提出的工作状态设置电路7的结构框图;
图5是本发明提出的级数混合电路中控制电路24的输入输出信号波形图。
具体实施方式
实施例1、一种集成级数混合运算SPWM发生器
如图1所示,本发明提供的一种集成级数混合运算SPWM发生器,包括:
时钟发生器电路8、级数混合运算电路1、地址发生器电路2、虚拟ROM电路3、死区调整电路4、波形合成电路5、载波发生器电路6和工作状态设置电路7;时钟发生器电路8的输入端与外部时钟输入相连,其输出端分别与级数混合运算电路1、地址发生器电路2、载波发生器电路5和工作状态设置电路7相连;级数混合运算电路1的输入端有两个,分别与时钟发生器电路8和工作状态设置7相连,其输出端有两个,分别与虚拟ROM电路3的一个输入端和地址发生器电路2的一个输入端相连;地址发生器电路2的输入端有三个,分别与级数混合运算电路1、时钟发生器电路8和工作状态设置电路7的一个输出端相连,其输出端连到虚拟ROM电路3的一个输入端;虚拟ROM电路3的输出端与死区调整电路4的一个输入端相连;死区调整电路4有二个输入端,分别与虚拟ROM电路3和工作状态设置电路7的一个输出端相连,其输出端与波形合成电路5相连;载波发生器电路6有二个输入端,分别与时钟发生器电路1和工作状态设置电路7的一个输出端相连,其输出端与波形合成电路5的一个输入端相连;波形合成电路5有三个输入端,分别与载波发生器电路6、死区调整电路4和工作状态设置电路7的一个输出端相连,其输出端有二个,分别与工作状态设置电路7的一个输入端和外部SPWM信号输出端相连;工作状态设置电路7有五个输入端,分别与外部数据线、外部选通使能、外部数据使能、时钟发生器电路8和波形合成电路5的一个输出端相连;工作状态设置电路7有五个输出端,分别与级数混合运算电路1、载波发生器电路5、地址发生器电路2、死区调整电路4和波形合成电路5的一个输入端相连。
所述的虚拟ROM电路3是在系统RAM电路中例化生成的ROM存储空间,在本发明公开的一种集成级数混合运算SPWM发生器中,利用虚拟ROM存储正弦波波形数据。在系统上电后,级数混合运算电路1直接产生标准的正弦波波形数据,并依据地址发生器电路2产生的地址信号,将正弦波数据写入虚拟ROM电路3中,之后级数混合运算电路1将处于低耗电的待机状态。
实施例2、一种集成级数混合运算SPWM发生器的实现方法
本发明提供的一种集成级数混合运算SPWM发生器的实现步骤如下:
第一、系统上电以后,初始化工作状态设置电路7,工作状态设置电路7连接到波形合成电路5的输出端为低电平,关闭SPWM信号的输出通道。
第二、利用系统的RAM存储器例化出一块虚拟的ROM空间,构成虚拟ROM电路3,工作状态设置电路7把虚拟ROM电路3的最大可读地址写入最大地址寄存器31中。
第三、初始化周期寄存器30,级数混合运算电路1工作,计算出一个周期的正弦波标准曲线数据,存储在虚拟ROM电路3中,然后关闭级数混合运算电路1。
第四、设置工作状态设置电路7,初始化载波寄存器32和死区调整寄存器33,使能地址发生器电路2和载波发生器电路6。
第五、由工作状态设置电路7监测波形合成电路5输出到工作状态设置电路7输入端的状态信号,如果该信号为高电平,集成级数混合运算SPWM发生器工作正常,工作状态设置电路7输出到波形合成电路5的控制信号为高电平,SPWM信号输出到外部电路。
第六、工作状态设置电路7对外输出高电平标志信号,表明系统工作正常。
第七、需要调整输出的SPWM信号参数时,工作状态设置电路7输出到波形合成电路5的控制信号为低电平,关闭SPWM信号的输出,并顺序重复第一到第五步骤。
实施例3、级数混合运算电路
如图2所示,为了实现正弦波函数在区间()的麦克劳林级数的前四项,所述的级数混合运算电路1由控制电路24、定标电路9、第一幂乘电路10、第二幂乘电路22、第三幂乘电路23、第一倍乘电路11、第二倍乘电路20、第三倍乘电路21、第一求和电路12、第二求和电路19、第三求和电路13、第四求和电路14、第五求和电路15、第六求和电路16、对称操作电路17和地址计数脉冲发生器电路18组成。
控制电路24的输入端与时钟发生器电路8的一个输出端相连,其输出端有八个,第一输出端ctr1与定标电路9的一个输入端相连;第二输出端ctr2与第一幂乘电路10的一个输入端相连;第三输出端ctr3同时与第二幂乘电路22的一个输入端和第一倍乘电路11的一个输入端相连;第四输出端ctr4同时与第三幂乘电路23、第二倍乘电路20和第一求和电路12的一个输入端相连;第五输出端ctr5同时与第二求和电路19、第三求和电路13和第三倍乘电路21的一个输入端相连;第六输出端ctr6与第四求和电路14的一个输入端相连;第七输出端ctr7与第五求和电路15的一个输入端相连;第八输出端ctr8与第六求和电路16的一个输入端相连。控制电路24在时钟控制下生成八路控制信号,控制所有幂乘、倍乘和求和电路的运算过程,如图5所示,是控制电路24的输入输出信号波形。定标电路9的输入端有二个,分别与时钟发生器电路8的一个输出端和控制电路24的输出端ctr1相连,其输出端与第一幂乘电路10相连。第一幂乘电路10有三个输入端,分别与定标电路9的输出端、时钟发生器电路8的一个输出端和控制电路24的输出端ctr2相连,其输出端有二个,其中一个输出端与第一倍乘电路11的一个输入端相连,另一个输出端同时与第二幂乘电路22和第三幂乘电路23的一个输入端相连。第二幂乘电路22有三个输入端,分别与第一幂乘电路10的输出端、时钟发生器电路8的一个输出端和控制电路24的输出端ctr3相连,其输出端有二个,分别与第三幂乘电路23和第二倍乘电路20的一个输出端相连。第三幂乘电路23有四个输入端,分别与第一幂乘电路10的一个输出端、第二幂乘电路22的一个输出端、时钟发生器电路8的一个输出端和控制电路24的输出端ctr4相连,其输出端与第三倍乘电路21的一个输入端相连。第一倍乘电路11有三个输入端,分别与时钟发生器电路8的一个输出端、第一幂乘电路10的输出端和控制电路24的输出端ctr3相连。第二倍乘电路20有三个输入端,分别与时钟发生器电路8的一个输出端、第二幂乘电路22的输出端和控制电路24的输出端ctr4相连。第三倍乘电路21有三个输入端,分别与时钟发生器电路8的一个输出端、第三幂乘电路23的输出端和控制电路24的输出端ctr5相连,其输出端与第六求和电路16的一个输入端相连。第一求和电路12有三个输入端,分别与时钟发生器电路8的一个输出端、第一倍乘电路11的输出端和控制电路24的输出端ctr4相连,其输出端与第三求和电路13的一个输入端相连。第二求和电路19有三个输入端,分别与时钟发生器电路8的一个输出端、第二倍乘电路20的输出端和控制电路24的输出端ctr5相连,其输出端与第四求和电路14的一个输入端相连。第三求和电路13有三个输入端,分别与时钟发生器电路8的一个输出端、第一求和电路12的输出端和控制电路24的输出端ctr5相连,其输出端与第五求和电路15的一个输入端相连。第四求和电路14有三个输入端,分别与时钟发生器电路8的一个输出端、第二求和电路19的输出端和控制电路24的输出端ctr6相连,其输出端与第五求和电路15的一个输入端相连。第五求和电路15有四个输入端,分别与时钟发生器电路8的一个输出端、第三求和电路13的输出端、第四求和电路14的输出端和控制电路24的输出端ctr7相连,其输出端与第六求和电路16的一个输入端相连。第六求和电路16有四个输入端,分别与时钟发生器电路8的一个输出端、第五求和电路15的输出端、第三倍乘电路21的输出端和控制电路24的输出端ctr8相连,其输出端与对称操作电路17的一个输入端相连。对称操作电路17有二个输入端,分别与时钟发生器电路8的一个输出端和第六求和电路16的输出端相连,其输出端有二个,分别与虚拟ROM电路3的一个输入端和地址计数脉冲发生器18的输入端相连。地址计数脉冲发生器18的输出端与地址发生器电路的一个输入端相连。
实施例4、波形合成电路
如图3所示,所述的波形合成电路5由正弦波检测电路25、载波检测电路28、比较器26、门控电路27和与门29组成。其功能是通过对正弦波信号和载波信号进行比较,输出SPWM波的合成。
所述的正弦波检测电路25的输入端与死区调整电路4的输出端相连,其输出端有二个,其中一个输出端与比较器26的负输入端相连,另一个输出端和与门29的一个输入端相连。载波检测电路28的输入端与载波发生器电路6的输出端相连,其输出端有二个,其中一个输出端与比较器26的正输入端相连,另一个输出端和与门29的一个输入端相连。比较器有两个输入端,分别与正弦波检测电路25和载波检测电路28的一个输出端相连,其输出端与门控电路27的一个输入端相连。与门29有二个输入端,分别与正弦波检测电路25和载波检测电路28的一个输出端相连,其输出端与工作状态设置电路7的一个输入端相连,当与门29的两个输入端都是高电平时,与门输出高电平,表明正弦波发生器电路和载波发生器电路工作正常。门控电路27有两个输入端,分别与比较器26和工作状态设置电路7的一个输出端相连,其输出端与外部相连,输出SPWM信号给后面的电路。
实施例5、工作状态设置电路
如图4所示,所述的工作状态设置电路7由选通寄存器36、数据寄存器35、标志寄存器34、周期寄存器30、最大地址寄存器31、载波寄存器32和死区调整寄存器33组成。工作状态设置电路7完成对整个电路的初始化、设置和工作状态监控
所述的选通寄存器36有二个输入端,分别与外部的选通使能信号和数据线相连,其输出端有四个,分别与周期寄存器30、最大地址寄存器31、载波寄存器32和死区调整寄存器33的一个输入端相连。数据寄存器35有两个输入端,分别与外部的数据使能信号和数据线相连,其输出端有一个,同时与周期寄存器30、最大地址寄存器31、载波寄存器32和死区调整寄存器33的一个输入端相连。标志寄存器34有二个输入端,分别与数据寄存器35和来自波形合成电路5的标志信号相连,其输出端也有二个,分别与外部标识信号和波形合成电路5的一个输出端相连。周期寄存器30、最大地址寄存器31、载波寄存器32和死区调整寄存器33都有一个选通信号、数据写入信号和时钟信号,分别与选通寄存器36的输出端、数据寄存器35的输出端和时钟发生器电路8的一个输出端相连。周期寄存器30的输出端与级数混合运算电路1的一个输入端相连。最大地址寄存器31的输出端与地址发生器电路2的一个输入端相连。载波寄存器32的输出端与载波发生器电路6的一个输入端相连;死区调整寄存器33的输出端与死区调整电路4的一个输入端相连。工作状态设置电路7在外部的选通使能和数据使能信号的控制下,通过数据线对级数混合运算电路1、载波发生器电路6、地址发生器电路2和死区调整电路4进行设置。其连接到波形合成电路5的输出端,用来控制SPWM输出信号的通断。
Claims (6)
1.一种集成级数混合运算SPWM发生器,其特征在于该集成级数混合运算SPWM发生器包括:时钟发生器电路、级数混合运算电路、虚拟ROM电路、地址发生器电路、载波发生器电路、工作状态设置电路、死区调整电路和波形合成电路;
时钟发生器电路的输入端与外部时钟信号输入相连,时钟发生器电路的四个输出端分别与级数混合运算电路、载波发生器电路、地址发生器电路和工作状态设置电路的时钟输入端相连;
级数混合运算电路的输入端有两个,分别与时钟发生器电路和工作状态设置电路的输出端相连;级数混合运算电路的输出端有两个,分别与虚拟ROM电路的一个输入端和地址发生器电路的一个输入端相连;地址发生器电路的另外二个输入端分别与时钟发生器电路和工作状态设置电路的输出端相连,地址发生器电路的输出端连到虚拟ROM电路的一个输入端;虚拟ROM电路的输出端与死区调整电路的一个输入端相连;死区调整电路的另外一个输入端与工作状态设置电路相连,死区调整电路输出端与波形合成电路相连;
载波发生器电路有二个输入端,分别与时钟发生器电路和工作状态设置电路的一个输出端相连,其输出端与波形合成电路的一个输入端相连;波形合成电路另外二个输入端分别与死区调整电路和工作状态设置电路的一个输出端相连,波形合成电路输出端有二个,其中一个输出端与工作状态设置电路的输入端相连,另一个输出端连到外部SPWM信号输出端;
工作状态设置电路有五个输入端,五个输入端中有三个输入端分别与外部的数据线、选通使能和数据使能端相连,另外二个输入端分别与波形合成电路和时钟发生器电路的一个输出端相连,工作状态设置电路的五个输出端分别与级数混合运算电路、载波发生器电路、地址发生器电路、死区调整电路和波形合成电路的一个输入端相连,另一个输出端与外部相连。
2.根据权利要求1所述的集成级数混合运算SPWM发生器,其特征在于,所述的虚拟ROM电路是利用RAM例化生成的ROM存储空间,在所述的集成级数混合运算SPWM发生器中作为实际的ROM电路使用,这样可以利用结构简单的RAM代替ROM。
3.根据权利要求1所述的集成级数混合运算SPWM发生器,其特征在于,所述的波形合成电路由正弦波检测电路、载波检测电路、比较器、门控电路和与门组成;
正弦波检测电路的输入端与死区调整电路的输出端相连,正弦波检测电路的输出端有二个,分别与比较器和与门的输入端相连,正弦波检测电路输出到比较器的是正弦波信号,经过比较器与载波信号合成为SPWM输出信号,正弦波检测电路输出到与门的是状态信号,当检测到正弦波信号正常时为高电平,否则为低电平;载波检测电路的输入端与载波发生器电路的输出端相连,载波检测电路输出端有二个,分别与比较器和与门的输入端相连,输出到比较器的是载波信号,经过比较器与正弦波信号合成为SPWM输出信号,载波检测电路输出到与门的是状态信号,当检测到载波信号正常时为高电平,否则为低电平;与门电路的二个输入端分别与正弦波检测电路的输出端和载波检测电路的输出端相连,输出端与工作状态设置电路的一个输入端相连,当正弦波检测电路的输出端和载波检测电路的输出端都是高电平时,输出端是高电平,表明级数混合运算电路工作正常;门控电路的两个输入端分别连接比较器和工作状态设置电路的输出端,门控电路的输出端连到外部SPWM信号输出端。
4.根据权利要求1所述的集成级数混合运算SPWM发生器,其特征在于,所述的工作状态设置电路由选通寄存器、数据寄存器、标志寄存器、周期寄存器、最大地址寄存器、载波寄存器和死区调整寄存器组成;选通寄存器的二个输入端分别与外部的选通使能信号和数据线相连,选通寄存器的四个输出端分别与周期寄存器、最大地址寄存器、载波寄存器和死区调整寄存器的一个输入端相连;数据寄存器的两个输入端分别与外部的数据使能信号和数据线相连,数据寄存器的输出端同时与周期寄存器、最大地址寄存器、载波寄存器和死区调整寄存器的一个输入端相连;标志寄存器的二个输入端分别与数据寄存器和来自比较器电路的标志信号相连,标志寄存器的二个输出端分别与外部标识信号和内部比较器输出控制信号相连;周期寄存器、最大地址寄存器、载波寄存器和死区调整寄存器都有一个选通信号、数据写入信号和时钟信号输入端,并分别与选通寄存器的输出端、数据寄存器的输出端和时钟发生器的一个输出端相连;周期寄存器的输出端与级数混合运算电路的一个输入端相连;最大地址寄存器输出端与地址发生器电路的一个输入端相连;载波寄存器的输出端与载波发生器电路的一个输入端相连;死区调整寄存器输出端与死区调整电路的一个输入端相连。
5.根据权利要求1所述的集成级数混合运算SPWM发生器,其特征在于,所述的级数混合运算电路由控制电路、定标电路、第一幂乘电路、第二幂乘电路、第三幂乘电路、第一倍乘电路、第二倍乘电路、第三倍乘电路、第一求和电路、第二求和电路、第三求和电路、第四求和电路、第五求和电路、第六求和电路、对称操作电路和地址计数脉冲发生器电路组成;控制电路的输入端与时钟发生器电路的一个输出端相连,其输出端有八个,第一输出端ctr1与定标电路的一个输入端相连;第二输出端ctr2与第一幂乘电路的一个输入端相连;第三输出端ctr3同时与第二幂乘电路的一个输入端和第一倍乘电路的一个输入端相连;第四输出端ctr4同时与第三幂乘电路、第二倍乘电路和第一求和电路的一个输入端相连;第五输出端ctr5同时与第二求和电路、第三求和电路和第三倍乘电路的一个输入端相连;第六输出端ctr6与第四求和电路的一个输入端相连;第七输出端ctr7与第五求和电路的一个输入端相连;第八输出端ctr8与第六求和电路的一个输入端相连,控制电路在时钟控制下生成八路控制信号,控制所有幂乘、倍乘和求和电路的运算过程;定标电路的输入端有二个,分别与时钟发生器电路的一个输出端和控制电路的输出端ctr1相连,其输出端与第一幂乘电路相连;第一幂乘电路有三个输入端,分别与定标电路的输出端、时钟发生器电路的一个输出端和控制电路的输出端ctr2相连,其输出端有二个,其中一个输出端与第一倍乘电路的一个输入端相连,另一个输出端同时与第二幂乘电路和第三幂乘电路的一个输入端相连;第二幂乘电路有三个输入端,分别与第一幂乘电路的输出端、时钟发生器电路的一个输出端和控制电路的输出端ctr3相连,其输出端有二个,分别与第三幂乘电路和第二倍乘电路的一个输出端相连;第三幂乘电路有四个输入端,分别与第一幂乘电路的一个输出端、第二幂乘电路的一个输出端、时钟发生器电路的一个输出端和控制电路的输出端ctr4相连,其输出端与第三倍乘电路的一个输入端相连;第一倍乘电路有三个输入端,分别与时钟发生器电路的一个输出端、第一幂乘电路的输出端和控制电路的输出端ctr3相连;第二倍乘电路有三个输入端,分别与时钟发生器电路的一个输出端、第二幂乘电路的输出端和控制电路的输出端ctr4相连;第三倍乘电路有三个输入端,分别与时钟发生器电路的一个输出端、第三幂乘电路的输出端和控制电路的输出端ctr5相连,其输出端与第六求和电路的一个输入端相连;第一求和电路有三个输入端,分别与时钟发生器电路的一个输出端、第一倍乘电路的输出端和控制电路的输出端ctr4相连,其输出端与第三求和电路的一个输入端相连;第二求和电路有三个输入端,分别与时钟发生器电路的一个输出端、第二倍乘电路的输出端和控制电路的输出端ctr5相连,其输出端与第四求和电路的一个输入端相连;第三求和电路有三个输入端,分别与时钟发生器电路的一个输出端、第一求和电路的输出端和控制电路的输出端ctr5相连,其输出端与第五求和电路的一个输入端相连;第四求和电路有三个输入端,分别与时钟发生器电路的一个输出端、第二求和电路的输出端和控制电路的输出端ctr6相连,其输出端与第五求和电路的一个输入端相连;第五求和电路有四个输入端,分别与时钟发生器电路的一个输出端、第三求和电路的输出端、第四求和电路的输出端和控制电路的输出端ctr7相连,其输出端与第六求和电路的一个输入端相连;第六求和电路有四个输入端,分别与时钟发生器电路的一个输出端、第五求和电路的输出端、第三倍乘电路的输出端和控制电路的输出端ctr8相连,其输出端与对称操作电路的一个输入端相连;对称操作电路有二个输入端,分别与时钟发生器电路的一个输出端和第六求和电路的输出端相连,其输出端有二个,分别与虚拟ROM电路的一个输入端和地址计数脉冲发生器的输入端相连;地址计数脉冲发生器的输出端与地址发生器电路的一个输入端相连。
6.权项要求1所述的集成级数混合运算SPWM发生器的实现方法,依次经过下述步骤:
第一、系统上电以后,初始化工作状态设置电路,工作状态设置电路连接到波形合成电路的输出端为低电平,关闭SPWM信号的输出通道;
第二、利用系统的RAM存储器例化出一块虚拟的ROM空间,并把虚拟ROM的最大地址写入最大地址寄存器中;
第三、初始化周期寄存器,级数混合运算电路工作,计算出一个周期的正弦波标准曲线数据,存储在虚拟ROM中,然后关闭级数混合运算电路;
第四、设置工作状态设置电路,初始化载波寄存器和死区调整寄存器,使能地址发生器电路和载波发生器电路;
第五、由工作状态设置电路监测波形合成电路输出到工作状态设置电路输出端的状态信号,如果该信号为高电平,集成级数混合运算SPWM发生器工作正常,工作状态设置电路输出到波形合成电路的控制信号为高电平,SPWM信号输出到外部电路;
第六、工作状态设置电路对外输出高电平标志信号,表明系统工作正常;
第七、需要调整输出的SPWM信号参数时,工作状态设置电路输出到波形合成电路的控制信号为低电平,关闭SPWM信号的输出,并顺序重复第一到第五步骤。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410300632.XA CN104038187B (zh) | 2014-06-27 | 2014-06-27 | 一种集成级数混合运算spwm发生器及实现方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410300632.XA CN104038187B (zh) | 2014-06-27 | 2014-06-27 | 一种集成级数混合运算spwm发生器及实现方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN104038187A CN104038187A (zh) | 2014-09-10 |
CN104038187B true CN104038187B (zh) | 2016-06-29 |
Family
ID=51468806
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410300632.XA Expired - Fee Related CN104038187B (zh) | 2014-06-27 | 2014-06-27 | 一种集成级数混合运算spwm发生器及实现方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN104038187B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105677951B (zh) * | 2015-12-30 | 2019-04-09 | 中国电力科学研究院 | 一种快速开方集成电路 |
CN110912476B (zh) * | 2019-12-11 | 2021-07-20 | 上海无线电设备研究所 | 一种步进电机细分控制系统及其控制方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN201742364U (zh) * | 2010-07-30 | 2011-02-09 | 广西民族师范学院 | 二相混合式步进电机spwm细分驱动器 |
CN103219971A (zh) * | 2013-04-19 | 2013-07-24 | 上海大学 | 基于调制波周期归一化的spwm脉冲波产生系统 |
CN203537352U (zh) * | 2013-07-31 | 2014-04-09 | 上海仪器仪表研究所 | 一种全桥spwm发生器电路 |
CN203911882U (zh) * | 2014-06-27 | 2014-10-29 | 南开大学 | 一种集成级数混合运算spwm发生器 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4469628B2 (ja) * | 2004-02-18 | 2010-05-26 | セイコーNpc株式会社 | 分散変調型クロック発生回路 |
-
2014
- 2014-06-27 CN CN201410300632.XA patent/CN104038187B/zh not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN201742364U (zh) * | 2010-07-30 | 2011-02-09 | 广西民族师范学院 | 二相混合式步进电机spwm细分驱动器 |
CN103219971A (zh) * | 2013-04-19 | 2013-07-24 | 上海大学 | 基于调制波周期归一化的spwm脉冲波产生系统 |
CN203537352U (zh) * | 2013-07-31 | 2014-04-09 | 上海仪器仪表研究所 | 一种全桥spwm发生器电路 |
CN203911882U (zh) * | 2014-06-27 | 2014-10-29 | 南开大学 | 一种集成级数混合运算spwm发生器 |
Non-Patent Citations (1)
Title |
---|
"基于智能功率模块的SPWM信号发生器";于庆广;《仪器仪表学报》;20040831;第25卷(第4期);第441-443页 * |
Also Published As
Publication number | Publication date |
---|---|
CN104038187A (zh) | 2014-09-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102158208B (zh) | 基于振荡环电路的全程可调数字脉宽调制器 | |
CN103580523A (zh) | 基于fpga的多路移相pwm波生成电路 | |
CN106774030B (zh) | 一种基于dsp+fpga的电力电子系统的通用控制器 | |
CN105186943A (zh) | 一种无刷直流电机驱动芯片及系统 | |
CN106205305A (zh) | 一种电力电子及电机拖动实验平台及运行方法 | |
CN104038187B (zh) | 一种集成级数混合运算spwm发生器及实现方法 | |
CN107222090B (zh) | 一种捕获导通时间的并联供电输出功率均衡控制系统 | |
CN203911882U (zh) | 一种集成级数混合运算spwm发生器 | |
CN101090241B (zh) | 通用多电平三相四线逆变器脉宽调制控制方法及控制器 | |
CN103051322A (zh) | 一种芯片管脚复用电路 | |
Kim et al. | A new multilevel inverter with reduced switch count for renewable power applications | |
CN106134053B (zh) | 具有以线性运行方式运行的子模块的模块化的换流器电路 | |
CN104076855B (zh) | 一种基于psm调制模式的自适应电压调节器 | |
CN206041845U (zh) | 一种光伏正弦波逆变电源稳压控制系统 | |
CN103441544B (zh) | 智能充电器的多电压输出控制电路 | |
CN103001512A (zh) | 一种基于逆变电源的控制系统 | |
CN204030628U (zh) | 一种太阳能光伏发电系统 | |
CN103166568A (zh) | Pwm交流变频调速主控电路 | |
CN106153997A (zh) | 一种用于列车车辆充电机测试的脉冲输出装置 | |
CN204836003U (zh) | 一种无刷直流电机驱动芯片及系统 | |
CN102739021B (zh) | Scr、igbt通用控制芯片架构 | |
CN207475397U (zh) | 一种用于脉冲码型发生器的开关电源 | |
CN204046548U (zh) | 异步电动机软起动器晶闸管门级双窄触发脉冲生成电路 | |
CN203800848U (zh) | 一种无刷直流电机调速系统 | |
CN204103827U (zh) | 太阳能增效储能系统 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20160629 Termination date: 20210627 |