CN102346792A - 用于功率最优化的精细沟道宽度 - Google Patents

用于功率最优化的精细沟道宽度 Download PDF

Info

Publication number
CN102346792A
CN102346792A CN201110205798XA CN201110205798A CN102346792A CN 102346792 A CN102346792 A CN 102346792A CN 201110205798X A CN201110205798X A CN 201110205798XA CN 201110205798 A CN201110205798 A CN 201110205798A CN 102346792 A CN102346792 A CN 102346792A
Authority
CN
China
Prior art keywords
unit
channel width
performance
power consumption
power
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201110205798XA
Other languages
English (en)
Inventor
杰弗里·S·布朗
乔纳森·W·伯恩
马克·F·特纳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LSI Corp
Infineon Technologies North America Corp
Original Assignee
Infineon Technologies North America Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies North America Corp filed Critical Infineon Technologies North America Corp
Publication of CN102346792A publication Critical patent/CN102346792A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
    • G06F2119/06—Power analysis or power optimisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本发明公开了一种用于功率最优化的精细沟道宽度。一种记录单元库的存储介质，该单元库具有一个或多个单元，该存储介质可由计算机读取并可通过计算机用于设计集成电路。该一个或多个单元可具有物理尺寸参数和沟道宽度参数。物理尺寸参数可以是该一个或多个单元的封装。沟道宽度参数可具有最小驱动器尺寸和最大驱动器尺寸。沟道宽度参数可限定一范围，工具在集成电路的设计流程期间基于一个或多个功率标准在不改变封装的情况下，在该范围内将沟道宽度在最大驱动器尺寸和最小驱动器尺寸之间变化。

Description

用于功率最优化的精细沟道宽度
技术领域
本发明一般涉及集成电路设计，更具体地，涉及为功率最优化实施精细(粒度，granular)沟道宽度的方法和/或设备。
背景技术
由于与损失功率相关的成本，所以互补金属氧化物半导体(CMOS)集成电路(IC)功率减小是重要的。功率相关的产品成本(即，在为了应对高温环境的功率耗散能力方面)和功率相关的操作成本这两者在市场中变得分化(differentiation)。数字CMOS IC中的功耗被考虑为静态(即，功耗持续而与系统活动无关)或动态(即，仅在开关行为发生时消耗功率)。在常规数字CMOS工艺中的静态功耗通常是未充当理想开关的晶体管的结果。该晶体管难以完全截止。该晶体管保持部分导通，并因此允许漏电流流动。漏电流导致功率的持续浪费。
可通过针对晶体管使用不同的开关阈值(即，晶体管的“Vt”)来减少静态功耗。具有较高Vt的晶体管会具有较差性能(即，该晶体管导通较慢，并在导通时具有较小的驱动电流)。然而，具有较高Vt的晶体管在截止时具有较少的功率泄漏。具有不同Vt值的多个库允许设计者构建具有目标性能/功率权衡的IC。如果该多个库在其它方面相同(即，对于相同功能的不同Vt版本，管脚连接在相同位置)，则该库被称为封装布局(footprint)兼容。
期望实施一种精细沟道宽度的方法和/或设备，用于功率最优化。
发明内容
总体而言，本发明涉及记录了具有一个或多个单元的单元库的存储介质，该存储介质可由计算机读取并可被计算机用来设计集成电路。该一个或多个单元可具有物理尺寸参数和沟道宽度参数。物理尺寸参数可以是该一个或多个单元的封装布局。沟道宽度参数可具有最小驱动器尺寸和最大驱动器尺寸。沟道宽度参数可限定一范围，在集成电路的设计流程期间，工具可在不改变封装布局的情况下基于一个或多个功率标准，在该范围内使沟道宽度在最大驱动器尺寸和最小驱动器尺寸之间变化。
本发明的目的、特性和优点可包括：为功率最优化提供精细沟道宽度，其可以(i)允许使用精细沟道宽度的加工独立方法(foundry independentapproach)，以使性能和功率最优化，(ii)允许设计具有最大驱动器尺寸、最小驱动器尺寸以及多个中间驱动器尺寸的单元，同时通常保持在设计准则检查(DRC)参数内，(iii)允许将单元设计为以最小驱动器尺寸、最大驱动器尺寸和中间驱动器尺寸的功率和性能为特征，(iv)创建查询表，使得可利用任何最终驱动器尺寸估计功率和性能，(v)提供经受得住跨功率和性能范围的大粒度单元的工具，(vi)在功率和性能中移除阻碍区域中漏泄最优化(Leakage In Place Optimization)(LIPO)工具进行最优化工作的大阶跃函数，(vii)注释信息，在LIPO工具针对最佳功率/性能权衡估计正确驱动器尺寸之后，该信息用于以适当的扩散(OD)面积和器件宽度重新定义单元，(viii)允许在设计流程中的任何点进行器件宽度修正，(ix)引入以动态功率降低为目的的能力，经由在设计流程晚期中具有零的正松弛回收(positive slack recovery)以使设计影响最小化，和/或(x)当适合于该应用时，引入以静态或动态功率回收为目标的能力。
附图说明
本发明的这些和其它目的、特征和优点将根据下面详细描述和所附权利要求及附图而显而易见，其中：
图1是针对具有Vt和沟道长度变化量的四个单元的示例性布局的图示；
图2是1x单元、2x单元以及沟道宽度缩放(scaled)的1x单元(基于2x单元封装布局)的实施例的图示；
图3是根据本发明优选实施方式的三个单元的实施例的图示；
图4是单元结构的实施例的图示；
图5是用于单元的功率参数和性能参数的查询表的实施例的图示；以及
图6是在设计集成电路中使用精细沟道宽度来最优化功率的方法的流程图。
具体实施方式
通过使用不同的晶体管沟道长度可减少静态功耗。为了使具有不同沟道长度的库封装布局兼容，可以将这些库全部设计为最大沟道长度的尺寸。可创建提供了数个(例如，三个以上)沟道长度选项和/或数个(例如，三个以上)Vt选项的单元库，其可具有相同封装布局以容许电力减小和精确性能/功率最优化。
参考图1，示出了图解具有Vt和沟道长度变化量的多个单元100a-100d的图示。每个单元(或设备)100a-100d均可实现倒相单元。单元100a-100d可包括区域(或电路)102、区域(或电路)104、区域(或电路)106、区域(或电路)110、区域(或电路)112、区域(或电路)114、以及区域(或电路)116。单元100a和100b可包括区域(或电路)108a。单元100c和100d可包括区域(或电路)108b。单元100b和100d可包括区域(或电路)118。区域102可以是连接到每个单元100a-100d的漏极部分的Vdd电源迹线(traces)。区域104可以是建立每个单元100a-100d的P型晶体管的源极和漏极的P+扩散区。区域106可以是每个单元100a-100d的N扩散阱部分。区域108a可以是每个单元100a和100b的栅极部分。区域108b可以是每个单元100c和100d的宽栅极部分。区域110可以是连接到每个单元100a-100d的栅极108a或108b的栅极触点迹线。区域112可以是每个单元100a-100d的输出端子。区域114可以是建立每个单元100a-100d的N型晶体管的源极和漏极的N+扩散区。区域116可以是连接到每个单元100a-100d的源极部分的Vss电源迹线。区域118可以是每个单元100b和100d的Vt注入区(implant regions)。
单元100a一般地示出了提供最小沟道长度、正常Vt倒相单元的布局。单元100b一般地提供最小沟道长度、具有Vt注入区118的高Vt倒相单元。单元100c一般地提供了示出了具有宽晶体管栅极108b的扩展沟道长度、正常Vt倒相单元的示例性布局。单元100d一般地提供了示出了具有宽晶体管栅极108b的扩展沟道长度、并具有Vt注入区118的高Vt倒相单元的示例性布局。
由于技术迁移到越来越小的尺寸并且相关设计规则变得更具限制性，因此提供封装布局兼容、沟道长度缩放的库变得更加困难。本发明的一些实施方式可提供在正常单元中限定精细沟道宽度(GCW)器件的方法论。在集成电路设计中，GCW器件可用来最优化功率和性能。一些实施方式也一般地描述使单元的GCW缩放版本的限定和使用自动化的方法。一些实施方式也可提供定义和创建可放置在现有的定线芯片级数据库(routedchip level database)中的GCW单元的工艺规程。GCW单元可用于使静态和/或动态功率回收最大化。
晶体管尺寸可内建到IC设计师使用的单元库。设计工具可在最小化功率的同时最优化性能。针对特定应用的性能说明书经常建议选择使用了较小晶体管的功能单元。该性能说明书也可包括减小的芯片面积。单元库可定义单位尺寸(例如，1x标准倒相器的尺寸)的P沟道晶体管和N沟道晶体管。并联的多个晶体管可用来获得更高驱动强度(例如，性能)。可经常通过使用较少的并联晶体管实现使用较小晶体管的单元。
可通过减小沟道宽度而非减少并联晶体管的数量来实现较小驱动单元。如果该库在其它方面大体上相同(例如，针对不同的沟道宽度，管脚连接可在相同位置并且物理尺寸可以是相似的)，则该库一般地被称为“封装布局兼容”。封装布局兼容的单元可轻易地在直到并包括设计流程的最后阶段的任何位置交换，从而满足性能和功率目的。
参考图2，示出单元140、160和180的框图。单元(或设备)140可以是1x驱动倒相单元。单元(或设备)160可以是2x驱动倒相单元。单元(或设备)180可以是1x驱动倒相单元。单元140可包括区域(或电路)142、区域(或电路)144、区域(或电路)146、区域(或电路)148、区域(或电路)150、区域(或电路)152、区域(或电路)154和区域(或电路)156。区域142可以是连接到单元140的漏极部分的Vdd电源迹线。区域144可以是建立单元140的P型晶体管的源极和漏极的P+扩散区。区域146可以是单元140的N扩散阱部分。区域148可以是单元140的栅极部分。区域150可以是连接到单元140的栅极部分148的栅极触点。区域152可以是单元140的输出端子。区域154可以是建立单元140的N型晶体管的源极和漏极的N+扩散区。区域156可以是连接到单元140的源极部分的Vss电源迹线。
单元160可包括区域(或电路)162、区域(或电路)164、区域(或电路)166、区域(或电路)168、区域(或电路)170、区域(或电路)172、区域(或电路)174和区域(或电路)176。区域162可以是连接到单元160的漏极部分的Vdd电源迹线。区域164可以是建立单元160的P型晶体管的源极和漏极的P+扩散区。区域166可以是单元160的N扩散阱部分。区域168可以是单元160的栅极部分。区域170可以是连接到单元160的栅极部分168的栅极触点。区域172可以是单元160的输出端子。区域174可以是建立单元160的N型晶体管的源极和漏极的N+扩散区。区域176可以是连接到单元160的源极部分的Vss电源迹线。
单元180一般地包括基于单元160封装布局的沟道宽度缩放1x的驱动器单元。单元180可包括区域(或电路)182、区域(或电路)184、区域(或电路)186、区域(或电路)188、区域(或电路)190、区域(或电路)192、区域(或电路)194和区域(或电路)196。区域182可以是连接到单元180的漏极部分的Vdd电源迹线。区域184可以是建立单元180的P型晶体管的源极和漏极的P+扩散区。区域186可以是单元180的N扩散阱部分。区域188可以是单元180的栅极部分。区域190可以是连接到单元180的栅极部分188的栅极触点。区域192可以是单元180的输出端子。区域194可以是建立单元180的N型晶体管的源极和漏极的N+扩散区。区域196可以是连接到单元180的源极部分的Vss电源迹线。
单元180示出了在扩散区184上方并在扩散区194下方的空间。沟道宽度缩放布局可具有与单元140相似的性能和漏泄特性，但可以与单元160封装布局兼容(例如，可具有相同物理尺寸和管脚位置)。因此，只要性能和功率标准大体上相称，则单元180和单元160可在最终IC设计的布局中相互交换。
参考图3，根据本发明优选实施例示出了单元250a-250c的框图。单元250a可实施为2x驱动倒相器单元。单元250b可实施为基于单元250a封装布局的1.5x驱动倒相器单元。单元250c可实施为基于单元250a封装布局的1x驱动倒相器单元。单元250a-250c可包括区域(或电路)252、区域(或电路)256、区域(或电路)258、区域(或电路)260以及区域(或电路)264。单元250a可包括区域(或电路)254a和区域(或电路)262a。单元250b可包括区域(或电路)254b和区域(或电路)262b。单元250c可包括区域(或电路)254c和区域(或电路)262c。
区域252可以是连接到每个单元250a-250c的漏极部分的Vdd电源迹线。区域254a-254c可以是建立每个单元250a-250c的P型晶体管的源极和漏极的P+扩散区。区域256可以是每个单元250a-250c的栅极部分。区域258可以是连接到每个单元250a-250c的栅极部分256的栅极触点。区域260可以是每个单元250a-250c的输出端子。区域262a-262c可以是建立每个单元250a-250c的N型晶体管的源极和漏极的N+扩散区。区域264可以是连接到单元250a-250c的源极部分的Vss电源迹线。通常，单元250a-250c之间的差异可以是区域单元262a-262c和区域254a-254c的OD面积以及所导致的单元250a-250c功率/性能分布。
参考图4，示出单元结构300的实施例的框图。该单元可以是单元100a-100d、140、160、180和/或250a-250c中的任何一个或多个。结构300通常包括参数(或标准)310、参数(或标准)320、参数(或标准)330、查询表(或标准)340、查询表(或标准)350以及参数(或标准)360。结构300可与块(或电路)362以及块(或电路)364关联。参数310可定义为结构300的沟道宽度参数(例如，区域254a和/或262a的宽度)。参数320可定义为沟道宽度参数310的最小驱动器尺寸。参数330可定义为沟道宽度参数310的最大驱动器尺寸。查询表340可存储结构300的功率标准。查询表350可存储结构300的性能标准(例如，传播延迟、上升时间、下降时间等)。参数360可定义为结构300的物理尺寸参数。参数360一般地定义结构300的封装布局。块362可包括非暂时性存储介质。块364可包括计算机。
结构300可在单元库内定义，并且该单元库可记录在计算机364可读的存储介质362上。结构300可用来设计集成电路。结构300可具有两个以上参数，其包括但不限于：物理尺寸参数360和沟道宽度参数310。沟道宽度参数310可包括最大驱动器尺寸330和最小驱动器尺寸320。可通过工具(例如，被配置为设计集成电路的计算机程序)使扩散区(例如，扩散区254a-254c和/或262a-262c)的沟道宽度在最大驱动器尺寸330和最小驱动器尺寸320之间变化。在集成电路的设计流程期间，该工具可基于查询表340的一个或多个功率标准、查询表350的一个或多个性能标准或两者的组合来改变沟道宽度参数310。如结合图5进一步示出的，结构300可包括描述，该描述包括查询表340和/或350的一个或多个性能标准和功率标准。单元的沟道宽度可包括扩散区(OD)，该扩散区可变化以满足特别应用的驱动强度。物理尺寸参数360可包括用于结构300的封装布局，使得该封装布局可以不依赖于结构300的沟道宽度的任何变化而保持相同。由于结构300的封装布局可保持相同，因此在设计流程中任何点可以针对不同沟道宽度单元交换结构300。可在单元被放置和定线(routed)之前或之后交换该单元。
参考图5，示出了查询表340和350的实施例的图示。查询表340通常包括多个参数(或标准)340a-340n。参数340a-340n可定义为形成查询表340的多个不同功率标准。可在结构300的描述中定义参数340a-340n的值。查询表350通常包括多个参数(或标准)350a-350n。参数350a-350n可定义为形成查询表350的多个不同的性能标准。可在结构300的描述中定义参数350a-350n的值。在集成电路的设计流程期间，设计工具可使用查询表340和/或查询表350以最优化单元的功率消耗量和/或性能。
参考图6，示出图解用于示例性电路设计流程的过程(或方法)400的流程图。过程400通常包括步骤(或状态)410、步骤(或状态)420、步骤(或状态)430、步骤(或状态)440、步骤(或状态)450、步骤(或状态)460和步骤(或状态)470。步骤410可将针对高性能目标的时序限制和寄存器传输级(RTL)设计复制到一个或多个设计工具。可通过计算机364执行设计工具。步骤420可将单元库复制到设计工具。步骤430可将GCW单元列表复制到设计工具。步骤440可将来自步骤410-430的输入用于针对高性能目标的静态时序分析、门级综合、放置和定线、以及最优化。步骤450可将时序限制改变到低目标性能、向设计工具呈现GCW单元，并执行针对低性能目标产品的区域中漏泄最优化(LIPO)流程。步骤460可向设计工具呈现GCW单元，并针对高性能目标产品执行用于最终单元最优化的LIPO流程。步骤470可根据在步骤450和/或步骤460中确定的单元最优化来固定GCW单元的沟道宽度。LIPO可以是时序驱动的漏泄功率减小过程。在LIPO中，在静态时序分析(STA)中具有足够时序余量的路径可在逻辑路径中使单元交换为相同功能性的较低功率版本。在LIPO处理之后，该设计可实现较低的功率并且由于该低功率单元通常慢于被替代的单元因此具有较小的时序余量。
通常，对于在LIPO期间可精细缩放哪些单元和单元内器件的限定可以是步骤420和430的一部分。在实施例中，普通组合门电路可以是最优化的候选，而复杂的双稳态多谐振荡器可能不是最优化的候选。复杂的双稳态多谐振荡器的特征时间可能较高，并且在其中允许精细缩放的器件数量可能较低(例如，仅输出驱动器)。
对于被标识为能够LIPO最优化的每个精细沟道宽度单元，可根据单元(例如250a-250c)来构造布局。结果，最小驱动器尺寸、最大驱动器尺寸和多个中间驱动器尺寸可以是完全的DRC(DRC clean)。对于器件宽度变化量，在OD面积变化时应大体上保持普通P∶N沟道宽度比。可在最小尺寸和最大尺寸(分别例如单元250c和单元250a)上进行特性化。在最小驱动器尺寸和最大驱动器尺寸之间可利用多个中间驱动器尺寸。可利用用于LIPO、足够的功率/性能/容量信息创建一个或多个查询表模型(例如，在图5中所示的查询表340和/或350)。可利用余量对查询表340和/或350中的数据进行防护带防护(guardbanded)，从而解决由于更改OD面积时布局应力效应改变所导致的不精确。
在执行LIPO时(例如，通过计算机364)，LIPO可知晓查询表340和/或350中的缩放信息，以便针对每个GCW可缩放单元确定用于功率/性能的最佳沟道宽度、沟道长度、和/或阈值电压。使用一个或多个查询表340和/或350，LIPO的结果可以是(i)针对非GCW单元的封装布局兼容单元交换信息，以及(ii)所推荐的针对GCW单元的沟道宽度、沟道长度和/或阈值电压，从而提供最优功率/性能权衡。
上述的方法论可用于片上系统(SOC)开发，从而向着设计周期结束来最优化功率/性能。本发明的方法论也可用来将高性能设计迁移到较低性能目标而维持定线芯片级数据库。可针对多重性能/功率目标设计一些产品。因此，相同软件可用于最终产品，然而不会由于针对较高性能低容量应用的设计使高容量、低性能应用过载。
在实施例(例如，磁盘驱动存储产业)中，读取沟道IC和硬盘控制器IC可要求相同功能性。然而，商用产品可能需要其性能是消费类电池供电笔记本计算机产品的两倍。通常，相对于消费类产品的商用产品考虑可使用多个开发成果。每个产品市场均可为目标市场产品利用固定开发成本。可替换地，可迫使较低性能应用承担由较高性能应用导致的额外功率开销。然而，利用GCW单元，可证明能够允许单个开发成本受杠杆作用(leveraged)以便进入附加产品细分(product segments)的流程。使用GCW单元产生的最优化可避免通常限制LIPO效率的大Vt型阶跃函数。
沟道宽度缩放库可相似于使用许多并联、小宽度晶体管的库。然而，GCW缩放库针对多产品开发的使用可提供具有不同性能/功率能力的功能相似产品。本发明的一些实施方式在加工期间除了允许静态功率回收之外还可允许动态功率回收。一些实施方式可能对于封装布局兼容的沟道长度缩放可能比40nm技术更有挑战性的28纳米(nm)技术也是有意义的。一些实施方式也可在动态功率减小和扩展的静态功率减小中提供新的分化能力。一些实施方式也可将高精细(fine-grained)解决方案添加到现有LIPO工具。一些实施方式也可扩展LIPO和相似工具，从而允许经由位置固定优化来减小动态功率损失。一些实施方式可结合现有产品，或针对小幅增加开发成本实现多市场产品开发。
正如对于相关领域技术人员显而易见的，由附图1至附图6的图示执行的功能可使用根据本说明书的教导编程的以下项中的一个或多个来实现：常规通用处理器、数字计算机、微处理器、微控制器、RISC(精简指令集计算机)处理器、CISC(复杂指令集计算机)处理器、SIMD(单指令多数据)处理器、信号处理器、中央处理单元(CPU)、算术逻辑单元(ALU)、视频数字信号处理器(VDSP)和/或相似计算机器。正如对于相关领域技术人员同样显而易见的，熟练的程序员可基于本公开的教导容易配备适当的软件、固件、编码、例程、指令、操作码、微码和/或程序模块。一般通过机器实施的一个或多个处理器从介质或若干介质执行该软件。
如在本文中所描述的，本发明也可通过配备ASIC(特定用途集成电路)、平台ASIC、FPGA(现场可编程门阵列)、PLD(可编程逻辑器件)、CPLD(复杂可编程逻辑器件)、海量门数(门海，sea-of-gates)、RFIC(射频集成电路)、ASSP(专用标准产品)实施，或通过使常规组件电路的适当网络互联来实施，其更改对于本领域技术人员容易地显而易见。
本发明的元件可形成器件、单元、部件、系统、机器和/或设备中一个或多个的部分或全部。该器件可包括但不限于：服务器、工作站、存储阵列控制器、存储系统、个人计算机、膝上计算机、笔记本计算机、掌上计算机、个人数字助理、便携电子装置、电池供电装置、机顶盒、译码器、解码器、转码器、压缩器、解压缩器、预处理器、后处理器、发射机、接收机、收发机、密码电路、蜂窝电话、数字照相机、定位和/或导航系统、医疗器材、平视显示器(heads-up displays)、无线器件，录音、存储和/或重放装置，录像、存储和/或重放装置、游戏平台、外围设备和/或多芯片模块。相关领域技术人员会理解本发明的元件可在其它类型的器件中实施，从而满足特别应用的标准。
尽管参考本发明的优选实施例具体地示出和描述了本发明，但本领域技术人员应当理解在不背离本发明范围的情况下可在形式和细节上做出各种改变。

Claims (20)

1.一种记录单元库的存储介质，所述单元库包括一个或多个单元，所述存储介质可由计算机读取并通过所述计算机用于设计集成电路，所述一个或多个单元包括：
物理尺寸参数，包括所述一个或多个单元的封装布局；以及
沟道宽度参数，包括最小驱动器尺寸和最大驱动器尺寸，其中，所述沟道宽度参数限定一范围，在所述集成电路的设计流程期间，工具在不改变所述封装布局的情况下基于一个或多个功率标准，在所述范围内使所述沟道宽度在所述最大驱动器尺寸和所述最小驱动器尺寸之间变化。
2.根据权利要求1所述的存储介质，其中，所述一个或多个单元进一步包括一个或多个性能标准。
3.根据权利要求2所述的存储介质，其中，所述单元库进一步包括查询表，所述查询表包括所述一个或多个功率标准、所述一个或多个性能标准，或所述一个或多个功率标准和所述一个或多个性能标准这两者的组合。
4.根据权利要求3所述的存储介质，其中，在调整(i)所述一个或多个单元的功率消耗量、(ii)所述一个或多个单元的性能、或(iii)所述一个或多个单元的所述功率消耗量和所述性能这两者的组合时，所述查询表对所述工具进行约束。
5.根据权利要求3所述的存储介质，其中，在调整(i)所述一个或多个单元的静态功率消耗量、(ii)所述一个或多个单元的动态功率消耗量、或(iii)所述一个或多个单元的所述静态功率消耗量和所述动态功率消耗量这两者的组合时，所述查询表对所述工具进行约束。
6.根据权利要求5所述的存储介质，其中，所述单元库包括多个所述单元。
7.根据权利要求1所述的存储介质，其中，所述沟道宽度参数包括所述一个或多个单元的扩散区的宽度。
8.根据权利要求1所述的存储介质，其中，在所述一个或多个单元已被放置和定线之后，将所述一个或多个单元的特定沟道宽度调整到所述一个或多个单元的不同沟道宽度。
9.一种创建包括一个或多个单元的单元库的方法，所述单元库用于设计集成电路，所述方法包括以下步骤：
(A)使用计算机在存储介质中存储所述一个或多个单元的物理尺寸参数，所述物理尺寸参数包括所述一个或多个单元的封装布局；以及
(B)在所述存储介质中存储所述一个或多个单元的沟道宽度参数，所述沟道宽度参数包括最小驱动器尺寸和最大驱动器尺寸，其中，所述沟道宽度参数限定一范围，在所述集成电路的设计流程期间，工具在不改变所述封装布局的情况下基于一个或多个功率标准，在所述范围内使所述沟道宽度在所述最大驱动器尺寸和所述最小驱动器尺寸之间变化。
10.根据权利要求9所述的方法，其中，所述一个或多个单元进一步包括一个或多个性能标准。
11.根据权利要求10所述的方法，其中，所述单元库进一步包括查询表，所述查询表包括所述一个或多个功率标准、所述一个或多个性能标准，或所述一个或多个功率标准和所述一个或多个性能标准这两者的组合。
12.根据权利要求11所述的方法，其中，在调整(i)所述一个或多个单元的功率消耗量、(ii)所述一个或多个单元的性能、或(iii)所述一个或多个单元的所述功率消耗量和所述性能这两者的组合时，所述查询表对所述工具进行约束。
13.根据权利要求11所述的方法，其中，在调整(i)所述一个或多个单元的静态功率消耗量、(ii)所述一个或多个单元的动态功率消耗量、或(iii)所述一个或多个单元的所述静态功率消耗量和所述动态功率消耗量这两者的组合时，所述查询表对所述工具进行约束。
14.根据权利要求13所述的方法，其中，经由正松弛回收来最优化所述动态功率消耗量。
15.根据权利要求9所述的方法，其中，所述沟道宽度参数包括所述一个或多个单元的扩散区的宽度。
16.根据权利要求9所述的方法，其中，在所述一个或多个单元已被放置和定线之后，将所述一个或多个单元的特定沟道宽度调整到所述一个或多个单元的不同沟道宽度。
17.一种在集成电路设计中最优化功率的方法，所述方法包括以下步骤：
(A)使用计算机在所述设计中执行多个单元的放置和定线，其中(i)一个或多个所述单元包括(a)包括一个或多个所述单元的封装布局的物理尺寸参数，以及(b)包括最大驱动器尺寸和最小驱动器尺寸的沟道宽度参数，以及(ii)所述沟道宽度参数限定一范围，工具在不改变所述封装布局的情况下基于一个或多个功率标准，在所述范围内使所述沟道宽度在所述最大驱动器尺寸和所述最小驱动器尺寸之间变化；
(B)在最优化期间利用所述工具调整一个或多个所述单元的所述沟道宽度参数；以及
(c)将所述沟道宽度参数最终定下来，从而创建所述集成电路的最终设计。
18.根据权利要求17所述的方法，其中(i)一个或多个所述单元进一步包括一个或多个性能标准，以及(ii)所述工具最优化所述一个或多个性能标准。
19.根据权利要求17所述的方法，其中，在调整(a)一个或多个所述单元的功率消耗量、(b)一个或多个所述单元的性能、或(iii)一个或多个所述单元的所述功率消耗量和所述性能这两者的组合时，一个或多个所述单元的一个或多个查询表对所述工具进行约束。
20.根据权利要求19所述的方法，其中，所述查询表包括一个或多个所述单元的多个功率消耗量和多个性能。
CN201110205798XA 2010-07-21 2011-07-21 用于功率最优化的精细沟道宽度 Pending CN102346792A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/840,535 US8196086B2 (en) 2010-07-21 2010-07-21 Granular channel width for power optimization
US12/840,535 2010-07-21

Publications (1)

Publication Number Publication Date
CN102346792A true CN102346792A (zh) 2012-02-08

Family

ID=44674150

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110205798XA Pending CN102346792A (zh) 2010-07-21 2011-07-21 用于功率最优化的精细沟道宽度

Country Status (6)

Country Link
US (1) US8196086B2 (zh)
EP (1) EP2418595A3 (zh)
JP (1) JP5623354B2 (zh)
KR (1) KR20120010187A (zh)
CN (1) CN102346792A (zh)
TW (1) TW201216104A (zh)

Families Citing this family (65)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8856704B2 (en) * 2010-11-22 2014-10-07 Industry-University Cooperation Foundation Hanyang University Layout library of flip-flop circuit
US8713506B2 (en) * 2011-02-24 2014-04-29 Lsi Corporation System and method for employing signoff-quality timing analysis information concurrently in multiple scenarios to reduce dynamic power in an electronic circuit and an apparatus incorporating the same
JP2012243151A (ja) * 2011-05-20 2012-12-10 Toshiba Corp 半導体集積回路のチップサイズ見積もり装置、及び半導体集積回路のチップサイズ見積もり方法
US8776003B2 (en) 2012-07-31 2014-07-08 Lsi Corporation System and method for employing side transition times from signoff-quality timing analysis information to reduce leakage power in an electronic circuit and an electronic design automation tool incorporating the same
US9244880B2 (en) 2012-08-30 2016-01-26 Netspeed Systems Automatic construction of deadlock free interconnects
US8885510B2 (en) 2012-10-09 2014-11-11 Netspeed Systems Heterogeneous channel capacities in an interconnect
US8601423B1 (en) 2012-10-23 2013-12-03 Netspeed Systems Asymmetric mesh NoC topologies
US9185026B2 (en) 2012-12-21 2015-11-10 Netspeed Systems Tagging and synchronization for fairness in NOC interconnects
US9774498B2 (en) 2012-12-21 2017-09-26 Netspeed Systems Hierarchical asymmetric mesh with virtual routers
US9253085B2 (en) 2012-12-21 2016-02-02 Netspeed Systems Hierarchical asymmetric mesh with virtual routers
US9007920B2 (en) 2013-01-18 2015-04-14 Netspeed Systems QoS in heterogeneous NoC by assigning weights to NoC node channels and using weighted arbitration at NoC nodes
US9009648B2 (en) 2013-01-18 2015-04-14 Netspeed Systems Automatic deadlock detection and avoidance in a system interconnect by capturing internal dependencies of IP cores using high level specification
US9130856B2 (en) 2013-01-28 2015-09-08 Netspeed Systems Creating multiple NoC layers for isolation or avoiding NoC traffic congestion
US8934377B2 (en) 2013-03-11 2015-01-13 Netspeed Systems Reconfigurable NoC for customizing traffic and optimizing performance after NoC synthesis
US9160627B2 (en) 2013-04-04 2015-10-13 Netspeed Systems Multiple heterogeneous NoC layers
US9185023B2 (en) 2013-05-03 2015-11-10 Netspeed Systems Heterogeneous SoC IP core placement in an interconnect to optimize latency and interconnect performance
US9571402B2 (en) 2013-05-03 2017-02-14 Netspeed Systems Congestion control and QoS in NoC by regulating the injection traffic
US10027433B2 (en) 2013-06-19 2018-07-17 Netspeed Systems Multiple clock domains in NoC
US9781043B2 (en) 2013-07-15 2017-10-03 Netspeed Systems Identification of internal dependencies within system components for evaluating potential protocol level deadlocks
US9471726B2 (en) 2013-07-25 2016-10-18 Netspeed Systems System level simulation in network on chip architecture
US9054977B2 (en) 2013-08-05 2015-06-09 Netspeed Systems Automatic NoC topology generation
US9473388B2 (en) 2013-08-07 2016-10-18 Netspeed Systems Supporting multicast in NOC interconnect
US9223711B2 (en) 2013-08-13 2015-12-29 Netspeed Systems Combining associativity and cuckoo hashing
US8762922B1 (en) * 2013-10-13 2014-06-24 Freescale Semiconductor, Inc. System for reducing leakage power of electronic circuit
US9294354B2 (en) 2013-10-24 2016-03-22 Netspeed Systems Using multiple traffic profiles to design a network on chip
US9830265B2 (en) 2013-11-20 2017-11-28 Netspeed Systems, Inc. Reuse of directory entries for holding state information through use of multiple formats
US9158882B2 (en) 2013-12-19 2015-10-13 Netspeed Systems Automatic pipelining of NoC channels to meet timing and/or performance
US9699079B2 (en) 2013-12-30 2017-07-04 Netspeed Systems Streaming bridge design with host interfaces and network on chip (NoC) layers
US9473415B2 (en) 2014-02-20 2016-10-18 Netspeed Systems QoS in a system with end-to-end flow control and QoS aware buffer allocation
US9319232B2 (en) 2014-04-04 2016-04-19 Netspeed Systems Integrated NoC for performing data communication and NoC functions
US9762474B2 (en) 2014-04-07 2017-09-12 Netspeed Systems Systems and methods for selecting a router to connect a bridge in the network on chip (NoC)
US9244845B2 (en) 2014-05-12 2016-01-26 Netspeed Systems System and method for improving snoop performance
US9473359B2 (en) 2014-06-06 2016-10-18 Netspeed Systems Transactional traffic specification for network-on-chip design
US9535848B2 (en) 2014-06-18 2017-01-03 Netspeed Systems Using cuckoo movement for improved cache coherency
US10528682B2 (en) 2014-09-04 2020-01-07 Netspeed Systems Automatic performance characterization of a network-on-chip (NOC) interconnect
US9742630B2 (en) 2014-09-22 2017-08-22 Netspeed Systems Configurable router for a network on chip (NoC)
US9477280B1 (en) 2014-09-24 2016-10-25 Netspeed Systems Specification for automatic power management of network-on-chip and system-on-chip
US10042404B2 (en) 2014-09-26 2018-08-07 Netspeed Systems Automatic generation of power management sequence in a SoC or NoC
US9571341B1 (en) 2014-10-01 2017-02-14 Netspeed Systems Clock gating for system-on-chip elements
US9529400B1 (en) 2014-10-29 2016-12-27 Netspeed Systems Automatic power domain and voltage domain assignment to system-on-chip agents and network-on-chip elements
US9660942B2 (en) 2015-02-03 2017-05-23 Netspeed Systems Automatic buffer sizing for optimal network-on-chip design
US9444702B1 (en) 2015-02-06 2016-09-13 Netspeed Systems System and method for visualization of NoC performance based on simulation output
US9568970B1 (en) * 2015-02-12 2017-02-14 Netspeed Systems, Inc. Hardware and software enabled implementation of power profile management instructions in system on chip
US9928204B2 (en) 2015-02-12 2018-03-27 Netspeed Systems, Inc. Transaction expansion for NoC simulation and NoC design
US10348563B2 (en) 2015-02-18 2019-07-09 Netspeed Systems, Inc. System-on-chip (SoC) optimization through transformation and generation of a network-on-chip (NoC) topology
US10050843B2 (en) 2015-02-18 2018-08-14 Netspeed Systems Generation of network-on-chip layout based on user specified topological constraints
US9825809B2 (en) 2015-05-29 2017-11-21 Netspeed Systems Dynamically configuring store-and-forward channels and cut-through channels in a network-on-chip
US9864728B2 (en) 2015-05-29 2018-01-09 Netspeed Systems, Inc. Automatic generation of physically aware aggregation/distribution networks
US10218580B2 (en) 2015-06-18 2019-02-26 Netspeed Systems Generating physically aware network-on-chip design from a physical system-on-chip specification
US20170068772A1 (en) * 2015-09-08 2017-03-09 Qualcomm Incorporated System for optimizing power leakage and timing delay in an integrated circuit based on a cost factor of replacing cells
US10452124B2 (en) 2016-09-12 2019-10-22 Netspeed Systems, Inc. Systems and methods for facilitating low power on a network-on-chip
US20180159786A1 (en) 2016-12-02 2018-06-07 Netspeed Systems, Inc. Interface virtualization and fast path for network on chip
US10313269B2 (en) 2016-12-26 2019-06-04 Netspeed Systems, Inc. System and method for network on chip construction through machine learning
US10063496B2 (en) 2017-01-10 2018-08-28 Netspeed Systems Inc. Buffer sizing of a NoC through machine learning
US10084725B2 (en) 2017-01-11 2018-09-25 Netspeed Systems, Inc. Extracting features from a NoC for machine learning construction
US10469337B2 (en) 2017-02-01 2019-11-05 Netspeed Systems, Inc. Cost management against requirements for the generation of a NoC
US10298485B2 (en) 2017-02-06 2019-05-21 Netspeed Systems, Inc. Systems and methods for NoC construction
US10896476B2 (en) 2018-02-22 2021-01-19 Netspeed Systems, Inc. Repository of integration description of hardware intellectual property for NoC construction and SoC integration
US10983910B2 (en) 2018-02-22 2021-04-20 Netspeed Systems, Inc. Bandwidth weighting mechanism based network-on-chip (NoC) configuration
US10547514B2 (en) 2018-02-22 2020-01-28 Netspeed Systems, Inc. Automatic crossbar generation and router connections for network-on-chip (NOC) topology generation
US11144457B2 (en) 2018-02-22 2021-10-12 Netspeed Systems, Inc. Enhanced page locality in network-on-chip (NoC) architectures
US11023377B2 (en) 2018-02-23 2021-06-01 Netspeed Systems, Inc. Application mapping on hardened network-on-chip (NoC) of field-programmable gate array (FPGA)
US11176302B2 (en) 2018-02-23 2021-11-16 Netspeed Systems, Inc. System on chip (SoC) builder
US11030381B2 (en) * 2019-01-16 2021-06-08 Taiwan Semiconductor Manufacturing Co., Ltd. Leakage analysis on semiconductor device
US10860762B2 (en) 2019-07-11 2020-12-08 Intel Corpration Subsystem-based SoC integration

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5598347A (en) * 1992-04-27 1997-01-28 Nec Corporation Layout method for designing an integrated circuit device by using standard cells
US7496867B2 (en) * 2007-04-02 2009-02-24 Lsi Corporation Cell library management for power optimization

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5157618A (en) * 1988-03-10 1992-10-20 Cirrus Logic, Inc. Programmable tiles
US5217916A (en) * 1989-10-03 1993-06-08 Trw Inc. Method of making an adaptive configurable gate array
US5068548A (en) * 1990-05-15 1991-11-26 Siarc Bicmos logic circuit for basic applications
US5889329A (en) * 1994-11-02 1999-03-30 Lsi Logic Corporation Tri-directional interconnect architecture for SRAM
US5995512A (en) * 1997-01-17 1999-11-30 Delco Electronics Corporation High speed multimedia data network
US6536028B1 (en) 2000-03-14 2003-03-18 Ammocore Technologies, Inc. Standard block architecture for integrated circuit design
US6467074B1 (en) * 2000-03-21 2002-10-15 Ammocore Technology, Inc. Integrated circuit architecture with standard blocks
JP3491604B2 (ja) * 2000-06-06 2004-01-26 日本電気株式会社 半導体集積回路のレイアウト方法、レイアウト装置及び記録媒体
GB2371910A (en) * 2001-01-31 2002-08-07 Seiko Epson Corp Display devices
JP2002368093A (ja) * 2001-06-12 2002-12-20 Mitsubishi Electric Corp レイアウト生成装置、レイアウト生成方法およびプログラム
US7178114B2 (en) 2002-05-31 2007-02-13 Springsoft, Inc. Scripted, hierarchical template-based IC physical layout system
WO2004015764A2 (en) 2002-08-08 2004-02-19 Leedy Glenn J Vertical system integration
US7137080B2 (en) 2003-08-22 2006-11-14 International Business Machines Corporation Method for determining and using leakage current sensitivities to optimize the design of an integrated circuit
US7360191B2 (en) 2003-11-06 2008-04-15 Clear Shape Technologies, Inc. Delta information design closure integrated circuit fabrication
DE102004048278B3 (de) * 2004-10-05 2006-06-01 X-Fab Semiconductor Foundries Ag Simulations- und/oder Layoutverfahren für Leistungstransistoren, die für unterschiedliche Leistungen ausgelegt sind
US7478354B2 (en) 2005-05-20 2009-01-13 Lsi Corporation Use of configurable mixed-signal building block functions to accomplish custom functions
JP4455427B2 (ja) 2005-06-29 2010-04-21 株式会社東芝 半導体装置及びその製造方法
US7418683B1 (en) 2005-09-21 2008-08-26 Cadence Design Systems, Inc Constraint assistant for circuit design
TWI463344B (zh) * 2005-10-24 2014-12-01 Cadence Design Systems Inc 積體電路時序、雜訊、及功率分析技術
EP1862926A3 (en) 2006-05-31 2010-06-02 STMicroelectronics Srl Method for designing semiconductor circuit devices to reduce static power consumption
US7739627B2 (en) * 2006-07-05 2010-06-15 Chew Marko P System and method of maximizing integrated circuit manufacturing yield with context-dependent yield cells
US7557618B1 (en) 2006-09-25 2009-07-07 Wik Thomas R Conditioning logic technology
TWI370515B (en) * 2006-09-29 2012-08-11 Megica Corp Circuit component
JP2009182161A (ja) * 2008-01-31 2009-08-13 Renesas Technology Corp 半導体装置
US8086978B2 (en) 2008-06-20 2011-12-27 Cadence Design Systems, Inc. Method and system for performing statistical leakage characterization, analysis, and modeling
US7966596B2 (en) * 2008-08-27 2011-06-21 Taiwan Semiconductor Manufacturing Co., Ltd. Place-and-route layout method with same footprint cells
FR2953641B1 (fr) * 2009-12-08 2012-02-10 S O I Tec Silicon On Insulator Tech Circuit de transistors homogenes sur seoi avec grille de controle arriere enterree sous la couche isolante

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5598347A (en) * 1992-04-27 1997-01-28 Nec Corporation Layout method for designing an integrated circuit device by using standard cells
US7496867B2 (en) * 2007-04-02 2009-02-24 Lsi Corporation Cell library management for power optimization

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
NAOAKI OHKUBO等: "Delay Modeling and Static Timing Analysis for MTCMOS Circuits", 《DESIGN AUTOMATION, 2006. ASIA AND SOUTH PACIFIC CONFERENCE ON》 *

Also Published As

Publication number Publication date
JP5623354B2 (ja) 2014-11-12
JP2012043413A (ja) 2012-03-01
EP2418595A2 (en) 2012-02-15
EP2418595A3 (en) 2012-03-14
US20120023473A1 (en) 2012-01-26
KR20120010187A (ko) 2012-02-02
US8196086B2 (en) 2012-06-05
TW201216104A (en) 2012-04-16

Similar Documents

Publication Publication Date Title
CN102346792A (zh) 用于功率最优化的精细沟道宽度
EP1168205B1 (en) Automatic circuit generation apparatus and method, and computer program product for executing the method
US7835212B2 (en) Methods and arrangements for enhancing power management systems in integrated circuits
JP6026191B2 (ja) 電力制御回路、それを含む半導体装置及び該電力制御回路の動作方法
US8289048B2 (en) State transitioning clock gating
Chadha et al. An ASIC low power primer: analysis, techniques and specification
US20110260764A1 (en) Semiconductor integrated circuit, method for designing semiconductor integrated circuit, and computer readable recording medium
US9058440B1 (en) Method and mechanism for verifying and simulating power aware mixed-signal electronic designs
KR20190053193A (ko) 메모리에 대한 클록 형상화의 장치 및 방법
Tu et al. Low-power timing closure methodology for ultra-low voltage designs
US8683401B2 (en) Information processing device and design supporting method
US8856712B2 (en) Optimized flip-flop device with standard and high threshold voltage MOS devices
US9094013B2 (en) Single component sleep-convention logic (SCL) modules
US8589853B2 (en) Total power optimization for a logic integrated circuit
Roodbali et al. Highly efficient low-area gate-diffusion-input-based approximate full adders for image processing computing
US7861202B2 (en) Cell arrangement method for designing semiconductor integrated circuit
Vaidyanathan et al. Improving energy efficiency of low-voltage logic by technology-driven design
Panić A methodology for designing low power sensor node hardware systems
KR20070059626A (ko) Ｍｔｃｍｏｓ 회로에 대한 레지스터 전송 수준 모델링 및시뮬레이션을 이용한 리텐션 플립플롭 감소 방법
Chentouf et al. Power-aware hold optimization for ASIC physical synthesis
Jayasekar Low power digital design using asynchronous logic
de Oliveira et al. Cell library design for ultra-low power internet-of-things applications
JP2007323203A (ja) 半導体集積回路の設計装置および設計方法
Bertozzi et al. Parametric timing and power macromodels for high level simulation of low-swing interconnects
JP4088645B2 (ja) Ｌｓｉシステム設計方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20120208