CN102332429A - 大马士革结构制作方法 - Google Patents
大马士革结构制作方法 Download PDFInfo
- Publication number
- CN102332429A CN102332429A CN201110328111A CN201110328111A CN102332429A CN 102332429 A CN102332429 A CN 102332429A CN 201110328111 A CN201110328111 A CN 201110328111A CN 201110328111 A CN201110328111 A CN 201110328111A CN 102332429 A CN102332429 A CN 102332429A
- Authority
- CN
- China
- Prior art keywords
- dielectric layer
- redundant
- metallic channel
- metal
- metal wire
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明公开了一种大马士革结构制作方法,包括以下步骤:在半导体衬底上形成第一介质层;在第一介质层中形成金属导线槽和冗余金属槽,金属导线槽暴露出半导体衬底;在金属导线槽和冗余金属槽内以及第一介质层上形成金属层;通过化学机械研磨工艺去除第一介质层上的金属层,以在金属导线槽内形成金属导线,并在冗余金属槽内形成冗余金属线;在第一介质层上形成图形化的光刻胶层,图形化的光刻胶层暴露出冗余金属线;以图形化的光刻胶层为掩膜,刻蚀去除冗余金属线,露出冗余金属槽;在去除冗余金属线的冗余金属槽内填充第二介质层。本发明大马士革结构制作方法,能够去除冗余金属线与冗余金属线之间、以及冗余金属线与金属导线之间的耦合电容。
Description
技术领域
本发明涉及集成电路制造领域,特别涉及一种大马士革结构制作方法。
背景技术
随着半导体芯片的集成度不断提高,晶体管的特征尺寸不断缩小。进入到130纳米技术节点之后,受到铝的高电阻特性的限制,铜互连逐渐替代铝互连成为金属互连的主流。由于铜的干法刻蚀工艺不易实现,铜导线的制作方法不能像铝导线一样通过刻蚀金属层而获得。现在广泛采用的铜导线的制作方法为大马士革工艺的镶嵌技术。该工艺包括只制作金属导线的单大马士革工艺和同时制作接触孔和金属导线的双大马士革工艺。
具体地,该大马士革工艺包括如下步骤:
首先,在半导体衬底100上形成第一介质层110,请参考图1A;
其次,在所述第一介质层110中形成金属导线槽111和冗余金属槽112,所述金属导线槽111暴露出所述半导体衬底100,请参考图1B;
再次,在所述金属导线槽111和冗余金属槽112内以及第一介质层110上形成金属层120,请参考图1C;
最后,通过化学机械研磨工艺去除所述第一介质层110上的金属层120,以在所述金属导线槽111内形成金属导线121,并在所述冗余金属槽112内形成冗余金属线122,请参考图1D。
其中,冗余金属槽112及其内的冗余金属线122是为了化学机械研磨工艺的需要而设计的,因为金属和介质层材料的移除率一般不相同,因此对化学机械研磨的选择性会导致不期望的凹陷和侵蚀现象,凹陷时常发生在金属减退至邻近介质层的平面以下或超出邻近介质层的平面以上,侵蚀则是介质层的局部过薄,凹陷和侵蚀现象易受图形的结构和图形的密度影响。因此,要求半导体衬底上的金属图形密度尽可能均匀,为此通常在形成金属导线槽111的同时还形成冗余金属槽112,以便在化学机械研磨时达到均匀的研磨效果。进行化学机械研磨之后冗余金属线122则没有任何作用,并且,冗余金属线122与冗余金属线122之间以及冗余金属线122与金属导线121之间就会产生耦合电容,而耦合电容会影响到金属导线121的电学性能,例如,耦合电容会影响到金属导线121的电流通过的速度,从而影响以金属导线121互连的芯片的速度。
发明内容
本发明所要解决的技术问题是提供一种大马士革结构制作方法,以去除冗余金属线与冗余金属线之间以及冗余金属线与金属导线之间的耦合电容。
为了解决上述技术问题,本发明的技术方案是:一种大马士革结构制作方法,包括:在半导体衬底上形成第一介质层;在所述第一介质层中形成金属导线槽和冗余金属槽,所述金属导线槽暴露出所述半导体衬底;在所述金属导线槽和冗余金属槽内以及第一介质层上形成金属层;通过化学机械研磨工艺去除所述第一介质层上的金属层,以在所述金属导线槽内形成金属导线,并在所述冗余金属槽内形成冗余金属线;在所述第一介质层上形成图形化的光刻胶层,所述图形化的光刻胶层暴露出所述冗余金属线;以所述图形化的光刻胶层为掩膜,刻蚀去除所述冗余金属线,暴露出所述冗余金属槽;在所述去除所述冗余金属线的冗余金属槽内填充第二介质层。
进一步的,在所述第一介质层上形成图形化的光刻胶层的步骤包括:在所述第一介质层上形成光刻胶层,通过曝光和显影工艺形成图形化的光刻胶层。
进一步的,所述第一介质层的材料为二氧化硅。
进一步的,所述第一介质层和第二介质层的材料相同。
进一步的,所述第一介质层和第二介质层的材料不相同。
与现有技术相比,本发明大马士革结构制作方法的优点在于:在化学机械研磨工艺之后去除了冗余金属线,并在去除冗余金属线后的冗余金属槽内填充与第一介质层相同的或者不同的第二介质层,从而使采用本发明制作的大马士结构就不存在冗余金属线与冗余金属线之间以及冗余金属线与金属导线之间产生的耦合电容,电流通过金属导线的速度就不会受到耦合电容的影响,则采用金属导线互连的芯片的速度就不会受到影响。
附图说明
图1A~1D是采用现有的大马士结构制作方法制作大马士结构的相应步骤的剖面结构示意图;
图2是本发明实施例所提供的大马士结构制作方法的流程图;
图3A~3H是本发明实施例所提供的大马士结构制作方法制作大马士结构的相应步骤的剖面结构示意图。
具体实施方式
下面结合附图对本发明作详细描述:
请参考图2,本发明大马士结构制作方法,包括以下步骤:
首先,执行步骤S201,请参考图3A,在半导体衬底300上形成第一介质层310,其中,所述第一介质层310的材料例如为二氧化硅,作为较佳的实施方式,所述第一介质层的材料采用商标名称为黑钻石(Black Dimond,BD)的碳氧化硅或者掺碳的氧化硅;
然后,执行步骤S202,请参考图3B,在所述第一介质层310中形成金属导线槽311和冗余金属槽312,所述金属导线槽311暴露出所述半导体衬底310,所述冗余金属槽312的深度可以与金属导线槽311相同,或者,所述冗余金属槽312的深度小于金属导线槽311的深度;
然后,执行步骤S203,请参考图3C,在所述金属导线槽311和冗余金属槽312内以及第一介质层310上形成金属层320;
然后,执行步骤S204,请参考图3D,通过化学机械研磨工艺去除所述第一介质层310上的金属层320,以在所述金属导线槽311内形成金属导线321,并在所述冗余金属槽312内形成冗余金属线322;
然后,执行步骤S205,在所述第一介质层310上形成图形化的光刻胶层330,所述图形化的光刻胶层330暴露出所述冗余金属线322;如图3E~3F所示,在所述第一介质层310上形成图形化的光刻胶层330的步骤包括:首先在所述第一介质层310上形成光刻胶层330’,随后通过曝光和显影工艺形成图形化的光刻胶层330;
然后,执行步骤S206,请参考图3G,以所述图形化的光刻胶层330为掩膜,刻蚀去除所述冗余金属线322,暴露出所述冗余金属槽312,由于所述图形化的光刻胶层330遮蔽了金属导线321,该金属导线321不会被损伤;
然后,执行步骤S207,请参考图3H,在冗余金属槽312内填充第二介质层350,较佳的,第二介质层350和第一介质层310的材料相同,例如均为非掺杂的二氧化硅或掺碳的氧化硅,另外,所述第二介质层350和第一介质层310的材料也可以不相同,例如第一介质层310为非掺杂的二氧化硅,第二介质层350为掺碳的氧化硅。
与现有技术相比,本发明大马士革结构制作方法的优点在于:在化学机械研磨工艺之后去除了冗余金属线322,并在去除冗余金属线322后的冗余金属槽312内填充与第一介质层310相同的或者不同的第二介质层350,从而使采用本发明制作的大马士结构就不存在冗余金属线322与冗余金属线322之间以及冗余金属线322与金属导线321之间产生的耦合电容,电流通过金属导线的速度就不会受到耦合电容的影响,则采用金属导线互连的芯片的速度就不会受到影响。
Claims (5)
1.一种大马士革结构制作方法,其特征在于,包括以下步骤:
在半导体衬底上形成第一介质层;
在所述第一介质层中形成金属导线槽和冗余金属槽,所述金属导线槽暴露出所述半导体衬底;
在所述金属导线槽和冗余金属槽内以及第一介质层上形成金属层;
通过化学机械研磨工艺去除所述第一介质层上的金属层,以在所述金属导线槽内形成金属导线,并在所述冗余金属槽内形成冗余金属线;
在所述第一介质层上形成图形化的光刻胶层,所述图形化的光刻胶层暴露出所述冗余金属线;
以所述图形化的光刻胶层为掩膜,刻蚀去除所述冗余金属线,暴露出所述冗余金属槽;
在所述去除所述冗余金属线的冗余金属槽内填充第二介质层。
2.根据权利要求1所述的大马士革结构制作方法,其特征在于,在所述第一介质层上形成图形化的光刻胶层的步骤包括:
在所述第一介质层上形成光刻胶层,通过曝光和显影工艺形成图形化的光刻胶层。
3.根据权利要求1所述的大马士革结构制作方法,其特征在于:所述第一介质层的材料为二氧化硅。
4.根据权利要求1至3中任意一项所述的大马士革结构制作方法,其特征在于,所述第一介质层和第二介质层的材料相同。
5.根据权利要求1至3中任意一项所述的大马士革结构制作方法,其特征在于,所述第一介质层和第二介质层的材料不相同。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201110328111A CN102332429A (zh) | 2011-10-25 | 2011-10-25 | 大马士革结构制作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201110328111A CN102332429A (zh) | 2011-10-25 | 2011-10-25 | 大马士革结构制作方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN102332429A true CN102332429A (zh) | 2012-01-25 |
Family
ID=45484154
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201110328111A Pending CN102332429A (zh) | 2011-10-25 | 2011-10-25 | 大马士革结构制作方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102332429A (zh) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6433429B1 (en) * | 1999-09-01 | 2002-08-13 | International Business Machines Corporation | Copper conductive line with redundant liner and method of making |
US20070111497A1 (en) * | 2005-11-15 | 2007-05-17 | International Business Machines Corporation | Process for forming a redundant structure |
CN102222643A (zh) * | 2011-06-24 | 2011-10-19 | 中国科学院微电子研究所 | 集成电路制作过程中冗余金属填充的方法及半导体器件 |
CN102332428A (zh) * | 2011-10-25 | 2012-01-25 | 上海华力微电子有限公司 | 大马士革结构制作方法 |
-
2011
- 2011-10-25 CN CN201110328111A patent/CN102332429A/zh active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6433429B1 (en) * | 1999-09-01 | 2002-08-13 | International Business Machines Corporation | Copper conductive line with redundant liner and method of making |
US20070111497A1 (en) * | 2005-11-15 | 2007-05-17 | International Business Machines Corporation | Process for forming a redundant structure |
CN102222643A (zh) * | 2011-06-24 | 2011-10-19 | 中国科学院微电子研究所 | 集成电路制作过程中冗余金属填充的方法及半导体器件 |
CN102332428A (zh) * | 2011-10-25 | 2012-01-25 | 上海华力微电子有限公司 | 大马士革结构制作方法 |
Non-Patent Citations (1)
Title |
---|
杨飞: "冗余金属填充对电特性的影响研究", 《中国优秀硕士学位论文全文数据库 信息科技辑》 * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102339749A (zh) | 一种金属铝焊垫刻蚀方法 | |
CN113363157B (zh) | 半导体装置的制造方法 | |
CN103094186B (zh) | 半导体结构及其形成方法 | |
CN102332428A (zh) | 大马士革结构制作方法 | |
CN103208455B (zh) | 金属硬质掩模结构的修复方法 | |
CN102332429A (zh) | 大马士革结构制作方法 | |
CN102324399B (zh) | 半导体器件及其制作方法 | |
TWI651803B (zh) | 空氣間隙輔助之蝕刻自我對準雙鑲嵌 | |
CN102339791B (zh) | 一种半导体器件制作方法 | |
CN103474387B (zh) | 沟槽间形成空气间隔的方法 | |
CN102339790A (zh) | 半导体器件制作方法 | |
CN102361019A (zh) | 一种半导体器件制作方法 | |
CN102412198B (zh) | 半导体器件制作方法 | |
US20110159687A1 (en) | Method for fabricating semiconductor device | |
CN103531534B (zh) | 金属沟槽的刻蚀方法 | |
CN102969270A (zh) | 半导体器件及其制作方法 | |
CN102354682A (zh) | 半导体器件制作方法 | |
KR100562315B1 (ko) | 반도체소자의 플러그 제조 방법 | |
CN113380699B (zh) | 半导体器件及其制备方法 | |
CN102446814A (zh) | 双镶嵌结构的形成方法 | |
CN102339792A (zh) | 半导体器件制作方法 | |
CN103066094B (zh) | 一种用金属硬掩膜制造影像传感器的方法 | |
CN102347273B (zh) | 半导体器件制作方法 | |
CN105051883B (zh) | 在集成电路中形成栅栏导体 | |
KR20030055802A (ko) | 듀얼 다마신 공정을 이용한 반도체 소자의 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C12 | Rejection of a patent application after its publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20120125 |