CN102325104A - 数字基带回波抵消器 - Google Patents

数字基带回波抵消器 Download PDF

Info

Publication number
CN102325104A
CN102325104A CN201110265248A CN201110265248A CN102325104A CN 102325104 A CN102325104 A CN 102325104A CN 201110265248 A CN201110265248 A CN 201110265248A CN 201110265248 A CN201110265248 A CN 201110265248A CN 102325104 A CN102325104 A CN 102325104A
Authority
CN
China
Prior art keywords
echo canceller
digital baseband
filter
folding
baseband echo
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201110265248A
Other languages
English (en)
Inventor
夏威
刘正平
何子述
刘畅
周建林
蒋鑫宇
吴辉
徐婷
徐萍
李金政
陈晓峰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mig Electronic Industrial Co ltd
University of Electronic Science and Technology of China
Institute of Electronic and Information Engineering of Dongguan UESTC
Original Assignee
Mig Electronic Industrial Co ltd
University of Electronic Science and Technology of China
Institute of Electronic and Information Engineering of Dongguan UESTC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mig Electronic Industrial Co ltd, University of Electronic Science and Technology of China, Institute of Electronic and Information Engineering of Dongguan UESTC filed Critical Mig Electronic Industrial Co ltd
Priority to CN201110265248A priority Critical patent/CN102325104A/zh
Publication of CN102325104A publication Critical patent/CN102325104A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
  • Filters That Use Time-Delay Elements (AREA)

Abstract

本发明涉及数字基带回波抵消器。本发明公开了一种数字基带回波抵消器,采用N倍折叠和脉动技术,在实现相同阶数的变步长DLMS算法时,可以解决回波抵消器资源瓶颈问题。本发明的技术方案是,数字基带回波抵消器,包括R个滤波器,所述滤波器具有变步长DLMS算法结构,每个滤波器结构相同,其中含有加法器和乘法器,所述加法器为复数加法器,所述乘法器为复数乘法器,所述滤波器采用折叠方式进行自适应滤波处理,所述R个滤波器能够进行M阶自适应滤波处理,R、M为正整数,且M≥R。本发明采用了折叠技术,即用一个功能单元可以实现折叠前N个功能单元的功能,在实现相同阶数的变步长DLMS算法时,可以节省资源,降低成本。

Description

数字基带回波抵消器
技术领域
本发明涉及地面数字电视广播技术,特别涉及一种地面数字电视广播同频直放站中数字基带回波抵消器。
背景技术
无线同频直放站通过将接收的基站信号放大后再转发出去,来提高信号的覆盖范围。但是由于其收发天线之间存在耦合,部分转发信号会返回接收端,形成回波干扰与基站信号一同被接收。此时如果直放站增益大于收发天线间的隔离度,回波干扰信号将在直放站与回波信道组成的回路中被循环放大,导致系统自激;即使直放站增益小于收发天线间的隔离度,系统不产生自激,回波干扰也将影响信号质量。
为抑制回波干扰和降低自激风险,目前大多数字基带处理器采用回波干扰抑制(Interference Cancellation System,ICS)的方法,即在直放站中安装回波抵消器,在时域估计回波信道和回波干扰,然后从接收信号中减去回波估计值。其中回波信道估计是回波消除的关键,一般采用自适应算法或发送训练序列来估计回波信道。对于自适应算法,有基于最小均方误差准则的最小均方(least mean square algorithm,LMS)算法和基于最小二乘准则的递推最小二乘(recursive least square,RLS)算法最为流行。其中DLMS(DelayedLeast mean square)算法因其结构简单、稳定性好和易于实现等优点而被广泛用于数字基带回波抵消器中,但定步长DLMS算法需要在跟踪性能和失调误差中进行折中。
目前,虽然有大量的技术文献在研究实数DLMS算法的实现结构,但针对复数DLMS算法的实现结构几乎从未有文献提及,而数字基带回波抵消器中所使用的是复数DLMS算法,这就给数字基带回波抵消器的实现带来了一定的困难;同时,由于相同阶数的复数DLMS算法所使用的资源至少是实数DLMS算法的3倍以上,故资源瓶颈也是实现数字基带回波抵消器所必须解决的问题。
发明内容
本发明所要解决的技术问题,就是提供一种数字基带回波抵消器,采用N倍折叠和脉动(Systolic)技术,即多个相同的处理单元(本发明中为滤波器)按照一定的规则组成的网络。在实现相同阶数的变步长DLMS算法时,可以节省资源,解决资源瓶颈问题;同时采用变步长的方法可提高算法的收敛速度以及改善对回波信道和干扰的跟踪性能。
本发明解决所述技术问题采用的技术方案是,数字基带回波抵消器,包括R个滤波器,所述滤波器具有变步长DLMS算法结构,每个滤波器结构相同,其中含有加法器和乘法器,所述加法器为复数加法器,所述乘法器为复数乘法器,其特征在于,所述滤波器采用折叠方式进行自适应滤波处理,所述R个滤波器能够进行M阶自适应滤波处理,R、M为正整数,且M≥R。
进一步的,所述复数乘法器具有2级流水线结构。
具体的,所述滤波器由FPGA构成。
更具体的,R=8,M=16。
进一步的,如果M=N×R,则每个滤波器能够进行N阶自适应滤波处理,N为正整数。
进一步的,如果M=K×A+L×B,其中A+B=R,则A个滤波器都能够进行K阶自适应滤波处理,B个滤波器都能够进行L阶自适应滤波处理;A、B、K、L均为正整数。
本发明的有益效果是,因为采用了折叠技术,即用一个功能单元可以实现折叠前N个功能单元的功能,故在实现相同阶数的变步长DLMS算法时,可以节省资源,从而降低了成本。同时变步长DLMS算法可提高算法的收敛速度以及改善对回波信道和干扰的跟踪性能。脉动结构中处理单元之间高度流水化和规则化,而流水化意味着系统吞吐率大,规则化意味着版图流片成功率大,故本发明的回波抵消器的吞吐率大且易于实现。
附图说明
图1是具有回波抵消器的无线同频直放站结构示意图;
图2是基于脉动结构的八阶变步长DLMS算法的回波抵消器结构示意图;
图3是普通处理单元结构示意图;
图4是复数乘法器的结构示意图;
图5是本发明处理单元结构示意图;
图6是实施例的结构示意图。
图中:
d(n)表示期望信号,e(n)表示误差信号,x(n)表示误差信号经功率放大器放大后的发射信号其同时也是滤波器的输入信号,G表示功率放大器的增益;
D表示一个时钟单位延迟,LD表示L个时钟单位延迟,x(n-L)和e(n-L)表示x(n)和e(n)延迟L个时钟单位后的信号,
Figure BDA0000089954020000021
表示延迟L个时钟单位后的回波估计值,CA表示复数加法器;
μ(n)表示DLMS算法的步长,xfilter(n)表示滤波器的输入信号,xupdate(n)表示权系数更新模块的输入信号,xfilter(n-1)和xupdate(n-1)表示xfilter(n)和xupdate(n)延迟1个时钟单位后的输出信号以供给下一个滤波器使用,yfilter(n)表示输入信号经过一阶滤波器的输出信号。图中xI和xQ表示输入信号x(n)的I、Q两路即x(n)的实部和虚部,hI和hQ表示滤波器的权向量h(n)的I、Q两路即h(n)的实部和虚部,yI和yQ表示输出信号的I、Q两路即y的实部和虚部;
CA表示复数加法器(complex adder),CM表示复数乘法器(complex multiplier),2l+0和2l+1分别表示偶数和奇数处理时刻,(sx|0)和(sx|1)分别表示折叠集x中的偶数和奇数处理单元。
具体实施方式
下面结合附图及实施例,详细描述本发明的技术方案。
具有回波抵消器的无线同频直放站的模型如图1所示,该回波抵消器采用变步长DLMS算法估计回波信道和回波干扰。
n时刻接收端接收到的总信号为:
d(n)=r(n)+y(n)+v(n)
                      (1)
=r(n)+hHx(n)+v(n)
其中,h表示回波信道。
从接收端接收到的总信号减去回波干扰估计值,即回波抵消后,可得误差信号。
e ( n ) = d ( n ) - y ^ ( n ) (2)
= d ( n ) - h ^ H ( n ) x ( n )
其中,y(n)是回波干扰实际值,
Figure BDA0000089954020000033
表示回波干扰估计值,表示回波信道估计值,
Figure BDA0000089954020000035
表示对
Figure BDA0000089954020000036
做共轭转置。
信道估计根据变步长DLMS算法更新,有:
h ^ ( n + 1 ) = h ^ ( n ) + μ ( n - D ) e * ( n - D ) x ( n - D ) - - - ( 3 )
Figure BDA0000089954020000038
Figure BDA0000089954020000039
其中,e*(n)表示对e(n)取共轭,μmax和μmin分别是最大步长和最小步长。为了满足算法初始时有较快的收敛速度,选择μmax靠近1,选择较小的μmin以满足算法的最小均方误差。算法的初始步长设置为μmax。0<α<1为遗忘因子,表明上一时刻的步长因子对此时刻步长的影响;γ>0为控制因子,表明误差信号对步长的控制。在具体实现时,α和γ均取为2的幂次,在步长更新的时候就可以节省2个乘法器。
这种方法比固定步长DLMS具有更可取的优越性:自适应初始阶段,误差信号较大,对应μ(n)较大,算法收敛速度较快;随着算法逐渐进入稳态,误差减小,对应μ(n)减小,因此在最佳权系数附近产生较小的失调。
为了降低复杂度,本发明采用复数乘法器替代实数DLMS算法中实数乘法器的方式,得到复数DLMS算法的结构框图。基于脉动结构没有折叠的8阶复数变步长DLMS算法的回波抵消器结构图如图2所示,CA表示复数加法器,LD表示L个时钟的延迟,其值是根据实际系统中滤波器的延迟计算所得。其中滤波器的结构如图3所示,CM表示复数乘法器如图4所示。
由于在DLMS算法的滤波和权系数更新中所用的复数乘法器的形式如下式所示:
y=yI+yQ=h*x=(hI-jhQ)(xI+jxQ)        (6)
为了减少乘法器资源,对(6)式进行化解:
yI=hIxI+hQxQ=hI(xI+xQ)-(hI-hQ)xQ     (7)
yQ=hIxQ-hQxI=hI(xI+xQ)-(hI+hQ)xI
根据(7)式构建复数乘法器时,为了减短关键路径,本发明在其中加了两级流水线,具体结构如图4所示。最后当关键路径的处理延迟达不到系统处理速度的要求时,还可以在图2中的复数加法器中加入相应的流水线寄存器,以斩断关键路径。
为了解决资源瓶颈问题,采用折叠技术,即若采用N折叠后,一个处理单元要完成折叠前N个处理单元的功能。此时,为了保持系统实时性,处理单元的处理时钟应变为Nfclk,假设系统的处理时钟为fclk
折叠的具体实现步骤:
(1)折叠方式的选择
假设需要滤波器的阶数为M,而实际资源能实现的滤波器的阶数为R,折叠因子为N,即M=N×R+C,其中C为余数。当C等于0时,整个系统可以采用折叠因子为N的折叠方式,每个滤波器能够进行N阶自适应滤波处理,M、N、R均为正整数。当C不等于0时,可以采用两种方式来折叠,第一种为能整除的部分采用折叠因子为N的折叠,余数部分就单独折叠因子为C的折叠或者不折叠。第二种方式就是把M拆分为几部分,每部分采用不同的折叠,即如果M=K×A+L×B,其中A+B=R,则A个滤波器都能够进行K阶自适应滤波处理,B个滤波器都能够进行L阶自适应滤波处理;A、B、K、L均为正整数。这时会引入多个时钟,这就需要用FIFO(先进先出)来解决跨时钟域数据传输的问题。
(2)计算折叠后滤波器内部的延迟数
根据折叠方程,如(8)式所示,求出折叠后每个滤波器中各个节点处所对应的延迟数。
DF(U?V)Nw(e)-PU+v-u               (8)
其中,
Figure BDA0000089954020000051
表示叠后节点U到V所需的延迟数,N表示折叠因子,w(e)表示折叠前节点U到V间的延迟数,PU表示输入节点处所引入的流水线寄存器,v和u表示节点U到V的折叠阶数,满足0≤u,v≤N-1。
(3)输入输出的控制逻辑
当折叠数较少时可以采用多路选择器,当折叠数较大时就需要采用双口RAM或FIFO做移位寄存器,控制输入输出信号按既定的顺序输入输出。
实施例
考虑到同频直放站系统反馈环路的最大延迟不超过1.5μs,因此自适应滤波器的阶数最佳设置为16。本例数字基带回波抵消器中包括8个结构相同的滤波器,滤波器具有变步长DLMS算法结构,其中含有复数加法器和复数乘法器。本例滤波器由FPGA(可编程门阵列)构成,采用折叠方式进行自适应滤波处理,8个滤波器能够进行16阶自适应滤波处理。也就是用实现8阶变步长DLMS算法的回波抵消器的资源设计一个16阶变步长DLMS算法的回波抵消器,即M=16,R=8的情况。
具体的变换如图5所示,即将2个滤波器折叠为1个。图中的折叠集(折叠集是由相同的功能单元所执行运算的有序集)可以写为S1={1,4},S2={2,5}和S3={3,6},折叠集S1和S3中只包含了复数乘法器,折叠集S2中只包含了复数加法器。具体的变换步骤为:
(1)选择折叠的方式
由于16=8×2,故可以采用折叠因子N=2的折叠方式。
(2)计算折叠后处理单元内部的延迟数
由于采用的是2倍(即N=2)折叠,故可以把节点{1,2,3}的折叠阶数设为0,节点{4,5,6}的折叠阶数设为1,同时复数乘法器中含有两级流水线即P3和P1等于2,故根据折叠方程(8)式有:
DF(3→2)=2×1-2+0-0=0     (9)
DF(2→1)=2×1-0+0-0=2     (10)
由(9)和(10)式可知:折叠前处理单元中节点3→2的延迟由1个时钟变成了0个,折叠前处理单元中节点2→1的延迟由1个时钟变成了2个。
(3)输入输出的控制逻辑
由于采用的是2倍折叠,故系统需要在2l+0时刻处理偶数阶的数据,在2l+1时刻处理奇数阶的数据,因此在输入输出处引入了两路选择器,在不同的时刻选择相应的输入输出信号。
(4)计算L的值
由变换后One tap的结构图可知,输入信号延迟1个时钟,复数乘法器有两级流水线即延迟2个时钟,故一阶滤波器结果的输出一共延迟了3个时钟即L=3。
通过以上3个步骤,就可以得到采用2倍折叠后16阶变步长DLMS算法结构的回波抵消器,如图6所示。因为折叠后的回波抵消器要在相同的时间里用一个滤波器完成折叠前两个滤波器的功能,本例时钟频率为图2所示回波抵消器时钟频率的2倍。
如果用实现8阶变步长DLMS算法的回波抵消器的资源设计一个15阶变步长DLMS算法的回波抵消器,即M=15,R=8的情况。其折叠方式可以为:由7个滤波器进行2阶自适应滤波处理,1个滤波器进行1阶自适应滤波处理。即将14阶自适应滤波处理采用2倍折叠,用7个滤波器完成处理,余下的1阶自适应滤波由1个滤波器完成处理。可以表达为:M=K×A+L×B=2×7+1×1,即A=7,K=2,B=1,L=1,且R=A+B=7+1。

Claims (6)

1.数字基带回波抵消器,包括R个滤波器,所述滤波器具有变步长DLMS算法结构,每个滤波器结构相同,其中含有加法器和乘法器,所述加法器为复数加法器,所述乘法器为复数乘法器,其特征在于,所述滤波器采用折叠方式进行自适应滤波处理,所述R个滤波器能够进行M阶自适应滤波处理,R、M为正整数,且M≥R。
2.根据权利要求1所述的数字基带回波抵消器,其特征在于,所述复数乘法器具有2级流水线结构。
3.根据权利要求1所述的数字基带回波抵消器,其特征在于,所述滤波器由FPGA构成。
4.根据权利要求1所述的数字基带回波抵消器,其特征在于,R=8,M=16。
5.根据权利要求1~4任意一项所述的数字基带回波抵消器,其特征在于,如果M=N×R,则每个滤波器能够进行N阶自适应滤波处理,N为正整数。
6.根据权利要求1~4任意一项所述的数字基带回波抵消器,其特征在于,如果M=K×A+L×B,其中A+B=R,则A个滤波器都能够进行K阶自适应滤波处理,B个滤波器都能够进行L阶自适应滤波处理;A、B、K、L均为正整数。
CN201110265248A 2011-09-08 2011-09-08 数字基带回波抵消器 Pending CN102325104A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201110265248A CN102325104A (zh) 2011-09-08 2011-09-08 数字基带回波抵消器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110265248A CN102325104A (zh) 2011-09-08 2011-09-08 数字基带回波抵消器

Publications (1)

Publication Number Publication Date
CN102325104A true CN102325104A (zh) 2012-01-18

Family

ID=45452776

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110265248A Pending CN102325104A (zh) 2011-09-08 2011-09-08 数字基带回波抵消器

Country Status (1)

Country Link
CN (1) CN102325104A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102820903A (zh) * 2012-07-17 2012-12-12 中国航天科工集团第三研究院第八三五七研究所 一种适用于大频偏无线信道下自适应匹配滤波器方法
CN104573164A (zh) * 2014-07-07 2015-04-29 贵州电力试验研究院 小步长系统等值历史电流源信息更新的硬件实现方法
CN106330801A (zh) * 2016-09-19 2017-01-11 东莞理工学院 一种ics同频直放站中自适应凸组合干扰抑制方法

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
《中国优秀硕士学位论文全文数据库信息科技辑》 20080630 陈文博 DAB直放站多径回波抵消系统的研究与设计 , *
LOK-KEE TING ET.AL: "Virtex FPGA Implementation of a Pipelined Adaptive LMS Predictor for Electronic Support Measures Receivers", 《IEEE TRANSACTIONS ON VERY LARGE SCALE INTEGRATION (VLSI) SYSTEMS》 *
陈文博: "《中国优秀硕士学位论文全文数据库信息科技辑》", 31 March 2011 *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102820903A (zh) * 2012-07-17 2012-12-12 中国航天科工集团第三研究院第八三五七研究所 一种适用于大频偏无线信道下自适应匹配滤波器方法
CN104573164A (zh) * 2014-07-07 2015-04-29 贵州电力试验研究院 小步长系统等值历史电流源信息更新的硬件实现方法
CN104573164B (zh) * 2014-07-07 2017-10-31 贵州电力试验研究院 小步长系统等值历史电流源信息更新的硬件实现方法
CN106330801A (zh) * 2016-09-19 2017-01-11 东莞理工学院 一种ics同频直放站中自适应凸组合干扰抑制方法

Similar Documents

Publication Publication Date Title
CN107580758B (zh) 用于在支持全双工方案的通信系统中消除自干扰信号的装置和方法
CN108599809B (zh) 全双工自干扰信号数字消除方法及装置
EP0961416A1 (en) Adaptive array transceiver
US9362890B2 (en) Compensation filter for cascaded-integrator-comb decimator
CN102739578A (zh) 一种回波干扰抑制方法、装置及终端
US10211908B2 (en) Multi-antenna relay device
CN102325104A (zh) 数字基带回波抵消器
CN101807903B (zh) 一种自适应滤波器、滤波方法及直放站
CN112532271A (zh) 射频电路和电子设备
JP2021525013A (ja) アクティブ干渉除去装置、信号絶縁制御装置、および干渉をアクティブ的に除去する方法
US8953725B1 (en) MIMO repeater system and method for canceling feedback interference using the same
CN103379061B (zh) 一种微波系统的同步与均衡联合设计方法和装置
US6587504B1 (en) Adaptive equalizer and designing method thereof
Campo et al. Adaptive cancellation of nonlinear self-interference in wireless full-duplex: Cascaded spline-interpolated methods
CN101710825A (zh) 一种自适应滤波器及其实现方法、直放站
JP2009005330A (ja) デジタル適応干渉除去中継器
JP2008167479A (ja) アレイアンテナ制御装置及びアレイアンテナ制御方法
CN103856424B (zh) 一种直放站回波干扰消除方法和装置
JP4603464B2 (ja) 中継装置および受信装置
CN104320107B (zh) 一种可变带宽cic滤波器的设计方法
JP4362246B2 (ja) ダイバーシティ受信用回り込みキャンセル装置及び中継システム
CN103647595B (zh) 卫星移动通信系统的信号发射装置和方法
KR101697429B1 (ko) 전이중 다중 안테나를 이용하는 송수신 장치 및 방법
CN117793758B (zh) 一种ris辅助noma系统中多变量联合优化方法
CN203352587U (zh) 高性能gsm选频ics直放站

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20120118