CN102308396A - 用于结构化半导体表面的方法和半导体芯片 - Google Patents
用于结构化半导体表面的方法和半导体芯片 Download PDFInfo
- Publication number
- CN102308396A CN102308396A CN2010800070061A CN201080007006A CN102308396A CN 102308396 A CN102308396 A CN 102308396A CN 2010800070061 A CN2010800070061 A CN 2010800070061A CN 201080007006 A CN201080007006 A CN 201080007006A CN 102308396 A CN102308396 A CN 102308396A
- Authority
- CN
- China
- Prior art keywords
- semiconductor
- wafer
- semiconductor wafer
- photoresist
- pyramid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 208
- 238000000034 method Methods 0.000 title claims abstract description 85
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 65
- 239000000463 material Substances 0.000 claims description 45
- 238000005530 etching Methods 0.000 claims description 38
- 150000001875 compounds Chemical class 0.000 claims description 28
- 230000005855 radiation Effects 0.000 claims description 18
- 230000008878 coupling Effects 0.000 claims description 16
- 238000010168 coupling process Methods 0.000 claims description 16
- 238000005859 coupling reaction Methods 0.000 claims description 16
- 230000005670 electromagnetic radiation Effects 0.000 claims description 11
- 239000000126 substance Substances 0.000 claims description 10
- 238000005516 engineering process Methods 0.000 claims description 9
- 150000004767 nitrides Chemical class 0.000 claims description 6
- 206010027476 Metastases Diseases 0.000 claims description 4
- 230000009401 metastasis Effects 0.000 claims description 4
- 239000004033 plastic Substances 0.000 claims description 3
- 229920003023 plastic Polymers 0.000 claims description 3
- 235000012431 wafers Nutrition 0.000 description 140
- 238000004519 manufacturing process Methods 0.000 description 7
- 238000010884 ion-beam technique Methods 0.000 description 6
- 238000001020 plasma etching Methods 0.000 description 5
- 238000000576 coating method Methods 0.000 description 4
- 239000007788 liquid Substances 0.000 description 4
- 241000826860 Trapezium Species 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 239000002131 composite material Substances 0.000 description 3
- 238000010276 construction Methods 0.000 description 3
- 239000002019 doping agent Substances 0.000 description 3
- 229910052733 gallium Inorganic materials 0.000 description 3
- 229910052738 indium Inorganic materials 0.000 description 3
- 238000003825 pressing Methods 0.000 description 3
- FTWRSWRBSVXQPI-UHFFFAOYSA-N alumanylidynearsane;gallanylidynearsane Chemical compound [As]#[Al].[As]#[Ga] FTWRSWRBSVXQPI-UHFFFAOYSA-N 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000009616 inductively coupled plasma Methods 0.000 description 2
- 238000000465 moulding Methods 0.000 description 2
- 238000007493 shaping process Methods 0.000 description 2
- 229910002601 GaN Inorganic materials 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- AJGDITRVXRPLBY-UHFFFAOYSA-N aluminum indium Chemical compound [Al].[In] AJGDITRVXRPLBY-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- -1 nitride compound Chemical class 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000005693 optoelectronics Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 238000007788 roughening Methods 0.000 description 1
- 239000007779 soft material Substances 0.000 description 1
- 230000003595 spectral effect Effects 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
- H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0062—Processes for devices with an active region comprising only III-V compounds
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
Abstract
说明了一种用于结构化半导体表面的方法，具有如下步骤：提供第一晶片(1)，其具有结构化表面(11)；提供第二半导体晶片(3)；将光刻胶(2)施加到第二半导体晶片(3)的外表面上；通过将第一晶片(1)的结构化表面(11)压印到光刻胶(2)中将光刻胶(2)的背离第二半导体晶片(3)的表面结构化；将结构化方法(6)应用于光刻胶(2)的结构化表面(21)上，其中将施加在光刻胶(2)上的结构至少局部转移到第二半导体晶片(3)的外表面(31)上。
Description
提出了一种用于结构化半导体表面的方法以及半导体芯片。
本专利申请要求德国专利申请10 2009 008 223.9的优先权，其公开内容通过引用结合于此。
出版物DE 103 067 79 A1描述了一种用于使本体和光电子器件的表面粗化的方法。
待解决的任务在于提出一种用于结构化半导体表面的方法，该方法是省时并且还是低成本的。
根据所述方法的至少一个实施形式，首先提供第一晶片，其具有结构化的表面。此外，提供第二半导体晶片。第一晶片和第二半导体晶片可以按照片或板的形式构建。
第一晶片具有结构化的表面。“结构化”在本上下文中意味着，在表面上，例如在第一晶片的盖面的上侧上至少局部存在突起部和下降部。结构化的表面例如可以借助预制的规则的结构来形成，这些结构受控地引入到盖面中。这些结构可以浮雕状地或者沟道状地构建。
根据所述方法的至少一个实施形式，在接下来的步骤中将光刻胶施加到第二半导体晶片的外表面上。优选地，光刻胶具有1μm到10μm的厚度。
根据所述方法的至少一个实施形式，光刻胶的背离第二半导体晶片的表面通过将第一晶片的结构化的表面压印到光刻胶中而结构化。
如果第一晶片的结构化的表面朝着光刻胶的背离第二半导体晶片的表面，则第一晶片和第二半导体晶片可以聚拢并且例如压合，使得第一半导体晶片的结构化的表面至少局部压印到光刻胶的表面中。“压印”就此而言意味着，在突起部在第一晶片的表面上所处的位置上，相应的下降部形成在光刻胶的表面上。对于在第一晶片的表面上的下降部出现同样情况，下降部作为突起部形成到光刻胶的表面中。同样可能的是，第一晶片的结构化的表面完全被压印到光刻胶的表面中。
光刻胶是软材料，其在压合这两个半导体晶片时可以形变。在将第二半导体晶片从光刻胶去除之后，光刻胶的结构化的表面保留其表面结构。换言之，压印过程是如下过程：其中光刻胶的表面被持久地结构化。
根据所述方法的至少一个实施形式，结构化方法应用于光刻胶的被结构化的表面上，其中施加到光刻胶上的结构至少局部被转移到第二半导体晶片的外表面上。外表面是第二半导体晶片的朝着光刻胶的表面，该表面被光刻胶覆盖。也就是说，在光刻胶上的结构通过使用结构化方法至少局部转移到第二半导体晶片的外表面上。
根据所述方法的至少一个实施形式，首先提供第一晶片，其具有结构化的表面。在所提供的第二半导体晶片上将光刻胶施加到第二半导体晶片的外表面上。在接下来的步骤中，光刻胶的背离第二半导体晶片的表面通过将第一晶片的结构化的表面压印到光刻胶中来结构化。接着，结构化方法应用于光刻胶的结构化的表面上，其中施加到光刻胶上的结构至少局部转移到第二半导体晶片的外表面上。
这里所描述的用于结构化半导体表面的方法在此尤其是基于如下认识：半导体表面的结构化会与大的开销相联系，并且在此同时是成本高昂的。
现在为了以省时且成本低廉的方法来结构化半导体表面，这里所描述的方法利用了如下构思：首先提供第一晶片，其具有结构化的表面。第一晶片的结构化的表面在以下方法中用作在制造过程内的模板。该方法的目的现在是将结构化的表面施加到不同材料的半导体晶片上。为此，例如提供第二半导体晶片，在该第二半导体晶片上施加光刻胶。在将第一晶片的结构化的表面压印到光刻胶中之后，在应用结构化方法之后可以将光刻胶的结构化的表面至少局部转移到第二半导体晶片的外表面中。由于第一晶片的结构化的表面可以作为模板多次使用，所以该过程可以重复并且这样可以产生多个其他半导体晶片，其在其相应的外表面上具有所施加的结构。第一晶片作为模板重复用于将结构施加到第二半导体晶片的外表面上因此不仅引起制造方法中的成本节省而且同样能够实现快速且省时的制造。
根据所述方法的至少一个实施形式，第一晶片是半导体晶片。第一半导体晶片和第二半导体晶片于是分别借助至少一种半导体材料来形成。第一半导体晶片和第二半导体晶片在此由彼此不同的材料形成。
此外，不仅在第一半导体晶片上而且在第二半导体晶片上可以至少局部外延地沉积由半导体材料构成的一个或多个层。不仅第一半导体晶片而且第二半导体晶片可以包括用于发射电磁辐射的有源区。例如，第一半导体晶片和/或第二半导体晶片可以包括多个半导体芯片，其以复合结构形式存在。
根据所述方法的至少一个实施形式，第一晶片是中间支承体，其由塑料材料形成。中间支承体可以根据板或片的方式构建。为了制造中间支承体的结构化的表面，例如提供了具有结构化的表面的半导体晶片。中间支承体的朝着半导体晶片的表面于是通过将半导体晶片的结构化的表面压印到中间支承体中而结构化。
如果半导体晶片的结构化的表面朝着中间支承体的表面，则半导体晶片和中间支承体可以聚拢并且例如压合，使得半导体晶片的结构化的表面至少局部压印到中间支承体的表面中。同样可能的是，半导体晶片的结构化的表面完全压印到中间支承体的表面中。在将半导体晶片从中间支承体去除之后，于是中间支承体的结构化的表面保持其表面结构。换言之，压印过程是如下过程：其中中间支承体的表面被持久地结构化。
在结构化方法中，现在中间支承体可以用作模板式的模型并且由此代替其他第一晶片，例如成本高昂的半导体晶片。中间支承体可以多次重复使用。优选地，中间支承体借助“可容易地结构化”的材料形成。“可容易地结构化”在本上下文中意味着，中间支承体优选借助类似塑料的和/或可容易压入的材料形成。有利地，这能够实现成本低廉的批量制造。
根据所述方法的至少一个实施形式，第一晶片在其最大直径上与第二半导体晶片的最大直径偏差最高20％、优选最高10％、特别优选为最高5％。也就是说，两个晶片横向上大致具有相同的尺寸。“横向上”在本上下文中表示关于两个半导体晶片的最大直径的尺寸。
例如，第一晶片和第二半导体晶片的盖面可以椭圆形或圆形地构建。有利地保证的是，第一晶片和第二半导体晶片在聚拢时尽可能一致并且这样使不仅在第一晶片上而且在第二半导体晶片上的并不属于结构化过程或对结构化过程并无贡献的区域最小化。
根据所述方法的至少一个实施形式，第一晶片包括由基于氮化物的化合物半导体材料构成的至少一个层。“基于氮化物的化合物半导体材料”在本上下文中表示，第一晶片和/或例如包含在第一晶片中的有源层具有氮化物化合物半导体材料，优选为AlnGamIn1-n-mN，或由其构成，其中0≤m≤1，0≤n≤1且m+n≤1。在此，该材料不必一定具有根据上式的数学上精确的组分。更确切地说，其例如可以具有一种或多种掺杂材料以及附加的组成部分。而出于简单原因，上式仅仅包含晶格的主要组成部分(Al、Ga、In、N)，即使其可以部分通过少量的其他材料代替和/或补充。例如，化合物半导体材料为氮化铝镓铟(AlGaInN)。该半导体材料尤其是适于如下发光二极管：其发射在紫外到蓝色光谱范围中的电磁辐射。
根据所述方法的至少一个实施形式，第二半导体晶片包括由基于磷化物的化合物半导体材料构成的至少一个层。相同地，“基于磷化物的化合物半导体材料”表示，第二半导体晶片和/或例如在第二半导体晶片中包含的有源层优选包括AlnGamIn1-n-mP，其中0≤m≤1，0≤n≤1且m+n≤1。在此，该材料也不必一定具有根据上式的数学上精确的组分。更确切地说，其例如可以具有一种或多种掺杂材料以及附加的组成部分。而出于简单原因，上式仅仅包含晶格的主要组成部分(Al、Ga、In、P)，即使其可以部分通过少量的其他材料代替和/或补充。如果第二半导体晶片具有化合物半导体材料磷化铝镓铟(AlGaInP)，则该化合物半导体材料有利地用于如下发光二极管：其在黄色到红色光谱范围中进行发射。
根据所述方法的至少一个实施形式，第二半导体晶片包括由基于砷化物的化合物半导体材料构成的至少一个层。同样类似地，“基于砷化物的化合物半导体材料”表示，第二半导体晶片和/或例如在第二半导体晶片中包含的有源层优选包括AlnGamIn1-n-mAs，其中0≤m≤1，0≤n≤1且m+n≤1。该材料也不必一定具有根据上式的数学上精确的组分，而是可以具有一种或多种掺杂材料以及附加的组成部分，其基本上不改变AlnGamIn1-n-mAs材料的典型物理特性。而出于简单原因，上式仅仅包含晶格的主要组成部分(Al、Ga、In、As)，即使其可以部分通过少量的其他材料代替。如果第二半导体晶片具有化合物半导体材料砷化铝镓(AlGaAs)，则该化合物半导体材料特别适于产生红外辐射。
化合物半导体材料如磷化物化合物半导体和砷化物化合物半导体特别适于构建高效半导体芯片的半导体层序列，尤其是高量子效率的有源层/有源区。
根据所述方法的至少一个实施形式，结构化方法是干化学刻蚀工艺。例如考虑反应性离子刻蚀(RIE＝Reactive Ion Etching)、离子束刻蚀(IBE＝Ion Beam Etching)以及化学辅助离子束刻蚀(CAIBE＝Chemical Assistant Ion Beam Etching)等等。例如也考虑使用高密度等离子体的方法作为干刻蚀方法，例如使用感应耦合等离子体刻蚀方法(ICP＝Inductive Coupled Plasma)、ECR等离子体(ECR＝Electron Cyclotron Resonance(电子回旋共振))或者螺旋等离子体。干刻蚀方法在本方法中具有如下优点：在刻蚀的情况下具有优选方向(各向异性)。由于各向异性，可以产生良好的纵横比，也就是说在待刻蚀的本体中产生非常陡峭的结构。
根据所述方法的至少一个实施形式，结构化方法是湿化学刻蚀工艺。“湿化学”在本上下文中表示，刻蚀液体施加到光刻胶的结构化表面上，并且光刻胶通过化学反应而被刻蚀掉。如果刻蚀液体到达第二半导体晶片的外表面，则在第二半导体晶片中也形成被刻蚀的结构，其可以根据要进行刻蚀的液体的选择和根据刻蚀液体中的刻蚀性成分的浓度来调节和构建。
根据所述方法的至少一个实施形式，形成到第二半导体晶片的外表面上的结构棱锥形地构建。也就是说，第二半导体晶片的外表面具有如下结构：其可以通过多个棱锥状的突起部形成。每个棱锥状突起部是多面体并且通过外壳面、底面和盖面形成边界。外壳面具有至少三个侧面，其会聚并且侧向形成盖面的边界。底面通过棱锥状的突起部的侧面侧向地形成边界。棱锥状突起部的侧面在第二半导体晶片中结束并且在那里形成底面。棱锥状突起部的底面和盖面于是对置并且通过侧面彼此连接。在通过这样的棱锥状突起部的侧向截面中，棱锥状突起部具有至少两个侧面，一个盖面和一个底面。优选地，盖面和底面六边形地构建。优选地，盖面与底面的面积比例为1/5或更小。
为了制造半导体晶片中的粗化的结构，目前尤其是针对基于磷化物和基于砷化物的化合物半导体材料利用干化学粗化工艺。在此，可以形成梯形的粗化结构。“梯形”在本上下文中意味着，例如在通过这种粗化结构的侧向截面中，粗化结构具有多个梯形突起部。每个梯形突起部通过至少两个侧面、一个盖面和一个底面形成，其中盖面与底面的面积大小比例至少为棱锥状突起部的盖面与底面的面积大小比例的四倍。
针对基于氮化物的化合物半导体材料可以利用各向异性的化学刻蚀方法，例如干化学刻蚀工艺，其导致棱锥状结构。
棱锥状结构目前在基于磷化物和基于砷化物的化合物半导体材料的情况下并不能实现。
可表明的是，与辐射耦合输出面的梯形构建的结构相比，半导体芯片的棱锥状构建的辐射耦合输出面具有提高的耦合输出效率。半导体芯片的辐射耦合输出面形成如下表面：通过该表面将由半导体芯片产生的电磁辐射耦合输出。“耦合输出效率”是实际从半导体芯片耦合输出的发光能量与在半导体芯片内原始产生的发光能量的比例。
有利地，这里要求保护的方法提供了如下可能性：在基于磷化物和基于砷化物的化合物半导体材料的表面上也形成棱锥状结构。
根据所述方法的至少一个实施形式，对于棱锥状结构而言，刻蚀深度t与宽度b的比例适用关系0.1＜t/b＜10。刻蚀深度t例如是沿着第二半导体晶片的表面法线从棱锥状突起部的盖面直至其底面的线段。刻蚀深度t因此同时对应于棱锥状突起部的高度。如果在侧视图中观察棱锥状突起部，则例如宽度b确定为棱锥状突起部的底面的边长。
比例t/b优选如下地选择：0.25＜t/b＜5，特别优选0.5＜t/b＜2。
这种深度与宽度比例是特别有利的，以便改进在棱锥状构建的辐射耦合输出面(例如半导体芯片的辐射耦合输出面)上的散射。所提及的刻蚀深度与宽度比例可以通过适当选择刻蚀工艺以及例如通过光刻胶的特性和厚度而单独地调节。
刻蚀工艺在光刻胶和第二半导体晶片的材料方面的选择性优选设置为1∶1，使得光刻胶的表面结构化物转移到第二半导体晶片的外表面中。
根据所述方法的至少一个实施形式，刻蚀深度t在第二半导体晶片中为50nm到2μm。可以表明的是，棱锥状结构的这种刻蚀深度进一步增强了所提及的效应。刻蚀深度t例如可以通过如下方式实现：使用具有在光刻胶与第二半导体晶片之间的合适选择性的刻蚀工艺。优选地，选择性为1∶1的值。此外，也必须适当地选择刻蚀持续时间，以便达到所希望的刻蚀深度。优选地，在这里所描述的方法的情况下以1μm到10μm的厚度施加光刻胶层。光刻胶的确定的最大厚度不应被超过，以便将对于光刻胶层的穿透刻蚀所需的持续时间在限度中。
此外，还提出了一种半导体芯片，其具有半导体本体，该半导体本体基于如下化合物半导体材料：其基于磷化物或砷化物。
半导体本体具有外延生长的半导体层序列，其具有至少一个用于产生电磁辐射的有源区。
根据该半导体芯片的至少一个实施形式，在半导体本体中产生的电磁辐射从半导体芯片中通过辐射出射面耦合输出，其中辐射出射面棱锥状地结构化。
半导体芯片的辐射出射面例如平行于半导体本体的外延生长的半导体层序列走向。辐射出射面在此是半导体芯片的背离半导体本体的表面，由半导体本体产生的电磁辐射通过该表面出射。此外，辐射出射面棱锥状地结构化。也就是说，辐射出射面具有多个棱锥状构建的突起部。可以表明的是，与例如梯形结构相比，半导体芯片的辐射出射面的这种棱锥状的突起部提高了电磁辐射从半导体芯片耦合输出的效率。
根据半导体芯片的至少一个实施形式，这种半导体芯片可以借助这里所要求保护的方法来制造。也就是说，结合方法所描述的特征也结合半导体芯片予以公开。
在下文中，在此所描述的方法以及半导体芯片借助实施例和所附的附图更为详细地描述。
图1A在示意性截面图中示出了具有梯形构建的外表面的半导体晶片。
图1B在示意性截面图中示出了具有半导体晶片的棱锥状构建的外表面的半导体晶片。
图2和3示出了通过在这里所描述的方法用于制造一个实施例的各个制造步骤。
图4在示意性截面图中示出了多个半导体芯片构成的复合结构。
图5示出了用于结构化中间支承体的各个方法步骤。
在该实施例和附图中，相同的或作用相同的组成部分分别设置有相同的附图标记。所示的元件不应视为合乎比例的，而是为了更好的理解可以将各个元件夸大地示出。
在图1A中借助示意性截面图示出了半导体晶片4，其具有梯形结构化的表面41。半导体晶片4在此由基于磷化物和/或基于砷化物的化合物半导体材料构成。表面41通过多个梯形突起部411形成。每个梯形突起部411分别通过两个侧面401、一个盖面402和一个底面403形成。盖面402对底面403的面积比例例如为4/5。
图1B中所示的晶片1是半导体晶片10并且以基于氮化物的化合物半导体材料为基础。晶片1的表面11具有棱锥状结构。也就是说，晶片1的表面11由多个棱锥状突起部111形成。在本实施例中，沿着晶片1的表面11分别交替有深度t1和宽度b1的棱锥状突起部1111以及深度t2和宽度b2的棱锥状突起部1112，使得形成具有周期重复的棱锥状突起部1111和1112的表面11。每个棱锥状突起部1111和1112具有t/b＝2的深度与宽度比例。优选地，棱锥状结构111的刻蚀深度为50nm到2000nm，优选75nm到1500nm，在此为100nm到1000nm。
在棱锥状突起部111的侧向截面图中，每个棱锥状突起部111分别通过两个侧面101、一个盖面102和一个底面103形成。在图1B中盖面设计得小到使得其在图1B中作为尖端形式的点示出。盖面102与底面103的面积比为1/5。在此，梯形突起部的盖面与底面的面积比例是棱锥状突起部的面积比例的四倍。
可以表明的是，这种棱锥状突起部111例如形成半导体芯片的辐射出射面，该突起部尤其与图1A中所示的梯形结构411相比提高了耦合输出效率。
然而目前这种棱锥状构建的表面仅仅在基于氮化物的化合物半导体材料的情况下产生。
图2和图3示出了用于制造半导体晶片3的棱锥状结构化的外表面的各个制造步骤，该半导体晶片3由基于磷化物和/或砷化物的化合物半导体材料构成。
首先，提供了晶片1。光刻胶层2施加到半导体晶片3上。光刻胶层2具有1μm的厚度DF。不仅晶片1而且半导体晶片3都按照片的方式构建，片在俯视图中分别形成圆形的面并且在此具有直径D。
在接下来的方法步骤中，晶片1的棱锥状构建的表面11例如被挤压到光刻胶2中，使得第一晶片1的棱锥状构建的表面11被完全压印到光刻胶2的背离第二半导体晶片3的表面中。在光刻胶2的背离第二半导体晶片3的表面上，于是施加第一晶片1的结构化表面11的阴模。在压印该结构之后，将晶片1从光刻胶2去除并且保留带有棱锥状突起部211的棱锥状构建的表面21。表面21于是为表面11的阴模并且由此在宽度b和深度t方面具有与表面11相同的棱锥状突起部的几何特征。
第一晶片1的结构化表面11于是用作压印到光刻胶2的表面中的棱锥状结构21的模板。
有利地，晶片1可以多次重复使用来结构化另外的光刻胶层，这不仅引起在制造工艺中的极大的省时，而且也使整个制造过程节约成本。
图3示出了将结构化方法6应用于光刻胶2的棱锥状结构化的外表面21上。在此，结构化方法6是干化学刻蚀工艺61。例如，在此可以是反应性离子刻蚀(RIE＝Reative IonEtching)或离子束刻蚀(IBE＝Ion Beam Etching)。优选地，干化学刻蚀工艺61是等离子体刻蚀工艺。
在第二半导体晶片3的光刻胶2非常薄的部位处，快速地将光刻胶2刻蚀掉。在短暂的刻蚀持续时间之后，在薄薄涂覆的部位处已经剥离光刻胶2，而在第二半导体晶片3的其他以光刻胶2较厚涂覆的部位处还存在光刻胶2的残留物。然而，在光刻胶2较厚的部位处达到至第二半导体晶片3中的非常小的刻蚀深度。也就是说，在确定的刻蚀持续时间之后，在以光刻胶2薄薄涂覆的部位处已经刻蚀到第二半导体晶片3中，而在较厚涂覆的部位处至少局部还将光刻胶2刻蚀掉。
现在，如果达到第二半导体晶片3的外表面31的所希望的且可预先给定的结构，则可以停止刻蚀工艺。此外，刻蚀工艺可以通过可预先给定的关于光刻胶2和第二半导体晶片3的材料方面的选择性来调节。在此，关于刻蚀方法选择1∶1的选择性。也就是说，刻蚀方法(例如在其刻蚀速率方面)不仅在光刻胶2的刻蚀时而且在半导体晶片3的刻蚀时具有相同的刻蚀速率。这会导致将棱锥状结构化的光刻胶层21的棱锥状突起部211相同地形成到第二半导体晶片3的表面上。
图3示出了具有棱锥状结构化的外表面31的半导体晶片3。在半导体晶片3的侧视图中，每个棱锥状突起部311具有两个侧面301、一个底面302以及一个盖面303。由于选择刻蚀工艺的1∶1的选择性，所以可能的是，第二半导体晶片3的棱锥状结构化的外表面31构建有在刻蚀深度(t1和t2)和宽度(b1和b2)方面与第一半导体晶片1的棱锥状结构化的表面11相同的几何特征。
得到的棱锥状结构311、其宽度b1或b2与刻蚀深度t1或t2在本实施例中满足如下关系：t/b＝2。
第二半导体晶片3的棱锥状结构化外表面31因此是第一半导体晶片1的结构化表面11的阴模。
图4在示意性截面图中示出了由多个半导体芯片5构成的复合结构。每个半导体芯片5具有棱锥状结构化的辐射出射面51，其在本实施例中在其几何特征方面如图3的结构化外表面31那样构建。
此外，半导体芯片5具有半导体本体52，用于产生电磁辐射。半导体本体52以基于磷化物或砷化物的化合物半导体材料为基础。
半导体本体52借助第一半导体层或者半导体层序列522和第二半导体层或者半导体层序列520形成，其中在两个半导体层520和522之间设置有有源区521，用于产生电磁辐射。半导体层或半导体层序列520和522可以用作半导体芯片5的接触层。
由半导体本体52产生的电磁辐射通过棱锥状构建的辐射出射面51从半导体芯片5耦合输出。可以表明的是，这样棱锥状成形的辐射出射面51例如与梯形成形的耦合输出层相比将耦合输出效率提高了5％到20％。
此外，图5示出了用于结构化中间支承体12a的各个方法步骤。中间支承体12a于是代替晶片1作为在结构化方法中的模板。也就是说，结合图1至图4所描述的方法可以不是借助构建为半导体晶片1的晶片1来实施，而是借助中间支承体12a作为晶片1来实施。
为此，半导体晶片1a的棱锥状结构化的表面11a压印到中间支承体12的朝着半导体晶片1a的表面中并且于是产生棱锥状的表面120a。
有利地，这提供了如下可能性：将大多成本高昂的半导体晶片通过通常成本低廉的中间支承体12a代替，其有利地也可以用于多个进一步的结构化方法。对于制造例如多个结构化的半导体表面而言，因此需要明显更少的成本高昂的半导体晶片，这导致明显的成本节约。
本发明并不被借助实施例的描述限制。更确切地说，本发明包括任意新特征以及特征的任意组合，尤其是包含权利要求中的特征的任意组合，即使该特征或者组合本身并未明确地在权利要求或者实施例中予以说明。
Claims (14)
1.一种用于结构化半导体表面的方法，具有如下步骤：
-提供第一晶片(1)，其具有结构化表面(11)；
-提供第二半导体晶片(3)；
-将光刻胶(2)施加到第二半导体晶片(3)的外表面上；
-通过将第一晶片(1)的结构化表面(11)压印到光刻胶(2)中将光刻胶(2)的背离第二半导体晶片(3)的表面结构化；
-将结构化方法(6)应用于光刻胶(2)的结构化表面(21)上，其中
-将施加在光刻胶(2)上的结构至少局部转移到第二半导体晶片(3)的外表面(31)上。
2.根据权利要求1所述的方法，其中第一晶片(1)是半导体晶片(10)。
3.根据权利要求1所述的方法，其中第一晶片(1)是中间支承体(12a)，该中间支承体由塑料材料形成。
4.根据上述权利要求之一所述的方法，其中第一晶片(1)在其最大直径方面与第二半导体晶片(3)的最大直径偏差最多20％。
5.根据权利要求1、2或4所述的方法，其中第一晶片(1)包括由基于氮化物的化合物半导体材料构成的至少一个层。
6.根据权利要求1至5所述的方法，其中第二半导体晶片(3)包括由基于磷化物的化合物半导体材料构成的至少一个层。
7.根据权利要求1至5所述的方法，其中第二半导体晶片(3)包括由基于砷化物的化合物半导体材料构成的至少一个层。
8.根据上述权利要求之一所述的方法，其中结构化方法(6)是干化学刻蚀工艺(61)。
9.根据上述权利要求之一所述的方法，其中结构化方法(6)是湿化学刻蚀工艺。
10.根据上述权利要求之一所述的方法，其中形成到第二半导体晶片(3)的外表面(31)上的结构棱锥状地构建。
11.根据权利要求10所述的方法，其中对于棱锥状结构(311)，刻蚀深度(t)与宽度(b)的比例适用：0.1＜t/b＜10。
12.根据权利要求11所述的方法，其中在第二半导体晶片(3)中的刻蚀深度(t)为50nm到200nm。
13.一种半导体芯片(5)，具有：
-半导体本体(52)，其以基于磷化物或砷化物的化合物半导体材料为基础；
-辐射出射面(51)，通过其将在半导体本体(52)中产生的电磁辐射从半导体芯片(5)耦合输出，其中辐射出射面(51)棱锥状地结构化。
14.根据权利要求13所述的半导体芯片(5)，其借助根据权利要求1至11所述的方法来制造。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE102009008223A DE102009008223A1 (de) | 2009-02-10 | 2009-02-10 | Verfahren zur Strukturierung einer Halbleiteroberfläche und Halbleiterchip |
| DE102009008223.9 | 2009-02-10 | ||
| PCT/EP2010/050742 WO2010091936A1 (de) | 2009-02-10 | 2010-01-22 | Verfahren zur strukturierung einer halbleiteroberfläche und halbleiterchip |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN102308396A true CN102308396A (zh) | 2012-01-04 |
Family
ID=42112195
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2010800070061A Pending CN102308396A (zh) | 2009-02-10 | 2010-01-22 | 用于结构化半导体表面的方法和半导体芯片 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US20120032306A1 (zh) |
| KR (1) | KR20110115166A (zh) |
| CN (1) | CN102308396A (zh) |
| DE (1) | DE102009008223A1 (zh) |
| TW (1) | TW201036216A (zh) |
| WO (1) | WO2010091936A1 (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104969367A (zh) * | 2013-02-11 | 2015-10-07 | 皇家飞利浦有限公司 | 发光器件和用于制造发光器件的方法 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102010020162A1 (de) * | 2010-05-11 | 2011-11-17 | Osram Opto Semiconductors Gmbh | Verfahren zur Strukturierung eines Strahlungsauskoppelelements |
| KR101233768B1 (ko) * | 2010-12-30 | 2013-02-15 | 포항공과대학교 산학협력단 | 나노 임프린트 몰드 제조방법, 이 방법에 의해 제조된 나노 임프린트 몰드를 이용한 발광다이오드 제조방법 및 이 방법에 의해 제조된 발광다이오드 |
| RU2565328C1 (ru) | 2011-08-31 | 2015-10-20 | Асахи Касеи И-Матириалс Корпорейшн | Подложка для оптической системы и полупроводниковое светоизлучающее устройство |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW445507B (en) * | 2000-07-20 | 2001-07-11 | United Epitaxy Co Ltd | Roughened interface of light emitting device |
| JP3782357B2 (ja) * | 2002-01-18 | 2006-06-07 | 株式会社東芝 | 半導体発光素子の製造方法 |
| DE10306779A1 (de) | 2002-12-30 | 2004-07-22 | Osram Opto Semiconductors Gmbh | Verfahren zum Aufrauhen einer Oberfläche eines Körpers und optoelektronisches Bauelement |
| EP1526411A1 (en) * | 2003-10-24 | 2005-04-27 | Obducat AB | Apparatus and method for aligning surface |
| JP4124102B2 (ja) * | 2003-11-12 | 2008-07-23 | 松下電工株式会社 | 多重反射防止構造を備えた発光素子とその製造方法 |
| US7419912B2 (en) * | 2004-04-01 | 2008-09-02 | Cree, Inc. | Laser patterning of light emitting devices |
| JP4635507B2 (ja) * | 2004-07-30 | 2011-02-23 | パナソニック電工株式会社 | 発光素子の製造方法 |
| US20070045640A1 (en) * | 2005-08-23 | 2007-03-01 | Erchak Alexei A | Light emitting devices for liquid crystal displays |
| DE102006024423A1 (de) * | 2006-02-15 | 2007-08-16 | Osram Opto Semiconductors Gmbh | Verfahren zum Erzeugen von Strukturen in optoelektronischen Bauelementen und Vorrichtung dazu |
| KR100776240B1 (ko) * | 2006-02-21 | 2007-11-16 | 엘지전자 주식회사 | 임프린트를 이용한 에칭방법과 그에 사용되는 스탬프 |
| EP2060950A4 (en) * | 2006-08-18 | 2014-06-25 | Toppan Printing Co Ltd | METHOD FOR PRODUCING AN ORGINAL PLATE, METHOD FOR PRODUCING A MICRONADEL PATCH, MICRONADEL PATCH AND EXPOSURE DEVICE |
| DE102006043400A1 (de) * | 2006-09-15 | 2008-03-27 | Osram Opto Semiconductors Gmbh | Optoelektronischer Halbleiterchip |
| DE102007004302A1 (de) * | 2006-09-29 | 2008-04-03 | Osram Opto Semiconductors Gmbh | Halbleiterchip und Verfahren zur Herstellung eines Halbleiterchips |
| DE102009023355A1 (de) * | 2009-05-29 | 2010-12-02 | Osram Opto Semiconductors Gmbh | Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils |
-
2009
- 2009-02-10 DE DE102009008223A patent/DE102009008223A1/de not_active Withdrawn
-
2010
- 2010-01-22 US US13/148,631 patent/US20120032306A1/en not_active Abandoned
- 2010-01-22 KR KR1020117021093A patent/KR20110115166A/ko not_active Application Discontinuation
- 2010-01-22 CN CN2010800070061A patent/CN102308396A/zh active Pending
- 2010-01-22 WO PCT/EP2010/050742 patent/WO2010091936A1/de active Application Filing
- 2010-02-03 TW TW099103149A patent/TW201036216A/zh unknown
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104969367A (zh) * | 2013-02-11 | 2015-10-07 | 皇家飞利浦有限公司 | 发光器件和用于制造发光器件的方法 |
| CN104969367B (zh) * | 2013-02-11 | 2019-04-16 | 亮锐控股有限公司 | 发光器件和用于制造发光器件的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20120032306A1 (en) | 2012-02-09 |
| TW201036216A (en) | 2010-10-01 |
| WO2010091936A1 (de) | 2010-08-19 |
| KR20110115166A (ko) | 2011-10-20 |
| DE102009008223A1 (de) | 2010-08-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1858090B1 (en) | Light emitting diode having multi-pattern structure | |
| CN101667617B (zh) | 发光器件及其制造方法 | |
| WO2003105243A1 (en) | High-efficiency light-emitting diodes | |
| EP2782120A1 (en) | Etching method | |
| CN102308396A (zh) | 用于结构化半导体表面的方法和半导体芯片 | |
| US10090437B2 (en) | LED having etched light emitting surface for increased light extraction | |
| CN104969366A (zh) | Led元件及其制造方法 | |
| US20150228853A1 (en) | Epitaxial structure and epitaxial growth method for forming epitaxial layer with cavities | |
| US20130089709A1 (en) | Three-dimensional nano-structure array | |
| JP5435523B1 (ja) | 半導体発光素子及びその製造方法 | |
| JP2010272694A (ja) | 半導体光素子を作製する方法 | |
| KR100955319B1 (ko) | 발광다이오드 제조방법 및 이에 의해 제조되는발광다이오드 | |
| KR100762004B1 (ko) | 질화물계 발광 다이오드 소자의 제조방법 | |
| JP2007123446A (ja) | 半導体発光素子の製造方法 | |
| US20130087526A1 (en) | Method for making three-dimensional nano-structure array | |
| US10608081B2 (en) | Method for lateral patterning of a pattern layer with three-dimensional pattern elements, and semiconductor device | |
| US8569079B2 (en) | Method for producing an optoelectronic semiconductor component | |
| CN103187495B (zh) | 发光二极管芯片及其制造方法 | |
| CN101504468B (zh) | 单片集成微型透镜的制作方法 | |
| KR100925764B1 (ko) | 질화갈륨 어레이 제조방법 | |
| US8153455B2 (en) | Method for enhancing light extraction efficiency of light emitting diodes | |
| JP4834828B2 (ja) | 半導体装置の製造方法 | |
| KR102192086B1 (ko) | 질화물 양자점을 갖는 소자 및 그 제조방법 | |
| US8759204B1 (en) | Method for manufacturing semiconductor substrate | |
| CN108886075A (zh) | 发光元件的制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C12 | Rejection of a patent application after its publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20120104 |