CN102298505A - 一种基于fpga的系统中的硬盘数据管理装置及其管理硬盘数据的方法 - Google Patents
一种基于fpga的系统中的硬盘数据管理装置及其管理硬盘数据的方法 Download PDFInfo
- Publication number
- CN102298505A CN102298505A CN201010210275XA CN201010210275A CN102298505A CN 102298505 A CN102298505 A CN 102298505A CN 201010210275X A CN201010210275X A CN 201010210275XA CN 201010210275 A CN201010210275 A CN 201010210275A CN 102298505 A CN102298505 A CN 102298505A
- Authority
- CN
- China
- Prior art keywords
- fpga
- data
- interface module
- hard disk
- hard disc
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
本发明涉及一种基于FPGA的系统中的硬盘数据管理装置及其管理硬盘数据的方法。FPGA包括数据处理、缓冲及分流模块，ARM接口模块，本地数据输入接口模块，本地数据输出接口模块，硬盘接口模块，网络模块，ARM架构处理器通过ARM接口模块与FPGA连接，FPGA通过ARM架构处理器对硬盘数据进行文件管理，FPGA通过本地数据输入接口模块与数据输入设备连接，FPGA通过本地数据输出接口模块与数据接收设备连接，FPGA通过硬盘接口模块与硬盘连接，FPGA通过网络模块连接网络。FPGA通过ARM架构处理器对硬盘数据进行文件管理，数据的处理工作在FPGA中完成。本发明可以提供性能更加优良的高速数据处理产品。
Description
所属技术领域
本发明涉及一种硬盘数据管理的装置及一种数据管理方法。
背景技术
随着FPGA(Field Programmable Gate Array，即现场可编程门阵列)的成本、功耗的降低，规模、性能的提高，将FPGA作为高速数据处理的主芯片以渐渐成为设计人员的共识，其原因是：FPGA架构的灵活性降低了系统升级的难度；FPGA的逻辑功能全部用硬件电路实现，这样的硬逻辑方式使得FPGA在数据处理方面具有很快的速度。当然FPGA也有自己的不足点，因为其内部的每个功能均需要通过硬逻辑模块来实现，而硬件描述语言的代码量比较大，所以基于FPGA的高速数据处理系统的设计工作量比较大。
在高速数据处理的过程中，往往有大量的数据需要实时快速的存储、读取和网络传送，此时，就需要使用容量大的硬盘作为系统的存储器。使用FPGA来对硬盘进行文件管理是一件工作量巨大的事情，所以需要需求一种方法，来实现FPGA作为主处理器的高速数据处理系统中硬盘数据的文件管理。
公开号为CN101634936A、公开日为2010年1月27日的中国专利文献提供了一种“通过FPGA实现ARM架构处理器与硬盘之间接口的方法”，该方法通过FPGA实现ARM架构处理器对IDE接口硬盘的数据读取和写入的操作，其中FPGA只是作为一个接口芯片，用来完成数据的硬盘读取和存储，而ARM架构的处理器对数据进行网络传输和接受。因为ARM架构的处理器数据处理速度慢，制约了整个系统数据处理的带宽，不适合在高速数据处理系统中使用。
发明内容
本发明的目的在于提供一种基于FPGA的系统中的硬盘数据管理装置及其管理硬盘数据的方法。
本发明的技术方案如下：基于FPGA的系统中的硬盘数据管理装置包括数据处理、缓冲及分流模块，ARM接口模块，本地数据输入接口模块，本地数据输出接口模块，硬盘接口模块，网络模块，ARM架构处理器通过ARM接口模块与FPGA连接，FPGA通过本地数据输入接口模块与数据输入设备连接，FPGA通过本地数据输出接口模块与数据接收设备连接，FPGA通过硬盘接口模块与硬盘连接，FPGA通过网络模块连接网络。
利用上述基于FPGA的系统中的硬盘数据管理装置管理硬盘数据时，FPGA通过ARM架构处理器对硬盘数据进行文件管理，数据的处理工作在FPGA中完成。
本发明的有益效果体现在：FPGA作用包括通过本地数据输入接口模块采集数据，通过本地数据输出接口模块输出数据，通过网络模块完成与网络间数据的传送与接收，通过硬盘接口模块完成对硬盘数据的读写操作。
FPGA通过ARM架构处理器对硬盘数据进行文件管理，ARM架构处理器通过ARM接口模块与FPGA连接，FPGA通过ARM接口模块向ARM架构处理器发送存储或读取数据的要求，ARM架构处理器根据FPGA对数据的存储或读取要求，通过ARM接口模块为FPGA提供该数据存储或读取的硬盘扇区地址，FPGA从ARM接口模块接收数据存储或读取的硬盘扇区地址、提供对硬盘接口命令信号的控制、控制将硬盘扇区数据读出、控制将外部数据写入硬盘。
使用ARM架构处理器协助FPGA进行硬盘管理的装置中，ARM架构处理器对硬盘数据进行文件管理，所有的数据处理均在FPGA中完成。
FPGA的逻辑功能全部用硬件电路实现，这样的硬逻辑方式使得FPGA在数据处理方面具有很快的速度。使用ARM架构处理器协助FPGA主芯片对硬盘进行读写操作，FPGA作为主处理器，ARM架构处理器协助FPGA对硬盘进行文件管理，ARM架构处理器在文件管理方面有很好的能力，降低了高速数据处理系统中硬盘数据文件管理的设计难度，FPGA专注于数据的处理、缓冲和分流等工作，使得系统的数据处理能力强，带宽性能卓越。将ARM架构处理器的编程高效性及FPGA数据处理的快速性的优点集合在一起，实现数据实时快速的硬盘存储、读取和网络传输，能够实现用户对硬盘数据的文件管理。结合硬盘一起提供性能更加优良的高速数据处理产品。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明。
图1为本发明基于FPGA的系统中的硬盘数据管理装置的主要部件的结构框图。
图2为本发明所示的基于FPGA的系统中的硬盘数据管理装置中的FPGA的结构框图。
图3为本发明的基于FPGA的系统中的硬盘数据管理装置向硬盘写入数据时的步骤示意图。
图4为本发明的基于FPGA的系统中的硬盘数据管理装置从硬盘读取数据时的步骤示意图。
具体实施方式
图1为本发明基于FPGA的系统中的硬盘数据管理装置的主要部件的结构框图。该装置使用ARM架构处理器协助FPGA进行硬盘管理，FPGA通过ARM架构处理器对硬盘数据进行文件管理；FPGA与ARM架构处理器、数据输入设备、数据接收设备、硬盘及网络连接。
该装置中，ARM根据FPGA对数据的存储或读取要求，对数据进行文件管理，为FPGA提供该数据存储或读取的硬盘扇区地址，数据的处理工作在FPGA中完成。
图2为本发明的基于FPGA的系统中的硬盘数据管理装置FPGA的结构框架图，该FPGA包括有数据处理、缓冲及分流模块10，本地数据输入接口模块11，本地数据输出接口模块12，硬盘接口模块13，网络模块14和ARM接口模块15。数据处理、缓冲及分流模块10用来处理数据，同时由于硬盘数据是按照扇区读取的，所以从硬盘读取出的或即将存入硬盘的数据需要缓冲，另外该模块会根据系统的需求，将各个模块间的数据通道进行不同的连接；本地数据输入接口模块11用来采集本地数据，本地数据输出接口模块12用来将数据在本地输出；硬盘接口模块13用于对硬盘扇区进行读写操作控制；网络模块14用来实现系统的网络通讯；ARM接口模块15用于实现ARM构架处理器与FPGA内部的通讯，FPGA根据系统需求通过该模块给ARM发送相关数据的文件管理请求，ARM接受到该请求后通过该模块为FPGA提供该数据存储或读取的硬盘扇区地址。
FPGA的作用包括：采集本地数据输入口数据、输出数据到本地数据输出口、与网络接口之间接受和传送数据、向与ARM架构处理器的接口发送存储或读取数据的类别、从与ARM架构处理器的接口接受数据存储或读取的硬盘扇区地址、提供对硬盘接口命令信号的控制、控制将硬盘扇区数据读出、控制将外部数据写入硬盘，对以上过程中需要处理的数据进行处理。
该基于FPGA的系统中的硬盘数据管理装置的工作分为向硬盘写数据和从硬盘读数据两种操作，下面以具体步骤分析该使用ARM架构处理器协助FPGA进行硬盘管理的方法从硬盘读出数据和向硬盘写入数据的步骤。图3为本发明的基于FPGA的系统中的硬盘数据管理装置向硬盘写入数据时的步骤示意图，其操作步骤如下：
步骤110：FPGA向ARM架构处理器发送向硬盘写数据的请求，请求内容包括数据的名称和长度。
步骤120：ARM架构处理器接受到FPGA的数据硬盘写数据请求后，根据数据的名称和长度对数据建档，分配该数据的硬盘存储空间，并将数据存储的扇区地址发送给FPGA。
步骤130：FPGA接收到ARM架构处理器发送来的扇区地址后，通过硬盘接口模块13将数据处理、缓冲及分流模块10中缓冲区的数据写入硬盘指定扇区。
步骤140：一次硬盘写数据结束后，FPGA根据系统实际需求判定是否继续向硬盘写数据，如需要，则返回步骤110。
图4为本发明的基于FPGA的系统中的硬盘数据管理装置从硬盘读取数据时的步骤示意图，其操作步骤如下：
步骤210：PGA向ARM架构处理器发送从硬盘读数据的请求，请求内容包括数据的名称。
步骤220：ARM架构处理器接受到FPGA的数据硬盘写数据请求后，根据数据的名称查找文档，通过查找文档找到该名称的数据在硬盘中的扇区地址。
步骤230：ARM架构处理器将数据对应的硬盘存储扇区地址发送给FPGA。
步骤240：FPGA接收到扇区地址后，通过硬盘接口模块13将数据从硬盘中读取出来，并放入数据处理、缓冲及分流模块10中缓冲区。
步骤250：一次硬盘读数据结束后，FPGA根据系统实际需求判定是否继续从硬盘读数据，如需要，则返回步骤210。
Claims (2)
1.一种基于FPGA的系统中的硬盘数据管理装置，包括ARM架构处理器和FPGA，其特征在于：FPGA包括数据处理、缓冲及分流模块，ARM接口模块，本地数据输入接口模块，本地数据输出接口模块，硬盘接口模块和网络模块，ARM架构处理器通过ARM接口模块与FPGA连接，FPGA通过本地数据输入接口模块与数据输入设备连接，FPGA通过本地数据输出接口模块与数据接收设备连接，FPGA通过硬盘接口模块与硬盘连接，FPGA通过网络模块连接网络。
2.按照权利要求1所述的基于FPGA的系统中的硬盘数据管理装置管理硬盘数据的方法，其特征在于：FPGA通过ARM架构处理器对硬盘数据进行文件管理，数据的处理工作在FPGA中完成。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201010210275XA CN102298505A (zh) | 2010-06-28 | 2010-06-28 | 一种基于fpga的系统中的硬盘数据管理装置及其管理硬盘数据的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201010210275XA CN102298505A (zh) | 2010-06-28 | 2010-06-28 | 一种基于fpga的系统中的硬盘数据管理装置及其管理硬盘数据的方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN102298505A true CN102298505A (zh) | 2011-12-28 |
Family
ID=45358952
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201010210275XA Pending CN102298505A (zh) | 2010-06-28 | 2010-06-28 | 一种基于fpga的系统中的硬盘数据管理装置及其管理硬盘数据的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102298505A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103412849A (zh) * | 2013-08-02 | 2013-11-27 | 桂林电子科技大学 | ARM处理器的NoC资源网络接口及其驱动方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101211170A (zh) * | 2007-12-25 | 2008-07-02 | 大连海事大学 | 基于fpga的塔机自动安全监控系统 |
| CN101588245A (zh) * | 2009-06-24 | 2009-11-25 | 成都市华为赛门铁克科技有限公司 | 一种身份认证的方法、系统及存储设备 |
| CN101634936A (zh) * | 2008-07-23 | 2010-01-27 | 深圳市中深瑞泰科技有限公司 | 通过fpga实现arm架构处理器与硬盘之间接口的方法 |
-
2010
- 2010-06-28 CN CN201010210275XA patent/CN102298505A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101211170A (zh) * | 2007-12-25 | 2008-07-02 | 大连海事大学 | 基于fpga的塔机自动安全监控系统 |
| CN101634936A (zh) * | 2008-07-23 | 2010-01-27 | 深圳市中深瑞泰科技有限公司 | 通过fpga实现arm架构处理器与硬盘之间接口的方法 |
| CN101588245A (zh) * | 2009-06-24 | 2009-11-25 | 成都市华为赛门铁克科技有限公司 | 一种身份认证的方法、系统及存储设备 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103412849A (zh) * | 2013-08-02 | 2013-11-27 | 桂林电子科技大学 | ARM处理器的NoC资源网络接口及其驱动方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102156588B (zh) | 一种嵌入式红外实时信号处理系统 | |
| WO2014086085A1 (zh) | 多通道闪存卡控制装置及其控制方法 | |
| CN106569727A (zh) | 一种多控制器间多存储器共享并行数据读写装置及其写入、读取方法 | |
| TW200506608A (en) | Read/write command buffer pool resource management using read-path prediction of future resources | |
| CN103593315A (zh) | 一种基于fpga的直接多块硬盘高速并行读写方法 | |
| KR20130009926A (ko) | 유연한 플래시 명령어 | |
| CN112035388B (zh) | 一种基于PCI-e通道的高性能加解密方法 | |
| CN101908031A (zh) | 一种基于fpga搭建的增强型串口 | |
| CN102236543B (zh) | 数据解压装置及方法 | |
| CN102065568B (zh) | 基于数据描述符的mac软硬件交互方法及其硬件实现装置 | |
| CN102841871A (zh) | 基于高速串行总线的DMA结构的pipeline读写方法 | |
| CN102520892A (zh) | 多功能固态数据存储回放仪 | |
| CN102841870A (zh) | 基于高速串行总线的通用dma结构及预读方法 | |
| CN102023947B (zh) | Ieee1394总线与高速智能统一总线的直接接口方法 | |
| EP2546756A2 (en) | Effective utilization of flash interface | |
| US9218310B2 (en) | Shared input/output (I/O) unit | |
| CN101000593A (zh) | 实现处理器之间进行通讯的装置和方法 | |
| CN111581152A (zh) | 可重构硬件加速soc芯片系统 | |
| CN103106164A (zh) | 一种高效dma控制器 | |
| CN101901278A (zh) | 一种高速数据采集卡及数据采集方法 | |
| CN102760045A (zh) | 一种智能存储设备及其数据处理方法 | |
| CN102298505A (zh) | 一种基于fpga的系统中的硬盘数据管理装置及其管理硬盘数据的方法 | |
| US8438237B2 (en) | Sharing of access to a storage device | |
| CN203950307U (zh) | 基于高性能bw100芯片的sar并行处理装置 | |
| CN202795364U (zh) | 一种动态可重构的测试测量仪 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20111228 |