CN102298083A - 雷击专用数字存储示波器及其测量方法 - Google Patents

Abstract

本发明提供了雷击专用数字存储示波器及其测量方法，该雷击专用数字存储示波器包括信号调理及触发信号产生电路、时序分配电路、采样保持电路、ADC单片机电路、主控单片机电路、电源电路、显示器接口单元和计算机通信串行口，信号调理及触发信号产生电路、采样保持电路、ADC单片机电路依次连接，时序分配电路分别连接采样保持电路、ADC单片机电路；信号调理及触发信号产生电路、ADC单片机电路、电源电路均分别与主控单片机电路连接；计算机通信串行口连接主控单片机电路；信号调理及触发信号产生电路连接外部雷击电流信号输入插座的信号端；显示器接口单元连接主控单片机电路，并外接显示器。本发明可满足雷击电流波形采集的特殊要求。

Description

雷击专用数字存储示波器及其测量方法

技术领域

本发明涉及示波器技术领域，特别涉及一种雷击专用数字存储示波器及其测量方法。

背景技术

数字存储示波器DSO(digital storage oscilloscope)由于具有模拟示波器不可比拟的优势，近些年来发展十分迅速。数字存储示波器是电子信号测量的常用仪器之一，它在各行各业如机械、电子、军事以及科研教学等领域都有着广泛的应用。现有通用数字存储示波器造价昂贵，设计复杂，多用于高速采集和分析有规律的周期波形，在技术实现上常采用大规模现场可编程门阵列逻辑器件FPGA、FIFO先入先出存储器、DMA控制器、高速模数A/D转换器(简称ADC)、数字信号微处理器DSP以及其他高速控制接口芯片等。虚拟数字存储示波器一般是基于PC机(个人电脑)的，很好的利用了PC机的高速控制和方便的分析显示等功能，但是其前端的数据采集卡仍然技术复杂，成本不菲。由于雷击电流波形自身的特殊性，以及出于成本和功能针对性的考虑，前述两种数字存储示波器均不能很好地满足雷击要求，必须设计专用的数字存储示波器。

雷电是一种能引起严重灾害的自然现象。随着人类经济社会的发展，因雷电而引发的灾害也越来越多。人类对雷电灾害的监测记录已经有很长时间。我国在气象部门设立的几千个气象台站都有近几十年来的雷电观测记录，但是这些记录大都缺少定量化。目前，国家已经认识到建设大范围雷电监测网的必要性，气象部门将这一系统的建设纳入发展计划。雷电监测网的建立将发挥重要作用，而雷击电流波形的检测研究是其中最为重要的环节，可以提供丰富的雷击参数，为定量分析提供可靠依据。

由Rogowski线圈(络氏线圈)感应的雷击电流波形一般持续约10～500us(微秒)，波头约100us以内，波头前沿上升时间约1～5us，而且经常伴有振荡。雷击源区附近波形主频谱约5～7KHz(千赫兹)，较远区域约10～500KHz。根据香农采样定理，最大可用采样带宽相当于采样频率的一半，因此示波器的采样频率必须大于1MHz(兆赫兹)。

发明内容

本发明的主要目的在于克服上述现有技术的缺点与不足，提供一种可很好满足雷击要求的雷击专用数字存储示波器。

本发明的另一个目的在于提供由上述雷击专用数字存储示波器实现的测量方法。

为达上述目的，本发明采用如下的技术方案：

雷击专用数字存储示波器，包括信号调理及触发信号产生电路、时序分配电路、采样保持电路、ADC单片机电路、主控单片机电路、电源电路、显示器接口单元和计算机通信串行口，所述信号调理及触发信号产生电路、采样保持电路、ADC单片机电路依次连接，时序分配电路分别连接采样保持电路、ADC单片机电路；所述信号调理及触发信号产生电路、ADC单片机电路、电源电路均分别与主控单片机电路连接；计算机通信串行口连接主控单片机电路，并外接计算机；所述信号调理及触发信号产生电路连接外部雷击电流信号输入插座的信号端；所述电源电路包括第一输出端、第二输出端以及第三输出端，其第一输出端、第二输出端、第三输出端均连接信号调理及触发信号产生电路，所述第三输出端分别连接时序分配电路、采样保持电路、ADC单片机电路、主控单片机电路；所述显示器接口单元连接主控单片机电路，并外接显示器。

所述信号调理及触发信号产生电路包括阻抗变换电路、隔离缓冲电路、半波整流电路和主控单片机中断控制电路，所述阻抗变换电路包括第一运算放大器，第一运算放大器包括电源正极接入端、电源负极接入端、第一同相输入端、第一反相输入端和第一输出端，所述第一运算放大器的电源正极接入端、电源负极接入端分别连接电源电路的第一输出端、第二输出端；第一运算放大器的第一同相输入端连接外部雷击电流信号输入插座的信号端；第一运算放大器的第一反相输入端连接其第一输出端，第一运算放大器的第一输出端连接半波整流电路；所述半波整流电路分别连接电源电路的第一输出端、第二输出端；

所述隔离缓冲电路包括第二运算放大器，第二运算放大器包括电源正极接入端、电源负极接入端、第一同相输入端、第一反相输入端、第一输出端、第二同相输入端、第二反相输入端和第二输出端，第二运算放大器的电源正极接入端连接电源电路的第一输出端，其电源负极接入端接地；第二运算放大器的第一同相输入端连接半波整流电路，第二运算放大器的第一反相输入端连接其第一输出端，第二运算放大器的第一输出端连接采样保持电路、主控单片机中断控制电路；第二运算放大器的第二同相输入端连接半波整流电路，第二运算放大器的第二反相输入端连接其第二输出端，其第二输出端连接采样保持电路、主控单片机中断控制电路；

所述主控单片机中断控制电路分别连接电源电路的第三输出端、主控单片机电路。

半波整流电路包括第一电阻、第一二极管、第二二极管、第三电阻、第三运算放大器、第三二极管、第四二极管、第二电阻和第四电阻；所述第三运算放大器包括电源正极接入端、电源负极接入端、第一同相输入端、第一反相输入端、第一输出端、第二同相输入端、第二反相输入端和第二输出端；第三运算放大器的电源正极接入端、电源负极接入端分别连接电源电路的第一输出端、第二输出端；第一二极管的正极连接第三运算放大器的第一反相输入端，其负极连接第三运算放大器的第一输出端；第二二极管的正极连接第三运算放大器的第一输出端，其负极连接第二运算放大器的第一同相输入端；所述第一电阻的一端连接第一二极管的正极，其另一端连接第二二极管的负极；第三电阻的一端连接第一运算放大器的第一输出端，其另一端连接第三运算放大器的第一反相输入端；第三运算放大器的第一同相输入端接地，其第二同相输入端连接第四电阻的一端，第四电阻的另一端连接第一运算放大器的第一输出端；第三运算放大器的第二反相输入端连接第四二极管的正极，其第二输出端连接第四二极管的负极；第三二极管的正极连接第四二极管的负极，其负极连接第二运算放大器的第二同相输入端；第二电阻的一端连接第四二极管的正极，其另一端连接第三二极管的负极。

主控单片机中断控制电路包括第一电容、第六电阻、第七电阻、第八电阻、高速比较器和第五电阻，所述高速比较器包括电源正极接入端、电源负极接入端、第一同相输入端、第一反相输入端、第一输出端、第二同相输入端、第二反相输入端和第二输出端；第七电阻的一端连接电源电路的第三输出端，其另一端连接高速比较器的第一同相输入端；高速比较器的第一反相输入端连接第二运算放大器的第一输出端，高速比较器的第一输出端分别连接主控单片机电路、第六电阻的一端；第六电阻的另一端连接电源电路的第三输出端；第一电容的正极连接电源电路的第三输出端，第一电容的负极接地；所述第八电阻的两端分别连接高速比较器的第一同相输入端、高速比较器的电源负极接入端；高速比较器的电源负极接入端接地，其电源正极接入端连接电源电路的第三输出端；高速比较器的第二反相输入端连接第二运算放大器的第二输出端，高速比较器的第二输出端连接主控单片机电路；第五电阻的一端连接高速比较器的电源正极接入端，其另一端连接高速比较器的第二输出端；高速比较器的第二同相输入端与其第一同相输入端相连接。

信号调理及触发信号产生电路还包括第二电容、第三电容、第四电容、第五电容、第六电容、第七电容、第八电容、第五二极管、第六二极管、第七二极管和第八二极管；所述第五二极管的正极接地，其负极连接第二运算放大器的第一同相输入端；所述第六二极管的正极接地，其负极连接第二运算放大器的第二同相输入端；第七二极管的负极接地，其正极连接第八二极管的正极，第八二极管的负极连接第一运算放大器的第一同相输入端；所述第三电容的正极、第四电容的正极均连接第二运算放大器的电源正极接入端，第五电容的正极连接第三运算放大器的电源正极接入端，第八电容的正极连接第一运算放大器的电源正极接入端，且第三电容的负极、第四电容的负极、第五电容的负极、第八电容的负极均接地；所述第二电容的负极连接第一运算放大器的电源负极接入端，第六电容的负极、第七电容的负极均连接第三运算放大器的电源负极接入端，且第二电容的正极、第六电容的正极、第七电容的正极均接地。

所述采样保持电路包括第一组高速模拟开关、第二组高速模拟开关以及若干个采样保持电容，第一组高速模拟开关、第二组高速模拟开关均分别包括若干个高速模拟开关，每个高速模拟开关均包括电源正极接入端、电源负极接入端、第一输入端、第二输入端、第三输入端、第四输入端、第五输入端、第六输入端、第七输入端、第八输入端、第一输出端、第二输出端、第三输出端和第四输出端；所述每个高速模拟开关的电源正极接入端均连接电源电路的第三输出端；所述每个高速模拟开关的电源负极接入端均接地；所述每个高速模拟开关均分别对应连接若干个采样保持电容；各采样保持电容的正极分别对应连接到各高速模拟开关的第一输出端、第二输出端、第三输出端、第四输出端，且各采样保持电容的负极均接地；

各高速模拟开关的第一输出端、第二输出端、第三输出端、第四输出端均分别对应地连接到ADC单片机电路中；

第一组高速模拟开关中的各高速模拟开关的第一输入端、第二输入端、第三输入端、第四输入端均连接第二运算放大器的第一输出端；第二组高速模拟开关中的各高速模拟开关的第一输入端、第二输入端、第三输入端、第四输入端均连接第二运算放大器的第二输出端；

各高速模拟开关的第五输入端、第六输入端、第七输入端、第八输入端均分别对应地连接时序分配电路。

各高速模拟开关的电源正极接入端还分别连接有电源滤波电容，电源滤波电容的另一端均接地。

所述时序分配电路包括时序分配控制单片机、有源晶体振荡器、时钟芯片、时钟芯片晶体振荡器和电池，所述时序分配控制单片机包括控制信号输出端、振荡器接入端、电源正极接入端和电源负极接入端；所述时序分配控制单片机的电源正极接入端连接电源电路的第三输出端，其电源负极接入端接地；所述时序分配控制单片机的控制信号输出端为若干个，各控制信号输出端分别对应地连接到每组高速模拟开关的各高速模拟开关的第五输入端、第六输入端、第七输入端、第八输入端，且各控制信号输出端还分别连接ADC单片机电路；所述有源晶体振荡器包括电源正极输入端、电源负极输入端和振荡输出端，其振荡输出端连接所述时序分配控制单片机的振荡器接入端，其电源正极输入端连接电源电路的第三输出端，其电源负极输入端接地；

所述时钟芯片包括第一输入端、第二输入端、第三输入端、第四输入端、第五输入端、外部读写同步时钟输入端、时钟数据输入输出端和片选输入端；所述时钟芯片的第一输入端连接电源电路的第三输出端，其第二输入端、第三输入端分别对应连接时钟芯片晶体振荡器的两个输出端；时钟芯片的第四输入端接地，时钟芯片的第五输入端连接电池的正极，电池的负极接地；所述时钟芯片的外部读写同步时钟输入端、时钟数据输入输出端和片选输入端均分别连接有电阻，所述电阻的另一端均连接到电源电路的第三输出端；所述时钟芯片的外部读写同步时钟输入端、时钟数据输入输出端和片选输入端均连接主控单片机电路。

所述ADC单片机电路包括若干个ADC单片机和若干个ADC单片机有源晶体振荡器，每个ADC单片机均包括有串行接口输入端、串行接口输出端、有源晶体振荡器输入端、时序分配信号输入端、电源负极输入端、电源正极输入端、采样信号转换输入端、采样转换结束时间标志信号输出端和主控单片机控制信号输入端；各个ADC单片机的电源正极输入端均连接电源电路的第三输出端，其电源负极输入端均接地；各个ADC单片机的采样信号转换输入端均分别对应连接采样保持电路的各高速模拟开关的第一输出端、第二输出端、第三输出端、第四输出端；各个ADC单片机的时序分配信号输入端均分别对应地连接到时序分配电路的控制信号输出端；各ADC单片机的采样转换结束时间标志信号输出端、主控单片机控制信号输入端、串行接口输入端、串行接口输出端均分别连接主控单片机电路；每个ADC单片机有源晶体振荡器均包括电源正极输入端、电源负极输入端和振荡输出端，其电源正极输入端均连接电源电路的第三输出端，其电源负极输入端均接地，其振荡输出端均连接对应的ADC单片机的有源晶体振荡器输入端；

主控单片机电路包括主控单片机、主控单片机有源晶体振荡器、第一驱动器、第二驱动器、存储芯片和按键，主控单片机有源晶体振荡器、第一驱动器、第二驱动器、存储芯片均与主控单片机连接，且主控单片机有源晶体振荡器、第一驱动器、第二驱动器、存储芯片均与电源电路的第三输出端连接，第一驱动器、第二驱动器还分别连接各ADC单片机的采样转换结束时间标志信号输出端；所述按键连接主控单片机，并通过电阻连接电源电路的第三输出端。

由上述雷击专用数字存储示波器实现的雷击专用数字存储示波器测量方法，包括如下步骤：

(1)电源电路接入外部的+5V、+12V、-12V的电源输入，并将其转化为+5V、+9V、-9V，分别为信号调理及触发信号产生电路提供+9V、-9V、+5V电源输入，同时为时序分配电路、采样保持电路、ADC单片机电路、主控单片机电路提供+5V的电源输入；

(2)信号调理及触发信号产生电路接收外部雷击电流信号，对其进行缓冲调理处理，并将处理得到的采样负值信号、采样正值信号发送至采样保持电路中，同时，产生负触发信号、正触发信号，负触发信号、正触发信号发送至主控单片机电路；具体如下：

信号调理及触发信号产生电路中，外部雷击电流信号输入插座的信号端向第一运算放大器的第一同相输入端输入外部雷击电流信号，外部雷击电流信号经过第一运算放大器实现阻抗变换，隔离了后级电路对信号输入端的影响，并产生电压跟随信号，由第一运算放大器的第一输出端输出，同时该电压跟随信号也由第一运算放大器的第一反相输入端输入进行强反馈处理，使信号稳定跟随；电压跟随信号作为第三运算放大器的输入信号，并分别经第三电阻、第四电阻进入第三运算放大器的第一反相输入端、第二同相输入端中，电压跟随信号被第三运算放大器进行半波整流分成两路输出，其中一路隔离波形正值部分，只允许负值部分通过并反相产生波形负值信号，波形负值信号由第三运算放大器的第一输出端输出，并经第一二极管、第二二极管、第一电阻输入第二运算放大器的第一同相输入端；另一路隔离波形负值部分，只允许正值部分通过产生波形正值信号，波形正值信号由第三运算放大器的第二输出端输出，并经第三二极管、第四二极管、第二电阻输入第二运算放大器的第二同相输入端；由于波形负值信号和波形正值信号的驱动能力很弱，故再次利用第二运算放大器对波形负值信号、波形正值信号进行隔离缓冲，产生采样负值信号和采样正值信号，由第二运算放大器的第一输出端、第二输出端分别输入到采样保持电路中以及分别输入到高速比较器的第一反相输入端、第二反相输入端中；采样负值信号和采样正值信号的驱动能力很强，瞬间输出电流可达1.3A，完全满足后级电路驱动需要，用于A/D转换；波形负值信号、波形正值信号端各有一只5.2V限幅稳压管(第五二极管和第六二极管)，保证采样负值信号和采样正值信号的电压值不超过5.5V，为确保安全，外部雷击电流信号也被两个反向串联的稳压管(第七二极管和第八二极管)限制在±6.8V以内；采样负值信号和采样正值信号还通过高速比较器分别产生负触发信号和正触发信号(比较基准电压为500mV)，负触发信号和正触发信号分别发送至主控单片机电路，用于主控单片机的触发信号(即中断输入信号)，启动ADC单片机电路并识别是负脉冲还是正脉冲引起的触发；

(3)时序分配电路按照一定的规则循环产生控制信号，并将控制信号对应地发送至采样保持电路中的各高速模拟开关的第五输入端、第六输入端、第七输入端、第八输入端，同时分别对应地发送至各个ADC单片机的时序分配信号输入端；具体如下：

时序分配电路中的时序分配控制单片机按照[K1＝0，K5＝1]、[K2＝0，K6＝1]、[K3＝0，K7＝1]、......[K15＝0，K3＝1]、[K16＝0，K4＝1]、[K1＝0，K5＝1]的规则循环(其中0表示低电平，1表示高电平，下同)，产生控制信号K1～K16；控制信号K1～K16依次通过时序分配控制单片机的控制信号输出端对应地发送至采样保持电路中的各高速模拟开关的第五输入端、第六输入端、第七输入端、第八输入端，并分别对应地发送至ADC单片机电路中各个ADC单片机的时序分配信号输入端；

时序分配电路中，有源晶体振荡器的振荡输出端向时序分配控制单片机的振荡器接入端发送晶振信号；时钟芯片晶体振荡器的两个输出端分别向时钟芯片的第二输入端、第三输入端发送晶振信号；

系统时钟由时钟芯片提供，主控单片机包括有与时钟芯片的外部读写同步时钟输入端连接的接线端、与时钟芯片的时钟数据输入输出端连接的接线端、与时钟芯片的片选输入端连接的接线端，其中主控单片机的与时钟芯片的外部读写同步时钟输入端连接的接线端为时钟芯片提供读写数据或命令的同步控制信号，与时钟芯片的时钟数据输入输出端连接的接线端为时钟芯片提供读写数据或命令的输入输出数据通道，与时钟芯片的片选输入端连接的接线端为时钟芯片提供选通控制信号；

(4)采样保持电路中，各高速模拟开关的第一输入端、第二输入端、第三输入端、第四输入端接收步骤(2)的信号调理及触发信号产生电路输入的采样正值信号、采样负值信号，并根据步骤(3)中时序分配电路输入的控制信号的值，对应地产生正值信号、负值信号，并将正值信号、负值信号分别输入到ADC单片机的采样信号转换输入端，得到波形数据；具体如下：

采样保持电路中，第二组高速模拟开关中各高速模拟开关的第一输入端、第二输入端、第三输入端、第四输入端接收信号调理及触发信号产生电路输入的采样正值信号，第一组高速模拟开关中各高速模拟开关的第一输入端、第二输入端、第三输入端、第四输入端接收信号调理及触发信号产生电路输入的采样负值信号；第一组高速模拟开关中各高速模拟开关等在控制信号的值为1时连通，控制信号的值为0时断开，根据信号调理及触发信号产生电路输入的采样负值信号对应地产生负值信号，负值信号分别输入到ADC单片机等的采样信号转换输入端进行A/D转换，得到波形的负值部分；同理，第二组高速模拟开关中各高速模拟开关等在其控制信号的值为1时连通，控制信号的值为0时断开，根据信号调理及触发信号产生电路输入的采样正值信号对应地产生正值信号，正值信号分别输入到ADC单片机等的采样信号转换输入端进行A/D转换，得到波形的正值部分；控制信号的值为1时对应的100P(皮法)采样保持电容(其中，采样保持电容等共16个用于负值信号采样保持，采样保持电容等共16个用于正值信号采样保持)跟随波形电压值变化，控制信号的值为0时100P采样保持电容上的电压稳定，控制信号的值从1到0的跳变(简称下降沿)同时触发对应的ADC单片机立即开始进行A/D转换。

ADC单片机电路中，ADC单片机负责转换负值信号即波形的负值部分、正值信号即波形的正值部分，其中，有源晶体振荡器向ADC单片机的有源晶体振荡器接入端发送晶振信号；有源晶体振荡器的驱动能力很强，为确保安全可靠，每个有源晶体振荡器驱动四个ADC单片机；所有ADC单片机在控制信号的值的下降沿开始A/D转换，时序分配控制单片机能够保证同一个控制信号的值的两次相邻下降沿之间的时间足够长，满足对应受控制的ADC单片机完成A/D转换以及其他程序处理功能时间要求；两组各16个ADC单片机一一对应在时间上完全“同步”，在同一组内的16个ADC单片机之间因受到控制信号的控制，开始进行A/D转换的时间是有规律的错开固定的相位，即“异步”，便于将波形的负值部分与波形的正值部分合成为完整的波形；波形正值段其负值采样必为0，波形负值段其正值采样必为0；

(5)主控单片机电路中，主控单片机接收步骤(2)中信号调理及触发信号产生电路发送过来的负触发信号、正触发信号，并参考步骤(3)中时序分配电路产生控制信号的规则，产生主控单片机控制信号，并由主控单片机发送至各ADC单片机的主控单片机控制信号输入端，各ADC单片机分别根据主控单片机控制信号更新其采样转换结束时间标志信号，并将其采样转换结束时间标志信号分别发送至第一驱动器、第二驱动器；第一驱动器、第二驱动器分别将采样转换结束时间标志信号对应地转化为顺序判断序列信号；主控单片机向第一驱动器、第二驱动器发送驱动器控制信号，以便读入顺序判断序列信号；具体为：

ADC单片机一直在控制信号的控制下不断地进行着A/D转换，主控单片机控制信号是主控单片机发出的全局“同步”命令，平时主控单片机控制信号的值为1，ADC单片机的A/D转换结果不保存，一旦负触发信号或正触发信号有效(下降沿有效)，则主控单片机控制信号的值为0，ADC单片机开始保存A/D转换结果，直到主控单片机控制信号的值为1后才停止保存；受控制信号控制的负责波形负值部分采样的ADC单片机会输出采样转换结束时间标志信号，主控单片机控制信号的值为1时采样转换结束时间标志信号的值为1，主控单片机控制信号的值为0且ADC单片机完成A/D转换后ADC单片机会输出采样转换结束时间标志信号的值为0，由于控制信号的值是有循环规则的，因此采样转换结束时间标志信号的值为0状态的出现也是有先后顺序规则的，这些采样转换结束时间标志信号的状态用于判断其值为0后首次完成A/D转换并保存结果的ADC单片机的编号，以便读取波形数据及进行波形合成。

每个ADC单片机都有唯一的地址编号，他们都通过串行口与主控单片机通信；主控单片机发送命令，所有ADC单片机都接收，但是ADC单片机会根据命令中的地址格式作出不同的反应；任何时刻，ADC单片机只有一个允许发送，以免引起总线冲突

(6)主控单片机根据顺序判断序列信号，从ADC单片机中读取波形数据，并将波形数据合成为完整的波形信号；主控单片机将波形信号发送至存储芯片中进行保存，并发送至计算机通信串行口，进而与计算机通信；同时，主控单片机向显示器接口单元发送复位控制信号、地址选择控制信号、选通控制信号、读控制信号、写控制信号，将测量得到的波形信号显示出来，完成外部雷击电流信号的测量与显示。

本发明在信号调理及触发信号产生电路中，将波形正值部分与负值部分相分离，以便分别进行A/D转换，最后在波形数据存储和显示时将二者合成为完整的波形，利用波形的正值部分与负值部分分别产生触发信号，以便识别触发属性，采集一个波形只触发一次，可以设置正触发，负触发或混合触发模式。

本发明的采样保持电路采用时间交叉并行同步采样技术，能成倍提高现有ADC的采样速率，利用多个并行的ADC单片机共同对同一个模拟输入信号进行A/D转换，各ADC单片机的采样时钟依次错开一个固定的相位(360°/N)，使各ADC单片机以一个固定的时间间隔依次对输入信号循环进行A/D转换，最终输出的波形数据流是由每一个ADC单片机输出的数据按照相同的顺序交叉产生的，这就等效于将ADC的采样速率提高了N倍。

本发明利用带低速ADC的单片机实现信号波形的采集(其ADC的采样速率约300KHz)，正值部分与负值部分各使用16个。ADC单片机执行程序，保存ADC数据，识别控制信号和输出状态等需要时间，因此全部ADC的总体等效采样速率不是提高理论上的16倍，而是实际上的10倍，即3MHz。由于对各ADC单片机的相位要求十分严格，采用28脚的单片机STC12C5202输出16路控制信号实现“时间交叉”，并对称控制正值部分与负值部分各16个ADC单片机，使他们在时间上一一对应“同步”，以便实现波形合成。采用液晶显示器(LCD)实现波形及其参数的显示，并可以与计算机通信，满足性能与成本要求，性价比很高。

本发明利用低速器件实现高速波形采集，比如用自带采样保持电路的采样速率为100MHz的ADC，与之速度匹配的DMA控制器和RAM，来替代本设计的模拟开关，采样保持电容和ADC单片机，用FPGA或DSP(速度满足时序切换间隔10ns即可)替代时序分配单片机，用DSP(工作频率大于10MHz即可，视采集波形和显示的刷新频率而定)替代主控单片机或继续使用单片机，只要前端的信号调理部分能够达到1GHz以上的反应速度，则整个系统可以轻松达到1GHz的等效采样速率；如果前端的信号调理部分能够达到3GHz以上的反应速度，只需做简单改进，整个系统可以达到3GHz甚至更高的等效采样速率。因此为解决采样速率这一DSO的关键技术瓶颈提供了可能的方案。

低速器件不仅有成本优势，而且线路板布局设计要简单得多，有利于降低辐射，提高系统工作的稳定性和可靠性。

与现有技术相比，本发明具有如下优点和有益效果：

1、本发明的数字存储示波器的采样频率为3MHz，全部使用常规廉价的器件，成本极低、性能强大，完全满足雷击电流波形采集的特殊要求。同时对实现数字存储示波器的关键技术进行了探讨。

2、本发明利用高速运放实现前级隔离，信号正、负值部分分离并相互独立采集，利用普通比较器识别触发信号属性，使用普通ADC单片机完成A/D转换，由普通单片机进行时序分配控制，实现“时间交叉并行同步采样”，完全替代了现有技术中FPGA、FIFO、DMA、高速ADC、DSP等高端器件，降低了成本，提高了采样速率。

3、本发明电路设计结构简单对称，易实现模块化，程序简洁而且控制方便，只需做简单改进，即可使采样速率达10MHz以上，即达到ADC单片机自身采样速率的30倍以上，而成本增加很少。

附图说明

图1是本发明电路的总体框图。

图2是图1所示信号调理及触发信号产生电路的结构示意图。

图3是图1所示采样保持电路的结构示意图。

图4是图1所示ADC单片机电路的结构示意图。

图5是图1所示时序分配电路的结构示意图。

图6是图1所示主控单片机电路的结构示意图。

图7是图1所示计算机通信串行口、电源电路的结构示意图。

具体实施方式

下面结合实施例及附图对本发明作进一步详细的描述，但本发明的实施方式不限于此。

实施例

图1～图7示出了本实施例的具体结构示意图，如图1所示，本雷击专用数字存储示波器，包括信号调理及触发信号产生电路、时序分配电路、采样保持电路、ADC单片机电路、主控单片机电路、电源电路、显示器接口单元J10和计算机通信串行口MX1等，所述信号调理及触发信号产生电路、采样保持电路、ADC单片机电路依次连接，时序分配电路分别连接采样保持电路、ADC单片机电路；所述信号调理及触发信号产生电路、ADC单片机电路、电源电路均分别与主控单片机电路连接；计算机通信串行口MX1连接主控单片机电路，并外接计算机；所述信号调理及触发信号产生电路连接外部雷击电流信号输入插座J1的信号端即接线端2，以使信号调理及触发信号产生电路接收外部雷击电流信号SS1，外部雷击电流信号输入插座J1的接线端1接地；所述电源电路包括第一输出端、第二输出端以及第三输出端，其第一输出端、第二输出端、第三输出端均连接信号调理及触发信号产生电路，所述第三输出端分别连接时序分配电路、采样保持电路、ADC单片机电路、主控单片机电路等；所述显示器接口单元J10连接主控单片机电路，并外接显示器。

如图2所示，所述信号调理及触发信号产生电路包括阻抗变换电路、隔离缓冲电路、半波整流电路和主控单片机中断控制电路，所述阻抗变换电路包括第一运算放大器U1，第一运算放大器U1包括电源正极接入端Vcc、电源负极接入端GND、第一同相输入端1+、第一反相输入端1-、第一输出端1out、第二同相输入端2+、第二反相输入端2-和第二输出端2out，其中，第二同相输入端2+、第二反相输入端2-和第二输出端2out三个端点悬空不需使用，其电源正极接入端Vcc、电源负极接入端GND分别连接电源电路的第一输出端(+9V电源输出)、第二输出端(-9V电源输出)；第一同相输入端1+连接外部雷击电流信号输入插座J1的信号端即接线端2，外部雷击电流信号输入插座J1的接线端1接地；第一反相输入端1-连接第一输出端1out，第一输出端1out连接半波整流电路；所述半波整流电路分别连接电源电路的第一输出端、第二输出端；

半波整流电路包括第一电阻R1、第一二极管D1、第二二极管D2、第三电阻R3、第三运算放大器U3、第三二极管D3、第四二极管D4、第二电阻R2和第四电阻R4，所述第三运算放大器U3包括电源正极接入端Vcc、电源负极接入端GND、第一同相输入端1+、第一反相输入端1-、第一输出端1out、第二同相输入端2+、第二反相输入端2-和第二输出端2out，其电源正极接入端Vcc、电源负极接入端GND分别连接电源电路的第一输出端(+9V电源输出)、第二输出端(-9V电源输出)；第一二极管D1的正极连接第三运算放大器U3的第一反相输入端1-，其负极连接第三运算放大器U3的第一输出端1out；第二二极管D2的正极连接第三运算放大器U3的第一输出端1out，其负极连接隔离缓冲电路的第二运算放大器U2的第一同相输入端1+；所述第一电阻R1的一端连接第一二极管D1的正极，另一端连接第二二极管D2的负极；第三电阻R3的一端连接第一运算放大器U1的第一输出端1out，其另一端连接第三运算放大器U3的第一反相输入端1-；第三运算放大器U3的第一同相输入端1+接地，其第二同相输入端2+连接第四电阻R4的一端，第四电阻R4的另一端连接第一运算放大器U1的第一输出端1out；第三运算放大器U3的第二反相输入端2-连接第四二极管D4的正极，其第二输出端2out连接第四二极管D4的负极；第三二极管D3的正极连接第四二极管D4的负极，其负极连接隔离缓冲电路的第二运算放大器U2的第二同相输入端2+；第二电阻R2的一端连接第四二极管D4的正极，其另一端连接第三二极管D3的负极。

所述隔离缓冲电路包括第二运算放大器U2，第二运算放大器U2包括电源正极接入端Vcc、电源负极接入端GND、第一同相输入端1+、第一反相输入端1-、第一输出端1out、第二同相输入端2+、第二反相输入端2-和第二输出端2out，所述电源正极接入端Vcc连接电源电路的第一输出端(+9V电源输出)，电源负极接入端GND接地；所述第一同相输入端1+连接半波整流电路第二二极管D2的负极，第一反相输入端1-连接第一输出端1out，第一输出端1out连接采样保持电路、主控单片机中断控制电路，第二同相输入端2+连接半波整流电路第三二极管D3的负极；其第二反相输入端2-连接第二输出端2out，第二输出端2out连接采样保持电路、主控单片机中断控制电路。

主控单片机中断控制电路包括第一电容C1、第六电阻R6、第七电阻R7、第八电阻R8、高速比较器U4和第五电阻R5，所述高速比较器U4包括电源正极接入端Vcc、电源负极接入端GND、第一同相输入端1+、第一反相输入端1-、第一输出端1out、第二同相输入端2+、第二反相输入端2-和第二输出端2out；第七电阻R7的一端连接电源电路的第三输出端(+5V电源输出)，其另一端连接高速比较器U4的第一同相输入端1+；高速比较器U4的第一反相输入端1-连接隔离缓冲电路第二运算放大器U2的第一输出端1out，高速比较器U4的第一输出端1out分别连接主控单片机电路(主控单片机U48的接线端P3.3)、第六电阻R6的一端；第六电阻R6的另一端连接电源电路的第三输出端(+5V电源输出)，第一电容C1的正极连接电源电路的第三输出端(+5V电源输出)，第一电容C1的负极接地；所述第八电阻R8的两端分别连接高速比较器U4的第一同相输入端1+、高速比较器U4的电源负极接入端GND；高速比较器U4的电源负极接入端GND接地，其电源正极接入端Vcc连接电源电路的第三输出端(+5V电源输出)，由第七电阻R7和第八电阻R8分压产生的比较基准电压信号BJ(BJ＝500mV)分别经由高速比较器U4的第一同相输入端1+、第二同相输入端2+输入高速比较器U4中；高速比较器U4的第二反相输入端2-连接隔离缓冲电路第二运算放大器U2的第二输出端2out，高速比较器U4的第二输出端2out连接主控单片机电路(主控单片机U48的接线端P3.2)；第五电阻R5的一端连接高速比较器U4的电源正极接入端Vcc即电源电路的第三输出端(+5V电源输出)，其另一端连接高速比较器U4的第二输出端2out；高速比较器的第二同相输入端2+与第一同相输入端1+连接。

信号调理及触发信号产生电路还包括第二电容C2、第三电容C3、第四电容C4、第五电容C5、第六电容C6、第七电容C7、第八电容C8、第五二极管D5、第六二极管D6、第七二极管D7和第八二极管D8，所述第五二极管D5的正极接地，其负极连接第二运算放大器U2的第一同相输入端1+；所述第六二极管D6的正极接地，其负极连接第二运算放大器U2的第二同相输入端2+；第七二极管D7的负极接地，其正极连接第八二极管D8的正极，第八二极管D8的负极连接第一运算放大器U1的第一同相输入端1+；所述第三电容C3的正极、第四电容C4的正极连接第二运算放大器U2的电源正极接入端Vcc即电源电路的第一输出端(+9V电源输出)，第五电容C5的正极连接第三运算放大器U3的电源正极接入端Vcc即电源电路的第一输出端(+9V电源输出)，第八电容C8的正极连接第一运算放大器U1的电源正极接入端Vcc即电源电路的第一输出端(+9V电源输出)，且第三电容C3的负极、第四电容C4的负极、第五电容C5的负极、第八电容C8的负极均接地；所述第二电容C2的负极连接第一运算放大器U1的电源负极接入端GND即电源电路的第二输出端(-9V电源输出)，第六电容C6的负极、第七电容C7的负极均连接第三运算放大器U3的电源负极接入端GND即电源电路的第二输出端(-9V电源输出)，且第二电容C2的正极、第六电容C6的正极、第七电容C7的正极均接地。

J1为外部雷击电流信号SS1的输入插座，测量雷击电流波形时通常连接Rogowski线圈(洛氏线圈)。

第一运算放大器U1、第二运算放大器U2、第三运算放大器U3均为MAX9651运算放大器，参数为：峰值输出电流1.3A，输入输出满摆幅，工作于单电源20V或双电源±10V，电压摆率40V/us，带宽35MHz，每通道静态电流5mA，散热良好，驱动2.2欧姆，0.1uF(微法)负载用时2.0us，驱动10欧姆，100P(皮法)负载用时不超过10ns(纳秒)。

高速比较器U4(型号LM393)的参数为：工作于单电源2～36V或双电源±18V，输出可线与，5千欧姆负载时最大响应时间约1.3us，低功耗。

如图3所示，所述采样保持电路包括第一组高速模拟开关、第二组高速模拟开关以及三十二个采样保持电容，第一组高速模拟开关、第二组高速模拟开关均分别包括四个高速模拟开关，其中，第一组高速模拟开关包括高速模拟开关U5、高速模拟开关U6、高速模拟开关U7、高速模拟开关U8，第二组高速模拟开关包括高速模拟开关U9、高速模拟开关U10、高速模拟开关U11、高速模拟开关U12；且每个高速模拟开关均包括电源正极接入端VCC、电源负极接入端GND、第一输入端COM1、第二输入端COM2、第三输入端COM3、第四输入端COM4、第五输入端IN1、第六输入端IN2、第七输入端IN3、第八输入端IN4、第一输出端N01、第二输出端N02、第三输出端N03、第四输出端N04；所述每个高速模拟开关均分别对应四个采样保持电容；如图3所示，采样保持电容C9的正极、采样保持电容C10的正极、采样保持电容C11的正极、采样保持电容C12的正极分别接到高速模拟开关U5的第一输出端N01、第二输出端N02、第三输出端N03、第四输出端N04，且采样保持电容C9的负极、采样保持电容C10的负极、采样保持电容C11的负极、采样保持电容C12的负极均接地；采样保持电容C13的正极、采样保持电容C14的正极、采样保持电容C15的正极、采样保持电容C16的正极分别接到高速模拟开关U6的第一输出端N01、第二输出端N02、第三输出端N03、第四输出端N04，且采样保持电容C13的负极、采样保持电容C14的负极、采样保持电容C15的负极、采样保持电容C16的负极均接地；采样保持电容C17的正极、采样保持电容C18的正极、采样保持电容C19的正极、采样保持电容C20的正极分别接到高速模拟开关U7的第一输出端N01、第二输出端N02、第三输出端N03、第四输出端N04，且采样保持电容C17的负极、采样保持电容C18的负极、采样保持电容C19的负极、采样保持电容C20的负极均接地；采样保持电容C21的正极、采样保持电容C22的正极、采样保持电容C23的正极、采样保持电容C24的正极分别接到高速模拟开关U8的第一输出端N01、第二输出端N02、第三输出端N03、第四输出端N04，且采样保持电容C21的负极、采样保持电容C22的负极、采样保持电容C23的负极、采样保持电容C24的负极均接地；采样保持电容C25的正极、采样保持电容C26的正极、采样保持电容C27的正极、采样保持电容C28的正极分别接到高速模拟开关U9的第一输出端N01、第二输出端N02、第三输出端N03、第四输出端N04，且采样保持电容C25的负极、采样保持电容C26的负极、采样保持电容C27的负极、采样保持电容C28的负极均接地；采样保持电容C29的正极、采样保持电容C30的正极、采样保持电容C31的正极、采样保持电容C32的正极分别接到高速模拟开关U10的第一输出端N01、第二输出端N02、第三输出端N03、第四输出端N04，且采样保持电容C29的负极、采样保持电容C30的负极、采样保持电容C31的负极、采样保持电容C32的负极均接地；采样保持电容C33的正极、采样保持电容C34的正极、采样保持电容C35的正极、采样保持电容C36的正极分别接到高速模拟开关U11的第一输出端N01、第二输出端N02、第三输出端N03、第四输出端N04，且采样保持电容C33的负极、采样保持电容C34的负极、采样保持电容C35的负极、采样保持电容C36的负极均接地；采样保持电容C37的正极、采样保持电容C38的正极、采样保持电容C39的正极、采样保持电容C40的正极分别接到高速模拟开关U12的第一输出端N01、第二输出端N02、第三输出端N03、第四输出端N04，且采样保持电容C37的负极、采样保持电容C38的负极、采样保持电容C39的负极、采样保持电容C40的负极均接地。

所述高速模拟开关U5、高速模拟开关U6、高速模拟开关U7、高速模拟开关U8、高速模拟开关U9、高速模拟开关U10、高速模拟开关U11、高速模拟开关U12的电源正极接入端VCC还分别连接有电源滤波电容C41、电源滤波电容C42、电源滤波电容C43、电源滤波电容C44、电源滤波电容C45、电源滤波电容C46、电源滤波电容C47、电源滤波电容C48，电源滤波电容C41、电源滤波电容C42、电源滤波电容C43、电源滤波电容C44、电源滤波电容C45、电源滤波电容C46、电源滤波电容C47、电源滤波电容C48的另一端均分别接地。其中，电源滤波电容C41是高速模拟开关U5的电源滤波电容，电源滤波电容C42是高速模拟开关U6的电源滤波电容，电源滤波电容C43是高速模拟开关U7的电源滤波电容，电源滤波电容C44是高速模拟开关U8的电源滤波电容，电源滤波电容C45是高速模拟开关U9的电源滤波电容，电源滤波电容C46是高速模拟开关U10的电源滤波电容，电源滤波电容C47是高速模拟开关U11的电源滤波电容，电源滤波电容C48是高速模拟开关U12的电源滤波电容，分别跨接在各自对应高速模拟开关的电源正极接入端VCC与电源负极接入端GND之间。各高速模拟开关的电源正极接入端VCC均连接电源电路的第三输出端(+5V电源输出)，各高速模拟开关的电源负极接入端GND均接地。

各高速模拟开关的第一输出端N01、第二输出端N02、第三输出端N03、第四输出端N04均对应地连接到ADC单片机电路(ADC单片机的采样信号转换输入端A17)中；

第一组高速模拟开关中，各高速模拟开关的第一输入端COM1、第二输入端COM2、第三输入端COM3、第四输入端COM4均连接第二运算放大器U2的第一输出端1out；第二组高速模拟开关中，各高速模拟开关的第一输入端COM1、第二输入端COM2、第三输入端COM3、第四输入端COM4均连接第二运算放大器U2的第二输出端2out；

各高速模拟开关的第五输入端IN1、第六输入端IN2、第七输入端IN3、第八输入端IN4均分别连接时序分配电路的控制信号输出端。

如图5所示，所述时序分配电路包括时序分配控制单片机U45、有源晶体振荡器J11、时钟芯片U46、时钟芯片晶体振荡器Y1和电池BT1；所述时序分配控制单片机U45包括控制信号输出端、振荡器接入端XTAL1、电源正极接入端VCC、电源负极接入端GND、接线端RST/VPP、接线端(RXD)P3.0、接线端(TXD)P3.1、接线端XTAL2、接线端(INT0)P3.2、接线端(INT1)P3.3、接线端(T0)P3.4、接线端(T1)P3.5和接线端P3.7/PWM0，其中，所述接线端RST/VPP、接线端(RXD)P3.0、接线端(TXD)P3.1、接线端XTAL2、接线端(INT0)P3.2、接线端(INT1)P3.3、接线端(T0)P3.4、接线端(T1)P3.5、接线端P3.7/PWM0在该电路中未使用；所述电源正极接入端VCC连接电源电路的第三输出端(+5V电源输出)，其电源负极接入端GND接地；所述时序分配控制单片机U45的控制信号输出端为十六个，分别为控制信号输出端P1.0/ADC0、控制信号输出端P1.1/ADC1、控制信号输出端P1.2/ADC2、控制信号输出端P1.3/ADC3、控制信号输出端P1.4/ADC4、控制信号输出端P1.5/ADC5、控制信号输出端P1.6/ADC6、控制信号输出端P1.7/ADC7、控制信号输出端P2.0、控制信号输出端P2.1、控制信号输出端P2.2、控制信号输出端P2.3、控制信号输出端P2.4、控制信号输出端P2.5、控制信号输出端P2.6以及控制信号输出端P2.7，各控制信号输出端分别对应地连接到每组高速模拟开关的各高速模拟开关的第五输入端IN1、第六输入端IN2、第七输入端IN3、第八输入端IN4；且各控制信号输出端还分别连接ADC单片机电路。其中，控制信号输出端P1.0/ADC0连接到高速模拟开关U5的第五输入端IN1、高速模拟开关U9的第五输入端IN1上；控制信号输出端P1.1/ADC1连接到高速模拟开关U5的第六输入端IN2、高速模拟开关U9的第六输入端IN2上；控制信号输出端P1.2/ADC2连接到高速模拟开关U5的第七输入端IN3、高速模拟开关U9的第七输入端IN3上；控制信号输出端P1.3/ADC3连接到高速模拟开关U5的第八输入端IN4、高速模拟开关U9的第八输入端IN4上；控制信号输出端P1.4/ADC4连接到高速模拟开关U6的第五输入端IN1、高速模拟开关U10的第五输入端IN1上；控制信号输出端P1.5/ADC5连接到高速模拟开关U6的第六输入端IN2、高速模拟开关U10的第六输入端IN2上；控制信号输出端P1.6/ADC6连接到高速模拟开关U6的第七输入端IN3、高速模拟开关U10的第七输入端IN3上；控制信号输出端P1.7/ADC7连接到高速模拟开关U6的第八输入端IN4、高速模拟开关U10的第八输入端IN4上；控制信号输出端P2.0连接到高速模拟开关U7的第五输入端IN1、高速模拟开关U11的第五输入端IN1上；控制信号输出端P2.1连接到高速模拟开关U7的第六输入端IN2、高速模拟开关U11的第六输入端IN2上；控制信号输出端P2.2连接到高速模拟开关U7的第七输入端IN3、高速模拟开关U11的第七输入端IN3上；控制信号输出端P2.3连接到高速模拟开关U7的第八输入端IN4、高速模拟开关U11的第八输入端IN4上；控制信号输出端P2.4连接到高速模拟开关U8的第五输入端IN1、高速模拟开关U12的第五输入端IN1上；控制信号输出端P2.5连接到高速模拟开关U8的第六输入端IN2、高速模拟开关U12的第六输入端IN2上；控制信号输出端P2.6连接到高速模拟开关U8的第七输入端IN3、高速模拟开关U12的第七输入端IN3上；控制信号输出端P2.7连接到高速模拟开关U8的第八输入端IN4、高速模拟开关U12的第八输入端IN4上。

有源晶体振荡器J11包括电源正极输入端4、电源负极输入端2、振荡输出端3和悬空输入端1；有源晶体振荡器J11的振荡输出端3连接所述时序分配控制单片机U45的振荡器接入端XTAL1，其电源正极输入端4连接电源电路的第三输出端(+5V电源输出)，其电源负极输入端2接地，其悬空输入端1悬空不用。

所述时钟芯片U46包括第一输入端VCC2、第二输入端X1、第三输入端X2、第四输入端GND、第五输入端VCC1、外部读写同步时钟输入端(输入时钟信号SCLK)、时钟数据输入输出端IO(输入或输出数据信号I/O)和片选输入端(输入片选信号CE)，所述第一输入端VCC2连接电源电路的第三输出端(+5V电源输出)，所述第二输入端X1、第三输入端X2分别连接时钟芯片晶体振荡器Y1的两个输出端；所述第四输入端GND接地，所述第五输入端VCC1连接电池BT1的正极，电池BT1的负极接地；所述外部读写同步时钟输入端(输入时钟信号SCLK)、时钟数据输入输出端IO和片选输入端(输入片选信号CE)分别连接有电阻R12、电阻R13、电阻R14，所述电阻R12、电阻R13、电阻R14的另一端均连接到电源电路的第三输出端(+5V电源输出)，起到电平上拉的作用；所述外部读写同步时钟输入端(输入时钟信号SCLK)、时钟数据输入输出端IO和片选输入端(输入片选信号CE)还分别连接到主控单片机U48中。

所述时序分配电路还包括电容C81、电容C82和电容C83，电容C81的正极、电容C82的正极、电容C83的正极分别连接时序分配控制单片机U45的电源正极接入端VCC、时钟芯片U46的第一输入端VCC2、有源晶体振荡器J11的电源正极输入端4，负极均接地，分别为三个器件进行电源滤波。

如图5所示，显示器接口单元J10为LCD显示器接口单元，包括输入端BL2、输入端BL1、输出端VEE、输入端NC、输入端VO(通过输入的负电源信号Voo调节显示器亮度)、输入端VDD、输入端VSS、输入输出端D0～输入输出端D7、复位控制信号输入端(输入复位控制信号RST)、地址选择控制信号输入端(输入地址选择控制信号A0)、选通控制信号输入端CS(输入选通控制信号CSS)、读控制信号输入端(输入读控制信号RD)和写控制信号输入端(输入写控制信号WR)；显示器接口单元J10的输入端BL1(LCD显示器的背光电源正极)和输入端VDD(LCD显示器的电源正极)均连接到电源电路的第三输出端(+5V电源输出)，输入端BL2(LCD显示器的背光电源负极)和输入端VSS(LCD显示器的电源负极)均接地，输入端VO(LCD显示器的亮度调节端)连接可变电阻R9的可变端，输出端VEE(LCD显示器的负电源产生端)连接可变电阻R9的一个固定端点，可变电阻R9的另一个固定端点接地，显示器接口单元J10的输入端NC悬空不用，显示器接口单元J10的其余控制信号和输入输出端均连接主控单片机电路。电容C84的正极连接LCD显示器接口单元J10的输入端BL1，负极接地，进行电源滤波。

如图4所示，ADC单片机电路包括三十二个ADC单片机和若干个ADC单片机有源晶体振荡器；三十二个ADC单片机分别为图中的U13～U44；每个ADC单片机均包括有接线端RST、串行接口输入端RP30、串行接口输出端TP31、接线端XT2、有源晶体振荡器输入端XT1、时序分配信号输入端A33(A33)、接线端A34、电源负极输入端GND、电源正极输入端VCC、采样信号转换输入端A17、接线端A16、采样转换结束时间标志信号输出端A15、接线端A12、接线端A11、主控单片机控制信号输入端A10和接线端A37，其中，接线端RST、接线端XT2、接线端A34、接线端A16、接线端A12、接线端A11、接线端A37在该电路中均悬空不使用；所述ADC单片机的电源正极输入端VCC均连接电源电路的第三输出端(+5V电源输出)，其电源负极输入端GND均接地；各个ADC单片机的采样信号转换输入端A17均分别连接采样保持电路的各高速模拟开关的第一输出端N01、第二输出端N02、第三输出端N03、第四输出端N04；每个ADC单片机的时序分配信号输入端P33均分别对应地连接到时序分配电路的控制信号输出端P1.0/ADC0、控制信号输出端P1.1/ADC1、控制信号输出端P1.2/ADC2、控制信号输出端P1.3/ADC3、控制信号输出端P1.4/ADC4、控制信号输出端P1.5/ADC5、控制信号输出端P1.6/ADC6、控制信号输出端P1.7/ADC7、控制信号输出端P2.0、控制信号输出端P2.1、控制信号输出端P2.2、控制信号输出端P2.3、控制信号输出端P2.4、控制信号输出端P2.5、控制信号输出端P2.6以及控制信号输出端P2.7；各ADC单片机的采样转换结束时间标志信号输出端A15、主控单片机控制信号输入端A10、串行接口输入端RP30、串行接口输出端TP31均分别通过采样转换结束时间标志信号Wi、主控单片机控制信号PD、串行口信号TXD、串行口信号RXD连接主控单片机电路；各ADC单片机的有源晶体振荡器输入端XT1均连接ADC单片机有源晶体振荡器，分别为ADC单片机有源晶体振荡器J2、ADC单片机有源晶体振荡器J3、ADC单片机有源晶体振荡器J4、ADC单片机有源晶体振荡器J5、ADC单片机有源晶体振荡器J6、ADC单片机有源晶体振荡器J7、ADC单片机有源晶体振荡器J8、ADC单片机有源晶体振荡器J9；每个ADC单片机有源晶体振荡器均包括电源正极输入端4、电源负极输入端2、振荡输出端3和悬空输入端1，其电源正极输入端4均连接电源电路的第三输出端，其电源负极输入端2均接地，其振荡输出端3连接对应的ADC单片机的有源晶体振荡器输入端，其悬空输入端1均悬空不用；其中，ADC单片机有源晶体振荡器J2的振荡输出端3连接ADC单片机U13～U16的有源晶体振荡器输入端XT1，ADC单片机有源晶体振荡器J3的振荡输出端3连接ADC单片机U17～U20的有源晶体振荡器输入端XT1，ADC单片机有源晶体振荡器J4的振荡输出端3连接ADC单片机U21～U24的有源晶体振荡器输入端XT1，ADC单片机有源晶体振荡器J5的振荡输出端3连接ADC单片机U25～U28的有源晶体振荡器输入端XT1，ADC单片机有源晶体振荡器J6的振荡输出端3连接ADC单片机U29～U32的有源晶体振荡器输入端XT1，ADC单片机有源晶体振荡器J7的振荡输出端3连接ADC单片机U33～U36的有源晶体振荡器输入端XT1，ADC单片机有源晶体振荡器J8的振荡输出端3连接ADC单片机U37～U40的有源晶体振荡器输入端XT1，ADC单片机有源晶体振荡器J9的振荡输出端3连接ADC单片机U41～U44的有源晶体振荡器输入端XT1。

ADC单片机电路还包括有三十二个电源滤波电容，分别为电源滤波电容C49～电源滤波电容C80，电源滤波电容C49～电源滤波电容C80的正极分别一一对应连接ADC单片机U13～U44的电源正极输入端VCC，电源滤波电容C49～电源滤波电容C80的负极分别一一对应连接ADC单片机U13～U44的电源负极输入端GND，为他们提供电源滤波。

有源晶体振荡器J2～有源晶体振荡器J9均包括电源正极输入端、电源负极输入端、振荡输出端和悬空输入端；所述有源晶体振荡器J2～有源晶体振荡器J9的振荡输出端3均分别对应连接所述ADC单片机，其电源正极输入端4均连接电源电路的第三输出端(+5V电源输出)，其电源负极输入端2均接地，其悬空输入端1均悬空不用。

如图6所示，主控单片机电路包括主控单片机U48、25MHz主控单片机有源晶体振荡器J13、第一驱动器U47、第二驱动器U49、存储芯片U50、电容C85、电容C86、电容C87、电容C88、电阻R15、电阻R16、电阻R17、电阻R18、电阻R19、电阻R20、电阻R21、电阻R22、按键KSW1、按键KSW2、按键KSW3、按键KSW4、按键KSW5、按键KSW6、按键KSW7和按键KSW8。主控单片机U48包括接线端P0.0、接线端P0.1、接线端P0.2、接线端P0.3、接线端P0.4、接线端P0.5、接线端P0.6、接线端P0.7、接线端P2.0、接线端P2.1、接线端P2.2、接线端P2.3、接线端P2.4、接线端P2.5、接线端P2.6、接线端P2.7、接线端P1.0、接线端P1.1、接线端P1.2(悬空不用)、接线端P1.3(悬空不用)、接线端P1.4、接线端P1.5、接线端P1.6、接线端P1.7、接线端P3.0(用于接收串行口信号RXD1)、接线端P3.1(用于接收串行口信号TXD1)、接线端P3.2、接线端P3.3、接线端P3.4(悬空不用)、接线端P3.5(悬空不用)、接线端P3.6、接线端P3.7、接线端P4.0、接线端P4.1、接线端P4.2、接线端P4.3、接线端P4.4、接线端P4.5、接线端P4.6、接线端P4.7、振荡器接入端XTAL1、振荡器接入端XTAL2(悬空不用)、电源正极接入端VCC和电源负极接入端GND。第一驱动器U47的接线端Q1～接线端Q8分别连接主控单片机U48的接线端P0.0～接线端P0.7；第一驱动器U47的接线端D1～接线端D8分别连接ADC单片机电路中U13～U20各ADC单片机的采样转换结束时间标志信号输出端P15，第一驱动器U47的接线端OC连接主控单片机U48的接线端P1.4，第一驱动器U47的接线端G、第一驱动器U47的接线端VCC均连接电源电路的第三输出端(+5V电源输出)，第一驱动器U47的接线端GND接地；第二驱动器U49的接线端Q1～接线端Q8分别连接主控单片机U48的接线端P2.0～接线端P2.7，第二驱动器U49的接线端D1～接线端D8分别连接ADC单片机电路中U21～U28各ADC单片机的采样转换结束时间标志信号输出端P15，第二驱动器U49的接线端OC连接主控单片机U48的接线端P1.4，第二驱动器U49的接线端G、第二驱动器U49的接线端VCC均连接电源电路的第三输出端(+5V电源输出)，第二驱动器U49的接线端GND接地。

存储芯片U50的第八接线端Vcc连接电源电路的第三输出端(+5V电源输出)，存储芯片U50的第七接线端WP、第一接线端NC1、第二接线端A1、第三接线端NC2、第四接线端GND均接地，存储芯片U50的第六接线端(接收串行接口信号SCL)连接电阻R10的一端以及主控单片机U48的接线端P4.4，存储芯片U50的第五接线端(接收串行接口信号SDA)连接电阻R11的一端以及主控单片机U48的接线端P4.5，电阻R10、电阻R11的另一端均连接电源电路的第三输出端(+5V电源输出)，起到电平上拉的作用。

主控单片机有源晶体振荡器J13的电源负极输入端即接线端2接地，振荡输出端即接线端3连接主控单片机U48的振荡器接入端XTAL1，电源正极输入端即接线端4连接电源电路的第三输出端(+5V电源输出)，悬空输入端即接线端1悬空不用。电容C85、电容C86、电容C87、电容C88的正极分别连接主控单片机U48的电源正极接入端VCC、第一驱动器U47的接线端VCC、第二驱动器U49的接线端VCC、存储芯片U50的接线端Vcc，电容C85的负极、电容C86的负极、电容C87的负极、电容C88的负极分别连接主控单片机U48的电源负极接入端GND、第一驱动器U47的接线端GND、第二驱动器U49的接线端GND、存储芯片U50的接线端GND，为他们提供电源滤波；电阻R15、电阻R17、电阻R19、电阻R21依次串联，电阻R21的另一端连接到按键KSW8的接线端4(通过信号K0X连接)，电阻R15的另一端连接到电源电路的第三输出端(+5V电源输出)，电阻R16、电阻R18、电阻R20、电阻R22依次串联，电阻R22的另一端连接到按键KSW4的接线端4(通过信号K4X连接)，电阻R16的另一端连接到电源电路的第三输出端(+5V电源输出)；电阻R15与电阻R17之间引出连接线并连接到按键KSW5的接线端4(通过信号K3X连接)，电阻R17与电阻R19之间引出连接线并连接到按键KSW6的接线端4(通过信号K2X连接)，电阻R19与电阻R21之间引出连接线并连接到按键KSW7的接线端4(通过信号K1X连接)，电阻R16与电阻R18之间引出连接线并连接到按键KSW1的接线端4(通过信号K7X连接)，电阻R18与电阻R20之间引出连接线并连接到按键KSW2的接线端4(通过信号K6X连接)，电阻R20与电阻R22之间引出连接线并连接到按键KSW3的接线端4(通过信号K5X连接)；所述按键KSW1～按键KSW8的接线端1均分别各自连接到自己的接线端4上，其接线端2均分别各自连接到自己的接线端3上并接地。

主控单片机U48的接线端P0.0～接线端P0.7、接线端P3.6、接线端P3.7、接线端P4.1、接线端P4.6、接线端P4.7分别连接到LCD显示器接口单元J10的输入输出端D0～输入输出端D7、写控制信号输入端(输入写控制信号WR)、读控制信号输入端(输入读控制信号RD)、选通控制信号输入端CS、地址选择控制信号输入端(输入地址选择控制信号A0)、复位控制信号输入端(输入复位控制信号RST)。其中，LCD显示器接口单元J10的输入输出端D0～输入输出端D7是主控单片机U48读写LCD显示器数据信息的数据总线，LCD显示器的数据信息包括显示数据，命令数据和LCD显示器的状态信息数据等；LCD显示器接口单元J10的写控制信号WR是来自主控单片机U48的接线端P3.6的写控制信号；LCD显示器接口单元J10的读控制信号RD是来自主控单片机U48的接线端P3.7的读控制信号；LCD显示器接口单元J10的选通控制信号输入端CS是来自主控单片机U48的接线端P4.1的选通控制信号；LCD显示器接口单元J10的地址选择控制信号A0是来自主控单片机U48的接线端P4.6的地址选择控制信号；LCD显示器接口单元J10的复位控制信号RST是来自主控单片机U48的接线端P4.7的复位控制信号。

如图7所示，本雷击专用数字存储示波器还包括电容C89、电容C90、电容C92、电容C96、电容C97、计算机通信串行口MX1以及与外部计算机通信的RS232标准接头P1。计算机通信串行口MX1的接线端T2in连接到主控单片机U48的接线端P4.3，计算机通信串行口MX1的接线端T2out通过串口信号RXD3连接到标准接头P1的第一接线端，计算机通信串行口MX1的接线端R2out通过串口信号RXD2连接到主控单片机U48的接线端P4.2，计算机通信串行口MX1的接线端R2in通过串口信号TXD3连接标准接头P1的第二接线端；标准接头P1的第三接线端接地，其余6个接线端均悬空不用；电容C90的一端连接到电源电路的第三输出端(+5V电源输出)和计算机通信串行口MX1的接线端Vcc，其另一端连接到计算机通信串行口MX1的接线端GND并接地；电容C89的正极连接到计算机通信串行口MX1的接线端C1+，其负极连接到计算机通信串行口MX1的接线端C1-；电容C96的正极连接到计算机通信串行口MX1的接线端C2+，其负极连接到计算机通信串行口MX1的接线端C2-；电容C92与电容C97串接；电容C92的正极连接到计算机通信串行口MX1的接线端Vs+，电容C97的负极连接到计算机通信串行口MX1的接线端Vs-。计算机通信串行口MX1的其余4个接线端T1out、接线端R1in、接线端R1out和接线端T1in均悬空不用。

电源电路包括三端稳压器U51、电容C91、电容C93、电容C94、电容C95、三端稳压器U52、电容C99、电容C100、电容C101、电容C98、定位孔J14、定位孔J15、定位孔J17、定位孔J18、外部电源输入插座J16、电容C102、电容C103、电容C104、外部电源输入插座J19、电源开关按键KSW9、外部220V交流电源输入插座J20。电容C91与电容C93并联，且电容C91与电容C93的负极公共端连接三端稳压器U51的接线端VOUT，电容C91与电容C93的正极公共端连接三端稳压器U51的接线端GND并接地；电容C94与电容C95并联，且电容C94与电容C95的负极公共端连接三端稳压器U51的接线端VIN，电容C94与电容C95的正极公共端连接三端稳压器U51的接线端GND并接地；三端稳压器U51的接线端VOUT为所述电源电路的第二输出端(-9V电源输出)，三端稳压器U51的接线端VIN连接外部电源输入插座J16的负极输入端3(-12V电源输入)，三端稳压器U51的接线端GND接地；电容C99与电容C100并联，且电容C99与电容C100的正极公共端连接三端稳压器U52的接线端VOUT，电容C99与电容C100的负极公共端连接三端稳压器U52的接线端GND并接地；电容C101与电容C98并联，且电容C101与电容C98的正极公共端连接三端稳压器U52的接线端VIN，电容C101与电容C98的负极公共端连接三端稳压器U52的接线端GND并接地；三端稳压器U52的接线端VOUT为所述电源电路的第一输出端(+9V电源输出)，三端稳压器U52的接线端VIN连接外部电源输入插座J16的正极输入端5(+12V电源输入)，三端稳压器U52的接线端GND接地；定位孔J14、定位孔J15、定位孔J17和定位孔J18用作在线路板上打孔便于安装定位，不与任何器件连接；外部电源输入插座J16的接线端1通过信号A连接外部电源输入插座J19的接线端1，外部电源输入插座J16的接线端2通过信号N连接外部电源输入插座J19的接线端2，外部电源输入插座J16的接线端3连接三端稳压器U51的接线端VIN，外部电源输入插座J16的接线端4接地，外部电源输入插座J16的接线端5连接三端稳压器U52的接线端VIN；电容C102、电容C103、电容C104并联，且电容C102、电容C103、电容C104的负极公共端连接到外部电源输入插座J19的接线端3并接地，电容C102、电容C103、电容C104的正极公共端连接到外部电源输入插座J19的接线端4，且外部电源输入插座J19的接线端4即为所述电源电路的第三输出端(+5V电源输出)；外部220V交流电源输入插座J20的接线端1通过信号L连接到电源开关按键KSW9的接线端4，外部220V交流电源输入插座J20的接线端2通过信号N连接到外部电源输入插座J19的接线端2；电源开关按键KSW9的接线端1连接到其接线端4，其接线端2连接到其接线端3，其接线端3连接到外部电源输入插座J19的接线端1。

由上述雷击专用数字存储示波器实现的雷击专用数字存储示波器测量方法包括以下步骤：

(1)如图1所示，电源电路接入外部的+5V、+12V、-12V的电源输入，并将其转化为+5V、+9V、-9V，分别为信号调理及触发信号产生电路提供+9V、-9V、+5V电源输入，同时为时序分配电路、采样保持电路、ADC单片机电路、主控单片机电路等提供+5V的电源输入。

(2)如图1和图2所示，信号调理及触发信号产生电路接收外部雷击电流信号SS1，对其进行缓冲调理处理，并将处理得到的采样负值信号VF、采样正值信号VZ发送至采样保持电路中，同时，产生负触发信号UTF、正触发信号UTZ，负触发信号UTF、正触发信号UTZ发送至主控单片机电路，具体如下：

信号调理及触发信号产生电路中，外部雷击电流信号输入插座J1的信号端即接线端2向第一运算放大器U1的第一同相输入端1+输入外部雷击电流信号SS1，外部雷击电流信号输入插座J1的接线端1接地，外部雷击电流信号SS1经过第一运算放大器U1实现阻抗变换，隔离了后级电路对信号输入端的影响，并产生电压跟随信号SS2，由第一运算放大器U1的第一输出端1out输出，同时该电压跟随信号SS2也由第一运算放大器U1的第一反相输入端1-输入进行强反馈处理，使信号稳定跟随；电压跟随信号SS2作为第三运算放大器U3的输入信号，并分别经第三电阻R3、第四电阻R4进入第三运算放大器U3的第一反相输入端1-、第二同相输入端2+中，电压跟随信号SS2被第三运算放大器U3进行半波整流分成两路输出，其中一路隔离波形正值部分，只允许负值部分通过并反相产生波形负值信号VVF，波形负值信号VVF由第三运算放大器U3的第一输出端1out输出，并经第一二极管D1、第二二极管D2、第一电阻R1输入第二运算放大器U2的第一同相输入端1+；另一路隔离波形负值部分，只允许正值部分通过产生波形正值信号VVZ，波形正值信号VVZ由第三运算放大器U3的第二输出端2out输出，并经第三二极管D3、第四二极管D4、第一电阻R2输入第二运算放大器U2的第二同相输入端2+；由于波形负值信号VVF和波形正值信号VVZ的驱动能力很弱，故再次利用第二运算放大器U2对波形负值信号VVF、波形正值信号VVZ进行隔离缓冲，产生采样负值信号VF和采样正值信号VZ，由第二运算放大器U2的第一输出端1out、第二输出端2out分别输入到采样保持电路中以及分别输入到高速比较器U4的第一反相输入端1-、第二反相输入端2-中；采样负值信号VF和采样正值信号VZ的驱动能力很强，瞬间输出电流可达1.3A，完全满足后级电路驱动需要，用于A/D转换；波形负值信号VVF、波形正值信号VVZ端各有一只5.2V限幅稳压管(第五二极管D5和第六二极管D6)，保证采样负值信号VF和采样正值信号VZ的电压值不超过5.5V，为确保安全，外部雷击电流信号SS1也被两个反向串联的稳压管(第七二极管D7和第八二极管D8)限制在±6.8V以内；采样负值信号VF和采样正值信号VZ还通过高速比较器U4分别产生负触发信号UTF和正触发信号UTZ(比较基准电压BJ＝500mV)，负触发信号UTF和正触发信号UTZ分别发送至主控单片机电路，用于主控单片机U48(STC12C5A32S2)的触发信号(中断输入信号)，启动ADC单片机电路并识别是负脉冲还是正脉冲引起的触发。

(3)如图1和图5所示，时序分配电路按照一定的规则循环产生控制信号K1～K16，并将控制信号K1～K16对应地发送至采样保持电路中的各高速模拟开关的第五输入端IN1、第六输入端IN2、第七输入端IN3、第八输入端IN4，同时对应地发送至ADC单片机电路中各ADC单片机的时序分配信号输入端P33中；具体如下：

时序分配电路中的时序分配控制单片机U45按照[K1＝0，K5＝1]、[K2＝0，K6＝1]、[K3＝0，K7＝1]、......[K15＝0，K3＝1]、[K16＝0，K4＝1]、[K1＝0，K5＝1]的规则循环(其中0表示低电平，1表示高电平，下同)，产生控制信号K1～K16；控制信号K1～K16依次通过时序分配控制单片机U45的控制信号输出端P1.0/ADC0、控制信号输出端P1.1/ADC1、控制信号输出端P1.2/ADC2、控制信号输出端P1.3/ADC3、控制信号输出端P1.4/ADC4、控制信号输出端P1.5/ADC5、控制信号输出端P1.6/ADC6、控制信号输出端P1.7/ADC7、控制信号输出端P2.0、控制信号输出端P2.1、控制信号输出端P2.2、控制信号输出端P2.3、控制信号输出端P2.4、控制信号输出端P2.5、控制信号输出端P2.6以及控制信号输出端P2.7对应地发送至采样保持电路中的各高速模拟开关的第五输入端IN1、第六输入端IN2、第七输入端IN3、第八输入端IN4，并对应地发送至ADC单片机电路中各ADC单片机的时序分配信号输入端P33中。

时序分配电路中，有源晶体振荡器J11的振荡输出端3向时序分配控制单片机U45的振荡器接入端XTAL1发送晶振信号XYY；时钟芯片晶体振荡器Y1的两个输出端分别向时钟芯片U46的第二输入端X1、第三输入端X2发送晶振信号XW1、晶振信号XW2。

系统时钟由时钟芯片U46提供，主控单片机U48的接线端P1.7、接线端P1.6、接线端P1.5分别连接时钟芯片U46的外部读写同步时钟输入端(输入时钟信号SCLK)、时钟数据输入输出端IO、片选输入端(输入片选信号CE)，其中主控单片机U48的接线端P1.7为时钟芯片U46提供读写数据或命令的同步控制信号，主控单片机U48的接线端P1.5为时钟芯片U46提供选通控制信号，主控单片机U48的接线端P1.6为时钟芯片U46提供读写数据或命令的输入输出数据通道。

(4)如图1和图3所示，采样保持电路中，各高速模拟开关的第一输入端COM1、第二输入端COM2、第三输入端COM3、第四输入端COM4接收信号调理及触发信号产生电路输入的采样正值信号VZ、采样负值信号VF，并根据时序分配电路输入的控制信号K1～K16的值，对应地产生正值信号Zi、负值信号Fi，并将正值信号Zi(Z1～Z16)、负值信号Fi(F1～F16)分别输入到ADC单片机U29～U44、ADC单片机U13～U28的采样信号转换输入端A17，分别得到波形数据(即波形的正值部分、波形的负值部分)，具体如下：

采样保持电路中，高速模拟开关U9～U12的第一输入端COM1、第二输入端COM2、第三输入端COM3、第四输入端COM4接收信号调理及触发信号产生电路输入的采样正值信号VZ，高速模拟开关U5～U8的第一输入端COM1、第二输入端COM2、第三输入端COM3、第四输入端COM4接收信号调理及触发信号产生电路输入的采样负值信号VF；高速模拟开关U5～U8(型号MAX4614)等在Ki＝1时连通，Ki＝0时断开，根据信号调理及触发信号产生电路输入的采样负值信号VF对应地产生负值信号Fi，负值信号Fi分别输入到ADC单片机U13～U28(型号STC12C5201AD)等的采样信号转换输入端A17进行A/D转换，得到波形的负值部分；同理，高速模拟开关U9～U12(型号MAX4614)等在Ki＝1时连通，Ki＝0时断开，根据信号调理及触发信号产生电路输入的采样正值信号VZ对应地产生正值信号Zi，正值信号Zi分别输入到ADC单片机U29～U44(型号STC12C5201AD)等的采样信号转换输入端A17进行A/D转换，得到波形的正值部分；Ki＝1时对应的100P(皮法)采样保持电容(其中，采样保持电容C9～电容C24等共16个用于负值信号Fi采样保持，采样保持电容C25～电容C40等共16个用于正值信号Zi采样保持)跟随波形电压值变化，Ki＝0时100P采样保持电容上的电压稳定，Ki从1到0的跳变(简称下降沿)同时触发对应的ADC单片机立即开始进行A/D转换。

各高速模拟开关(型号MAX4614)的参数为：每片4通道，工作于单电源最高5.5V，导通时间12ns，关断时间10ns，+5V电源电压工作时导通电阻10欧姆，带宽70MHz；

ADC单片机电路中，ADC单片机U13～U28负责转换负值信号Fi即波形的负值部分，J2～J5是4个25MHz的有源晶体振荡器(晶振)，其中，有源晶体振荡器J2向ADC单片机U13～U16的有源晶体振荡器接入端XT1发送晶振信号XAA，有源晶体振荡器J3向ADC单片机U17～U20的有源晶体振荡器接入端XT1发送晶振信号XBB，有源晶体振荡器J4向ADC单片机U21～U24的有源晶体振荡器接入端XT1发送晶振信号XCC，有源晶体振荡器J5向ADC单片机U25～U28的有源晶体振荡器接入端XT1发送晶振信号XDD；ADC单片机U29～U44负责转换正值信号Zi即波形的正值部分，J6～J9是4个25MHz的有源晶振，其中，有源晶体振荡器J6向ADC单片机U29～U32的有源晶体振荡器接入端XT1发送晶振信号XEE，有源晶体振荡器J7向ADC单片机U33～U36的有源晶体振荡器接入端XT1发送晶振信号XFF，有源晶体振荡器J8向ADC单片机U37～U40的有源晶体振荡器接入端XT1发送晶振信号XGG，有源晶体振荡器J9向ADC单片机U41～U44的有源晶体振荡器接入端XT1发送晶振信号XHH；有源晶振的驱动能力很强，为确保安全可靠，每个有源晶体振荡器驱动4个ADC单片机；所有ADC单片机在控制信号Ki的下降沿开始A/D转换，时序分配控制单片机U45能够保证同一个Ki的两次相邻下降沿之间的时间足够长，满足对应受控制的ADC单片机完成A/D转换以及其他程序处理功能时间要求；ADC单片机U13和ADC单片机U29受控制信号K1控制“同步”，ADC单片机U14和ADC单片机U30受控制信号K2控制“同步”，......，ADC单片机U28和ADC单片机U44受控制信号K16控制“同步”；两组各16个ADC单片机一一对应在时间上完全“同步”，在同一组内的16个ADC单片机之间因受到控制信号Ki的控制，开始进行A/D转换的时间是有规律的错开固定的相位，即“异步”，便于将波形的负值部分与波形的正值部分合成为完整的波形；波形正值段其负值采样必为0，波形负值段其正值采样必为0。

ADC单片机(型号STC12C5201AD)的有关参数：工作电压3.3～5.5V，工作时钟0～35MHz，单时钟/机器周期，8051内核，8位8路高速ADC，A/D转换速度300KHz，片内FLASH程序存储器，256字节RAM，支持ISP编程，I/O口可以编程为4种模式。该系列有带片内EEPROM版本，可以作为存储芯片U50(型号为AT24C512-64KEEPROM或型号为AT24C1024-128KEEPROM)的补充。

(5)如图1和图6所示，主控单片机电路中，主控单片机U48接收信号调理及触发信号产生电路发送过来的负触发信号UTF、正触发信号UTZ，并参考时序分配循环顺序，产生主控单片机控制信号PD，并由主控单片机U48的接线端P4.0发送至各ADC单片机的主控单片机控制信号输入端P10，各ADC单片机分别根据主控单片机控制信号PD更新其采样转换结束时间标志信号Wi，并将其采样转换结束时间标志信号Wi(i＝1～8)、采样转换结束时间标志信号Wi(i＝9～16)分别发送至第一驱动器U47、第二驱动器U49，第一驱动器U47、第二驱动器U49分别将采样转换结束时间标志信号Wi(i＝1～8)、采样转换结束时间标志信号Wi(i＝9～16)对应地转化为顺序判断序列信号P00～P07、顺序判断序列信号P20～P27；主控单片机U48向第一驱动器U47和第二驱动器U49发送读驱动器的控制信号WWK，以便读入顺序判断序列信号P00～P07和顺序判断序列信号P20～P27，以作为主控单片机U48读取波形数据时判断波形起始点的关键顺序依据，具体为：

ADC单片机一直在控制信号Ki的控制下不断地进行着A/D转换，主控单片机控制信号PD(主控单片机的接线端P4.0)是主控单片机U48发出的全局“同步”命令，平时PD＝1，ADC单片机的A/D转换结果不保存，一旦负触发信号UTF或正触发信号UTZ有效(下降沿有效)，则主控单片机控制信号PD＝0，ADC单片机开始保存A/D转换结果，直到主控单片机控制信号PD＝1后才停止保存；受控制信号Ki控制的负责波形负值部分采样的ADC单片机会输出采样转换结束时间标志信号Wi，主控单片机控制信号PD＝1时采样转换结束时间标志信号Wi＝1，主控单片机控制信号PD＝0且ADC单片机完成A/D转换后ADC单片机会输出采样转换结束时间标志信号Wi＝0，由于控制信号Ki是有循环规则的，因此采样转换结束时间标志信号Wi＝0状态的出现也是有先后顺序规则的，这些采样转换结束时间标志信号Wi的状态用于判断PD＝0后首次完成A/D转换并保存结果的ADC单片机的编号Wm(m＝1～16)，以便读取波形数据及进行波形合成。

每个ADC单片机都有唯一的地址编号，他们都通过串行口(ADC单片机的串行接口输入端RP30即串行口信号TXD，ADC单片机的串行接口输出端TP31即串行口信号RXD)与主控单片机U48通信；主控单片机U48发送命令，所有ADC单片机都接收，但是ADC单片机会根据命令中的地址格式作出不同的反应；任何时刻，ADC单片机只有一个允许发送，以免引起总线冲突。

(6)如图1和图6所示，主控单片机根据顺序判断序列信号，通过各ADC单片机的串行口信号TXD、串行口信号RXD读取ADC单片机中得到的波形数据(即波形的正值部分、波形的负值部分)，并将波形数据合成为完整的波形信号；主控单片机U48通过串行接口信号SCL、串行接口信号SDA将波形信号发送至存储芯片U50中进行保存，以防掉电时波形信号丢失，并通过串口信号TXD2、串口信号RXD2发送至计算机通信串行口MX1，进而通过串口信号TXD3、串口信号RXD3与计算机通信；同时，主控单片机U48通过其接线端P4.7、接线端P4.6、接线端P4.1、接线端P3.7、接线端P3.6分别向LCD显示器接口单元J10发送复位控制信号RST、地址选择控制信号A0、选通控制信号CSS、读控制信号RD、写控制信号WR，将测量得到的波形信号显示出来，完成外部雷击电流信号的测量与显示。同时，主控单片机U48通过其接线端P1.7、接线端P1.6、接线端P1.5实现与产生系统时钟的时钟芯片U46的通信，控制时钟芯片U46的时钟读写和初始化设置。

主控单片机有源晶体振荡器J13是25MHz有源晶体振荡器，单独为U48提供工作时钟。主控单片机电路中，主控单片机有源晶体振荡器J13的振荡输出端即接线端3向主控单片机U48的振荡器接入端XTAL1发送晶振信号XTT。

主控单片机U48采用STC12C5A32S2系列，含双串口，其中串口1(TXD～RXD)用于读取所有32个ADC单片机的波形数据，串口2(TXD2～RXD2)用于连接计算机通信串行口MX1，实现与计算机的通信，可以将采集的波形数据传输到计算机中备份或分析；存储芯片U50是一片64KB的EEPROM芯片AT24C512(也可用128KB的EEPROM芯片AT24C1024代替)，与主控单片机串行接口(SCL～SDA)，用于备份保存波形数据，掉电后数据不会丢失。

第一驱动器U47和第二驱动器U49为两片74HC373驱动器，用于读取采样转换结束时间标志信号Wi后判断Wm。

主控单片机U48(型号STC12C5A32S2系列)的有关参数：与ADC单片机(型号STC12C5201AD)基本相同，含完全独立工作的双串口，封装及FLASH程序存储器容量根据需要选择。我们暂时选用了STC12C5A08S2型号，44脚QFP封装，内含8K程序存储器。

上述实施例为本发明较佳的实施方式，但本发明的实施方式并不受上述实施例的限制，其他的任何未背离本发明的精神实质与原理下所作的改变、修饰、替代、组合、简化，均应为等效的置换方式，都包含在本发明的保护范围之内。

Claims (10)

1.雷击专用数字存储示波器，其特征在于：包括信号调理及触发信号产生电路、时序分配电路、采样保持电路、ADC单片机电路、主控单片机电路、电源电路、显示器接口单元和计算机通信串行口，所述信号调理及触发信号产生电路、采样保持电路、ADC单片机电路依次连接，时序分配电路分别连接采样保持电路、ADC单片机电路；所述信号调理及触发信号产生电路、ADC单片机电路、电源电路均分别与主控单片机电路连接；所述计算机通信串行口连接主控单片机电路，并外接计算机；所述信号调理及触发信号产生电路连接外部雷击电流信号输入插座的信号端；所述电源电路包括第一输出端、第二输出端以及第三输出端，其第一输出端、第二输出端、第三输出端均连接信号调理及触发信号产生电路，所述第三输出端分别连接时序分配电路、采样保持电路、ADC单片机电路、主控单片机电路；所述显示器接口单元连接主控单片机电路，并外接显示器。

2.根据权利要求1所述的雷击专用数字存储示波器，其特征在于：所述信号调理及触发信号产生电路包括阻抗变换电路、隔离缓冲电路、半波整流电路和主控单片机中断控制电路；所述阻抗变换电路包括第一运算放大器，第一运算放大器包括电源正极接入端、电源负极接入端、第一同相输入端、第一反相输入端和第一输出端；所述第一运算放大器的电源正极接入端、电源负极接入端分别连接电源电路的第一输出端、第二输出端；第一运算放大器的第一同相输入端连接外部雷击电流信号输入插座的信号端；第一运算放大器的第一反相输入端连接第一运算放大器的第一输出端，第一运算放大器的第一输出端连接半波整流电路；所述半波整流电路分别连接电源电路的第一输出端、第二输出端；

所述隔离缓冲电路包括第二运算放大器，第二运算放大器包括电源正极接入端、电源负极接入端、第一同相输入端、第一反相输入端、第一输出端、第二同相输入端、第二反相输入端和第二输出端；第二运算放大器的电源正极接入端连接电源电路的第一输出端，其电源负极接入端接地；第二运算放大器的第一同相输入端连接半波整流电路，第二运算放大器的第一反相输入端连接其第一输出端，第二运算放大器的第一输出端连接采样保持电路、主控单片机中断控制电路；第二运算放大器的第二同相输入端连接半波整流电路，第二运算放大器的第二反相输入端连接其第二输出端，其第二输出端连接采样保持电路、主控单片机中断控制电路；

所述主控单片机中断控制电路分别连接电源电路的第三输出端、主控单片机电路。

3.根据权利要求2所述的雷击专用数字存储示波器，其特征在于：所述半波整流电路包括第一电阻、第一二极管、第二二极管、第三电阻、第三运算放大器、第三二极管、第四二极管、第二电阻和第四电阻；所述第三运算放大器包括电源正极接入端、电源负极接入端、第一同相输入端、第一反相输入端、第一输出端、第二同相输入端、第二反相输入端和第二输出端，第三运算放大器的电源正极接入端、电源负极接入端分别连接电源电路的第一输出端、第二输出端；第一二极管的正极连接第三运算放大器的第一反相输入端，其负极连接第三运算放大器的第一输出端；第二二极管的正极连接第三运算放大器的第一输出端，其负极连接第二运算放大器的第一同相输入端；所述第一电阻的一端连接第一二极管的正极，其另一端连接第二二极管的负极；第三电阻的一端连接第一运算放大器的第一输出端，其另一端连接第三运算放大器的第一反相输入端；第三运算放大器的第一同相输入端接地，其第二同相输入端连接第四电阻的一端，第四电阻的另一端连接第一运算放大器的第一输出端；第三运算放大器的第二反相输入端连接第四二极管的正极，其第二输出端连接第四二极管的负极；第三二极管的正极连接第四二极管的负极，其负极连接第二运算放大器的第二同相输入端；第二电阻的一端连接第四二极管的正极，其另一端连接第三二极管的负极。

4.根据权利要求3所述的雷击专用数字存储示波器，其特征在于：所述主控单片机中断控制电路包括第一电容、第六电阻、第七电阻、第八电阻、高速比较器和第五电阻；所述高速比较器包括电源正极接入端、电源负极接入端、第一同相输入端、第一反相输入端、第一输出端、第二同相输入端、第二反相输入端和第二输出端；第七电阻的一端连接电源电路的第三输出端，其另一端连接高速比较器的第一同相输入端；高速比较器的第一反相输入端连接第二运算放大器的第一输出端，高速比较器的第一输出端分别连接主控单片机电路、第六电阻的一端；第六电阻的另一端连接电源电路的第三输出端；第一电容的正极连接电源电路的第三输出端，第一电容的负极接地；所述第八电阻的两端分别连接高速比较器的第一同相输入端、高速比较器的电源负极接入端；高速比较器的电源负极接入端接地，其电源正极接入端连接电源电路的第三输出端；高速比较器的第二反相输入端连接第二运算放大器的第二输出端，高速比较器的第二输出端连接主控单片机电路；第五电阻的一端连接高速比较器的电源正极接入端，其另一端连接高速比较器的第二输出端；高速比较器的第二同相输入端与其第一同相输入端连接。

5.根据权利要求4所述的雷击专用数字存储示波器，其特征在于：所述信号调理及触发信号产生电路还包括第二电容、第三电容、第四电容、第五电容、第六电容、第七电容、第八电容、第五二极管、第六二极管、第七二极管和第八二极管；所述第五二极管的正极接地，其负极连接第二运算放大器的第一同相输入端；所述第六二极管的正极接地，其负极连接第二运算放大器的第二同相输入端；第七二极管的负极接地，其正极连接第八二极管的正极，第八二极管的负极连接第一运算放大器的第一同相输入端；所述第三电容的正极、第四电容的正极均连接第二运算放大器的电源正极接入端，第五电容的正极连接第三运算放大器的电源正极接入端，第八电容的正极连接第一运算放大器的电源正极接入端，且第三电容的负极、第四电容的负极、第五电容的负极、第八电容的负极均接地；所述第二电容的负极连接第一运算放大器的电源负极接入端，第六电容的负极、第七电容的负极均连接第三运算放大器的电源负极接入端，且第二电容的正极、第六电容的正极、第七电容的正极均接地。

6.根据权利要求5所述的雷击专用数字存储示波器，其特征在于：所述采样保持电路包括第一组高速模拟开关、第二组高速模拟开关以及若干个采样保持电容；第一组高速模拟开关、第二组高速模拟开关均分别包括若干个高速模拟开关，每个高速模拟开关均包括电源正极接入端、电源负极接入端、第一输入端、第二输入端、第三输入端、第四输入端、第五输入端、第六输入端、第七输入端、第八输入端、第一输出端、第二输出端、第三输出端和第四输出端；所述每个高速模拟开关的电源正极接入端均连接电源电路的第三输出端；所述每个高速模拟开关的电源负极接入端均接地；所述各采样保持电容的正极分别对应连接到各高速模拟开关的第一输出端、第二输出端、第三输出端、第四输出端，且各采样保持电容的负极均接地；

各高速模拟开关的第一输出端、第二输出端、第三输出端、第四输出端均分别对应地连接到ADC单片机电路中；

第一组高速模拟开关中的各高速模拟开关的第一输入端、第二输入端、第三输入端、第四输入端均连接第二运算放大器的第一输出端；第二组高速模拟开关中的各高速模拟开关的第一输入端、第二输入端、第三输入端、第四输入端均连接第二运算放大器的第二输出端；

各高速模拟开关的第五输入端、第六输入端、第七输入端、第八输入端均分别对应地连接时序分配电路。

7.根据权利要求6所述的雷击专用数字存储示波器，其特征在于：各高速模拟开关的电源正极接入端还分别连接有电源滤波电容，电源滤波电容的另一端接地。

8.根据权利要求6所述的雷击专用数字存储示波器，其特征在于：所述时序分配电路包括时序分配控制单片机、有源晶体振荡器、时钟芯片、时钟芯片晶体振荡器和电池；所述时序分配控制单片机包括控制信号输出端、振荡器接入端、电源正极接入端和电源负极接入端；所述时序分配控制单片机的电源正极接入端连接电源电路的第三输出端，其电源负极接入端接地；所述时序分配控制单片机的控制信号输出端为若干个，各控制信号输出端分别对应地连接到每组高速模拟开关的各高速模拟开关的第五输入端、第六输入端、第七输入端、第八输入端，且各控制信号输出端还分别连接ADC单片机电路；所述有源晶体振荡器包括电源正极输入端、电源负极输入端和振荡输出端，其振荡输出端连接所述时序分配控制单片机的振荡器接入端，其电源正极输入端连接电源电路的第三输出端，其电源负极输入端接地；

所述时钟芯片包括第一输入端、第二输入端、第三输入端、第四输入端、第五输入端、外部读写同步时钟输入端、时钟数据输入输出端和片选输入端；时钟芯片的第一输入端连接电源电路的第三输出端，其第二输入端、第三输入端分别对应连接时钟芯片晶体振荡器的两个输出端；时钟芯片的第四输入端接地，时钟芯片的第五输入端连接电池的正极，电池的负极接地；时钟芯片的外部读写同步时钟输入端、时钟数据输入输出端和片选输入端均分别连接有电阻，所述电阻的另一端均连接到电源电路的第三输出端；时钟芯片的外部读写同步时钟输入端、时钟数据输入输出端和片选输入端均连接主控单片机电路。

9.根据权利要求8所述的雷击专用数字存储示波器，其特征在于：所述ADC单片机电路包括若干个ADC单片机和若干个ADC单片机有源晶体振荡器；每个ADC单片机均包括有串行接口输入端、串行接口输出端、有源晶体振荡器输入端、时序分配信号输入端、电源负极输入端、电源正极输入端、采样信号转换输入端、采样转换结束时间标志信号输出端和主控单片机控制信号输入端，各个ADC单片机的电源正极输入端均连接电源电路的第三输出端，其电源负极输入端均接地；各个ADC单片机的采样信号转换输入端均分别对应连接采样保持电路的各高速模拟开关的第一输出端、第二输出端、第三输出端、第四输出端；各个ADC单片机的时序分配信号输入端均分别对应地连接到时序分配电路的控制信号输出端；各ADC单片机的采样转换结束时间标志信号输出端、主控单片机控制信号输入端、串行接口输入端、串行接口输出端均分别连接主控单片机电路；每个ADC单片机有源晶体振荡器均包括电源正极输入端、电源负极输入端和振荡输出端，其电源正极输入端均连接电源电路的第三输出端，其电源负极输入端均接地，其振荡输出端连接对应的ADC单片机的有源晶体振荡器输入端；

主控单片机电路包括主控单片机、主控单片机有源晶体振荡器、第一驱动器、第二驱动器、存储芯片和按键，主控单片机有源晶体振荡器、第一驱动器、第二驱动器、存储芯片均与主控单片机连接，且主控单片机有源晶体振荡器、第一驱动器、第二驱动器、存储芯片均与电源电路的第三输出端连接，第一驱动器、第二驱动器还分别连接各ADC单片机的采样转换结束时间标志信号输出端；所述按键连接主控单片机，并通过电阻连接电源电路的第三输出端。

10.由权利要求9所述雷击专用数字存储示波器实现的雷击专用数字存储示波器测量方法，其特征在于，包括如下步骤：

(1)电源电路接入外部的+5V、+12V、-12V的电源输入，并将其转化为+5V、+9V、-9V，分别为信号调理及触发信号产生电路提供+9V、-9V、+5V电源输入，同时为时序分配电路、采样保持电路、ADC单片机电路、主控单片机电路提供+5V的电源输入；

(2)信号调理及触发信号产生电路接收外部雷击电流信号，对其进行缓冲调理处理，并将处理得到的采样负值信号、采样正值信号发送至采样保持电路中，同时，产生负触发信号、正触发信号，负触发信号、正触发信号发送至主控单片机电路；

(3)时序分配电路按照一定的规则循环产生控制信号，并将控制信号对应地发送至采样保持电路中的各高速模拟开关的第五输入端、第六输入端、第七输入端、第八输入端，同时分别对应地发送至各个ADC单片机的时序分配信号输入端；

(4)采样保持电路中，各高速模拟开关的第一输入端、第二输入端、第三输入端、第四输入端接收步骤(2)的信号调理及触发信号产生电路输入的采样正值信号、采样负值信号，并根据步骤(3)中时序分配电路输入的控制信号的值，对应地产生正值信号、负值信号，并将正值信号、负值信号分别对应地输入到ADC单片机的采样信号转换输入端，得到波形数据；

(5)主控单片机电路中，主控单片机接收步骤(2)中信号调理及触发信号产生电路发送过来的负触发信号、正触发信号，并参考步骤(3)中时序分配电路产生控制信号的规则，产生主控单片机控制信号，并由主控单片机发送至各ADC单片机的主控单片机控制信号输入端，各ADC单片机分别根据主控单片机控制信号更新其采样转换结束时间标志信号，并将其采样转换结束时间标志信号分别发送至第一驱动器、第二驱动器；第一驱动器、第二驱动器分别将采样转换结束时间标志信号对应地转化为顺序判断序列信号；主控单片机向第一驱动器、第二驱动器发送驱动器控制信号，以便读入顺序判断序列信号；

(6)主控单片机根据顺序判断序列信号，从ADC单片机中读取波形数据，并将波形数据合成波形信号；主控单片机将波形信号发送至存储芯片中进行保存，并发送至计算机通信串行口，进而与计算机通信；同时，主控单片机向显示器接口单元发送复位控制信号、地址选择控制信号、选通控制信号、读控制信号、写控制信号，将测量得到的波形信号显示出来，完成外部雷击电流信号的测量与显示。

Images