CN204667101U - 一种变频器控制器 - Google Patents

Abstract

本实用新型公开了一种变频器控制器，包括MCU单元用于对系统进行逻辑与算法控制，FPGA单元接收数据采集单元采集的数据并根据MCU单元的控制命令控制驱动单元的数据流流向，MCU单元可通过外部接口单元进行人机界面通信、实时控制与数据传输，数据采集单元可采集外界的数字与模拟信号用于系统保护与逻辑控制，时钟发生单元的两个有源晶体电路CLKA与CLKB分别为MCU单元与FPGA单元提供时钟信号，满足处理器运行需要，电源变换单元为MCU单元与FPGA单元提供1.2V、3.3V、1.8V的直流电。

Description

一种变频器控制器

技术领域

本实用新型涉及电子电路技术，特别地，涉及一种变频器控制器。

背景技术

随着电力电子技术的发展，作为电力电子技术发展的产物--变频器在国民经济的各个领域如冶金、石油、电力、船舶等行业得到广泛的应用，并作为节能先锋发挥着越来越重要的作用。

变频器的控制器是变频器控制的最关键环节之一，直接关系到变频器的控制品质以及系统可靠性。它的主要作用是根据系统采集的电压电流信号进行一系列复杂的运算，产生驱动功率单元的PWM脉冲，实现高性能、高精度、快速响应的实时控制。同时根据从外部接收到的控制命令实现逻辑控制、控制参数传递以及实时通信等，如此大的数据量对数据传递的实时性要求极高。

目前，国内外变频器普遍采用的控制方案有三种：

一，DSP+FPGA控制架构，此方案的的缺点在于使用定点DSP时在处理浮点数据时存在较大限制，并且只能使用DSP的EMIF接口与外部设备以及FPGA交换数据，在外部设备较多的情况下影响数据的传输速率，最终影响系统的控制精度和控制可靠性，且很难实现大数据记录和融入嵌入式操作系统并提升故障诊断和用户体验。

二，ARM+DSP+FPGA控制架构，此方案在数据记录和融入嵌入式操作系统并提升故障诊断和用户体验方面有较大提升，但是仍无法解决ARM和DSP芯片与FPGA芯片之间使用EMIF接口交换数据并影响数据数据传输速率问题，也很难在一片DSP芯片中同时实现多重整流和逆变控制。

三，定制MCU控制架构，此方面虽然可以解决外设接口和数据交互接口以及多重控制问题，但对于一般的中小企业而言，定制芯片必然带来较大的成本投入，一般企业无法承受。

以上三种方案均无法解决使用低成本的商用控制芯片的外设控制总线和数据交互总线独立带来的大数据吞吐速率低及多重控制的问题。针对现有技术中无法使用低成本的商用控制芯片的外设控制总线和数据交互总线独立带来的大数据吞吐速率低及多重控制的问题，目前尚未有有效的解决方案。

实用新型内容

针对相关技术中变频器控制器无法使用低成本的商用控制芯片的外设控制总线和数据交互总线独立带来的大数据吞吐速率低及多重控制的问题，本实用新型的目的在于提出一种变频器控制器，该变频器控制器能提升大数据吞吐效率，解决速率降低的问题，进而实现同一芯片完成变频器逻辑控制以及多重整流和逆变控制，并融入故障自诊断和提升用户体验功能，最终实现变频器的快速响应实时控制。

基于上述目的，本实用新型提供的技术方案如下：

根据本实用新型的一个方面，提供了一种变频器控制器。

根据本实用新型提供的变频器控制器一种变频器控制器，其特征在于，包括MCU单元、FPGA单元、外部接口单元、数据采集单元、时钟发生单元、以及电源变换单元，其中：

MCU单元用于对系统进行逻辑与算法控制；

FPGA单元连接至MCU单元，FPGA单元接收数据采集单元采集的数据并根据MCU单元的控制命令控制驱动单元的数据流流向；

外部接口单元连接至MCU单元，MCU单元可通过外部接口单元进行人机界面通信、实时控制与数据传输；

数据采集单元连接至FPGA单元，数据采集单元可采集外界的数字与模拟信号用于系统保护与逻辑控制；

时钟发生单元连接至MCU单元与FPGA单元，时钟发生单元的两个有源晶体电路CLKA与CLKB分别为MCU单元与FPGA单元提供时钟信号，满足处理器运行需要；

电源变换单元连接至MCU单元与FPGA单元，电源变换单元为MCU单元与FPGA单元提供1.2V、3.3V、1.8V的直流电。

其中，MCU单元包括ARM9处理器、浮点DSP处理器、EMIF接口、DDR接口、UPP总线接口，其中：

ARM9用于对系统进行逻辑控制，浮点DSP用于对系统进行算法控制，EMIF接口连接至NAND FLASH存储器，DDR接口连接至DDR2存储器，其中，NAND FLASH存储器用于存储DSP和ARM的操作系统文件、应用程序、故障记录数据，DDR2存储器用于运行操作系统和应用程序以及DSP实时数据的缓存；

MCU单元通过UPP接口与FPGA单元相连，MCU单元通过UPP接口实现MCU单元与FPGA单元的控制数据和命令信息的实时交互，浮点DSP通过UPP接口接收来自FPGA单元采集的电流电压等信号并产生PWM控制脉冲再通过UPP接口送往FPGA单元；

ARM9通过UPP接口接收来自FPGA单元的外部状态信号完成变流器的逻辑控制，ARM9和DSP之间通过其内部的共享RAM单元交换数据并完成整个变流器逻辑的控制。

FPGA单元内部通过硬件描述语言编程提供UPP接口的底层驱动程序，FPGA单元将实时采集的模拟量和数字量等数据上传给MCU单元，FPGA单元将MCU单元下发的控制数据进行处理后送往除MCU单元以外的其他变频器部件。

外部接口单元包括用户现场总线接口、UART接口、USB接口、以及以太网接口，其中，UART接口包括RS232接口与RS485接口；用户现场总线接口为扩展卡型接口，用户现场总线接口可扩展连接至以下现场总线接口卡之一：PROFIBUS,CAN,FLEXRAY；ARM9可通过用户现场总线接口的PROFIBUS接口实现与外部PLC控制网络的实时通信，实现实时控制和数据传输，ARM9可通过RS485接口利用MODBUS标准协议与面板人机界面通信，实现实时控制和参数传递，上位机可以通过以太网或通用串行接口进行运行监控、故障记录、程序下载，USB接口可以实现程序更新和故障记录下载功能。

数据采集单元包括模拟量数据采集与数字量数据采集，其中，模拟量的采集使用模数转换器将电压电流等模拟量转换为MCU可识别的数字量用于算法控制，同时本单元需要对采集的模拟量进行过压或过流识别，并产生保护信号送往FPGA单元和MCU单元用于系统保护；数字量的采集使用光耦器件将外部的数字量信号进行隔离并转换为MCU可识别的数字量用于逻辑控制。

电源变换单元输入为5V，5V电源经过滤波电路处理后为系统的数字5V供电，同时5V电源经过三个输出电压固定为1.2V、3.3V、1.8V的DC/DC转换器为MCU单元与FPGA单元供电，其中，MCU需要3.3V为其外围电路供电，1.8V和1.2V为其内核供电，FPGA需要3.3V为其外围电路供电，1.2V为其内核供电。

变频器控制器还包括复位单元，复位单元连接至所述MCU单元与所述FPGA单元，复位单元为控制器提供复位，保证系统上电期间为控制器提供500ms的持续复位，使系统正常、稳定的进入工作状态；复位单元实时监控5V、3.3V、1.8V、1.2V电源，在系统电源瞬间掉电的情况下，对系统进行保护；FPGA单元需要为复位单元提供喂狗信号，如果复位单元看门狗连续1.6s收不到喂狗信号，复位单元会判定控制器死机并对系统进行保护性封锁。

从上面所述可以看出，本实用新型提供的技术方案通过使用MCU+FPGA的双核结构，MCU与FPGA之间采用其内部的UPP总线交换数据，MCU的EMIF接口配置一片NAND FLASH用于用户数据存储，DDR总线接口配置一片DDR2用于数据缓存，由于采用专用的UPP接口并释放出EMIF接口，解决了单一控制芯片的数据总线外设过多影响数据交互的实时性，极大的增强了数据吞吐量减少了芯片的外围配置器件，可同时实现一片MCU实现系统逻辑控制和多重整流和逆变控制，降低了设计成本且系统实现方式简单，同时嵌入操作系统到MCU中，加入系统自诊断功能，提升用户体验，可方便的实现系统的冗余设计。

附图说明

为了更清楚地说明本实用新型实施例或现有技术中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为现有技术中传统的双浮点DSP+ARM+FPGA架构框图；

图2为现有技术中基于双浮点DSP+ARM+FPGA的控制器总体架构框图；

图3为根据本实用新型实施例的变频器控制器的结构框图。

具体实施方式

为使本实用新型的目的、技术方案和优点更加清楚明白，下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进一步进行清楚、完整、详细地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员所获得的所有其他实施例，都属于本实用新型保护的范围。

图1示出的是现有技术中的典型双浮点DSP+ARM+FPGA架构。如图1所示，两个浮点DSP可以分别用于实现四象限控制和逆变控制，也可同时实现四象限控制或逆变控制中的一种。浮点DSP和通过EMIF并行总线接收FPGA采集到的输入输出电压和电流，并且根据ARM处理器送的控制命令进行算法运算，然后利用数据地址总线输出PWM控制脉冲驱动功率模块单元。ARM处理器主要用于实现系统管理与通信控制，其中包括开关逻辑、与DSP实时通信、故障记录、DSP程序下载以及外部接口等。两个浮点DSP分别通过FPGA单元的双口RAM软核与ARM处理器进行通信，保证数据传输的实时性。系统提供的外部接口包括PROFIBUS、以太网、USB、RS485、RS232以及外部并行总线接口等。

图2示出的是现有技术中的基于典型双浮点DSP+ARM+FPGA架构的控制器结构。如图2所示，控制器包括浮点DSP1单元、浮点DSP2单元、ARM单元、可编程逻辑控制单元、数据缓冲单元、电源变换单元、时钟发生单元、复位单元以及外部接口单元。两个浮点DSP通过数据交换单元与ARM单元进行高速数据交换，保证系统的实时性。FPGA单元分别与浮点DSP1单元、浮点DSP2单元、ARM单元、数据缓冲单元相连，实现对系统总线和控制逻辑的管理，其内部的双口RAM软核用于实现ARM单元与浮点DSP1单元、浮点DSP2单元的数据交换。数据缓冲单元通过并行总线与外部进行采样信息和PWM脉冲等数据的交换。外部接口单元主要包括：PROFIBUS、USB、以太网接口、RS485、RS232、外部并行总线等，可以实现与多种外部控制系统的通信。目前这种方案已经投入了商业应用，并且进入了量产阶段，系统运行稳定可靠，但系统实时性不好、开发成本较高。

由于现有技术DSP与外设以及ARM和FPGA之间均采用的是EMIF接口，并且需要增加双口RAM器件来实现数据的快速交换，尽管如此，由于DSP芯片的程序是顺序执行，对外部存储器和ARM，FPGA的数据交互必须在一个程序周期内操作，因此数据交互的速率很大程度上取决与DSP的程序周期，并且FPGA需编写大量的时序控制逻辑，一定程序上限制了控制器的实时性，从而影响控制对象的控制精度。另外此技术的最小系统至少需要一片ARM来实现逻辑控制，两片DSP分别实现整流和逆变控制，一片FPGA实现数据采集与系统的时序控制，两片双口RAM实现ARM和两片DSP之间的数据交互，两片FLASH存储DSP的应用程序，两片FLASH存储ARM的应用程序和工厂数据，四片DRAM缓存ARM和DSP的实时数据，控制器的结构较复杂且成本高，相互依赖性较强，无冗余设计。

根据本实用新型的实施例，提供了一种变频器控制器如图3所示。

根据本实用新型的实施例提供的变频器控制器，包括MCU单元、FPGA单元、外部接口单元、数据采集单元、时钟发生单元、以及电源变换单元，其中：

MCU单元用于对系统进行逻辑与算法控制；

FPGA单元连接至MCU单元，FPGA单元接收数据采集单元采集的数据并根据MCU单元的控制命令控制驱动单元的数据流流向；

外部接口单元连接至MCU单元，MCU单元可通过外部接口单元进行人机界面通信、实时控制与数据传输；

数据采集单元连接至FPGA单元，数据采集单元可采集外界的数字与模拟信号用于系统保护与逻辑控制；

时钟发生单元连接至MCU单元与FPGA单元，时钟发生单元的两个有源晶体电路CLKA与CLKB分别为MCU单元与FPGA单元提供时钟信号，满足处理器运行需要；

电源变换单元连接至MCU单元与FPGA单元，电源变换单元为MCU单元与FPGA单元提供1.2V、3.3V、1.8V的直流电。

其中，MCU单元包括ARM9处理器、浮点DSP处理器、EMIF接口、DDR接口、UPP总线接口，其中：

ARM9用于对系统进行逻辑控制，浮点DSP用于对系统进行算法控制，EMIF接口连接至NAND FLASH存储器，DDR接口连接至DDR2存储器，其中，NAND FLASH存储器用于存储DSP和ARM的操作系统文件、应用程序、故障记录数据，DDR2存储器用于运行操作系统和应用程序以及DSP实时数据的缓存；

MCU单元通过UPP接口与FPGA单元相连，MCU单元通过UPP接口实现MCU单元与FPGA单元的控制数据和命令信息的实时交互，浮点DSP通过UPP接口接收来自FPGA单元采集的电流电压等信号并产生PWM控制脉冲再通过UPP接口送往FPGA单元；

ARM9通过UPP接口接收来自FPGA单元的外部状态信号完成变流器的逻辑控制，ARM9和DSP之间通过其内部的共享RAM单元交换数据并完成整个变流器逻辑的控制。

FPGA单元内部通过硬件描述语言编程提供UPP接口的底层驱动程序，FPGA单元将实时采集的模拟量和数字量等数据上传给MCU单元，FPGA单元将MCU单元下发的控制数据进行处理后送往除MCU单元以外的其他变频器部件。

外部接口单元包括用户现场总线接口、UART接口、USB接口、以及以太网接口，其中，UART接口包括RS232接口与RS485接口；用户现场总线接口为扩展卡型接口，用户现场总线接口可扩展连接至以下现场总线接口卡之一：PROFIBUS,CAN,FLEXRAY；ARM9可通过用户现场总线接口的PROFIBUS接口实现与外部PLC控制网络的实时通信，实现实时控制和数据传输，ARM9可通过RS485接口利用MODBUS标准协议与面板人机界面通信，实现实时控制和参数传递，上位机可以通过以太网或通用串行接口进行运行监控、故障记录、程序下载，USB接口可以实现程序更新和故障记录下载功能。

数据采集单元包括模拟量数据采集与数字量数据采集，其中，模拟量的采集使用模数转换器将电压电流等模拟量转换为MCU可识别的数字量用于算法控制，同时本单元需要对采集的模拟量进行过压或过流识别，并产生保护信号送往FPGA单元和MCU单元用于系统保护；数字量的采集使用光耦器件将外部的数字量信号进行隔离并转换为MCU可识别的数字量用于逻辑控制。

电源变换单元输入为5V，5V电源经过滤波电路处理后为系统的数字5V供电，同时5V电源经过三个输出电压固定为1.2V、3.3V、1.8V的DC/DC转换器为MCU单元与FPGA单元供电，其中，MCU需要3.3V为其外围电路供电，1.8V和1.2V为其内核供电，FPGA需要3.3V为其外围电路供电，1.2V为其内核供电。

变频器控制器还包括复位单元，复位单元连接至所述MCU单元与所述FPGA单元，复位单元为控制器提供复位，保证系统上电期间为控制器提供500ms的持续复位，使系统正常、稳定的进入工作状态；复位单元实时监控5V、3.3V、1.8V、1.2V电源，在系统电源瞬间掉电的情况下，对系统进行保护；FPGA单元需要为复位单元提供喂狗信号，如果复位单元看门狗连续1.6s收不到喂狗信号，复位单元会判定控制器死机并对系统进行保护性封锁。

变频器控制器的工作原理为：在系统上电后，电源变换单元的若干个DC/DC变换器根据预先设定好的顺序，先后启动并提供控制器需要的各种电源。时钟发生单元分别为控制器内的MCU和FPGA提供时钟信号。FPGA启动后立即激活看门狗、模拟转换器等器件，同时初始化内部逻辑单元、UPP驱动单元和其他外围设备。MCU启动后完成一系列的内部逻辑电路及外围设备(NAND FLASH、DDR2存储器、以太网物理层、USB物理层、RS485、RS232、现场总线接口物理层)自检工作，建立与FPGA的数据通信，并通过RS485、以太网或现场总线接口与上位机或人机界面建立通信，获取控制命令和参数，并实时上传变频器各种运行信息，同时ARM核开始整个变频器系统的自检工作，自检不通过将故障点通过显示器打印出故障信息，自检通过后进入待机状态等待启动指令，DSP核通过uPP从FPGA读取电压电流等模拟量，从ARM核获取控制命令和参数然后经过算法运算，产生PWM控制脉冲通过uPP送往FPGA，再由FPGA通过驱动单元送出，实现变频器的实时控制。

综上所述，借助于本实用新型的上述技术方案，通过使用MCU+FPGA的双核结构，MCU与FPGA之间采用其内部的UPP总线交换数据，MCU的EMIF接口配置一片NAND FLASH用于用户数据存储，DDR总线接口配置一片DDR2用于数据缓存，由于采用专用的UPP接口并释放出EMIF接口，解决了单一控制芯片的数据总线外设过多影响数据交互的实时性，极大的增强了数据吞吐量减少了芯片的外围配置器件，可同时实现一片MCU实现系统逻辑控制和多重整流和逆变控制，降低了设计成本且系统实现方式简单，同时嵌入操作系统到MCU中，加入系统自诊断功能，提升用户体验，可方便的实现系统的冗余设计。

本实用新型的技术方案具有诸多优点：数据交互快，采用uPP通讯接口替代以往的EMIF结构，大幅提升数据吞吐量；通用性强，可以用于实现V/F控制、矢量控制、直接转矩控制等各种控制算法；功能强大，使用一片双核MCU同时实现变频器逻辑控制，多重整流和逆变控制；易于代码开发，控制器内部的双核MCU采用流行的C代码进行编写，FPGA采用硬件描述语言进行编写；用户体验性好，嵌入式操作系统的使用提供了人机交互的友好性，方便用户实时了解变频器的运行状态和故障信息；诊断功能强大，控制器可记录变频器的运行数据及故障时刻前后一段时间内的故障数据供厂家分析；接口丰富，具备扩扩展的工业通用的现场总线接口(PROFIBUS,CAN,FLEXRAY等)；低成本，控制芯片采用业界广泛使用的低成本高性能双核MCU，性价比高，供货稳定，降低了供货风险和采购难度。

所属领域的普通技术人员应当理解：以上所述仅为本实用新型的具体实施例而已，并不用于限制本实用新型，凡在本实用新型的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本实用新型的保护范围之内。

Claims (7)

1.一种变频器控制器，其特征在于，包括MCU单元、FPGA单元、外部接口单元、数据采集单元、时钟发生单元、以及电源变换单元，其中：

所述MCU单元用于对系统进行逻辑与算法控制；

所述FPGA单元连接至所述MCU单元，所述FPGA单元接收所述数据采集单元采集的数据并根据所述MCU单元的控制命令控制驱动单元的数据流流向；

所述外部接口单元连接至所述MCU单元，所述MCU单元可通过所述外部接口单元进行人机界面通信、实时控制与数据传输；

所述数据采集单元连接至所述FPGA单元，所述数据采集单元可采集外界的数字与模拟信号用于系统保护与逻辑控制；

所述时钟发生单元连接至所述MCU单元与所述FPGA单元，所述时钟发生单元的两个有源晶体电路CLKA与CLKB分别为所述MCU单元与所述FPGA单元提供时钟信号，满足处理器运行需要；

所述电源变换单元连接至所述MCU单元与所述FPGA单元，所述电源变换单元为所述MCU单元与所述FPGA单元提供1.2V、3.3V、1.8V的直流电。

2.根据权利要求1所述的一种变频器控制器，其特征在于，所述MCU单元包括ARM9处理器、浮点DSP处理器、EMIF接口、DDR接口、UPP总线接口，其中：

所述ARM9用于对系统进行逻辑控制，所述浮点DSP用于对系统进行算法控制，所述EMIF接口连接至NAND FLASH存储器，所述DDR接口连接至DDR2存储器，其中，所述NAND FLASH存储器用于存储DSP和ARM的操作系统文件、应用程序、故障记录数据，所述DDR2存储器用于运行操作系统和应用程序以及DSP实时数据的缓存；

所述MCU单元通过所述UPP接口与所述FPGA单元相连，所述MCU单元通过所述UPP接口实现所述MCU单元与所述FPGA单元的控制数据和命令信息的实时交互，所述浮点DSP通过所述UPP接口接收来自所述FPGA单元采集的电流电压等信号并产生PWM控制脉冲再通过所述UPP接口送往所述FPGA单元；

所述ARM9通过所述UPP接口接收来自所述FPGA单元的外部状态信号完成变流器的逻辑控制，所述ARM9和所述DSP之间通过其内部的共享RAM单元 交换数据并完成整个变流器逻辑的控制。

3.根据权利要求2所述的一种变频器控制器，其特征在于，所述FPGA单元内部通过硬件描述语言编程提供所述UPP接口的底层驱动程序，所述FPGA单元将实时采集的模拟量和数字量等数据上传给所述MCU单元，所述FPGA单元将所述MCU单元下发的控制数据进行处理后送往除所述MCU单元以外的其他变频器部件。

4.根据权利要求3所述的一种变频器控制器，其特征在于，所述外部接口单元包括用户现场总线接口、UART接口、USB接口、以及以太网接口，其中，所述UART接口包括RS232接口与RS485接口；所述用户现场总线接口为扩展卡型接口，所述用户现场总线接口可扩展连接至以下现场总线接口卡之一：PROFIBUS,CAN,FLEXRAY；所述ARM9可通过所述用户现场总线接口的PROFIBUS接口实现与外部PLC控制网络的实时通信，实现实时控制和数据传输，所述ARM9可通过所述RS485接口利用MODBUS标准协议与面板人机界面通信，实现实时控制和参数传递，上位机可以通过以太网或通用串行接口进行运行监控、故障记录、程序下载，所述USB接口可以实现程序更新和故障记录下载功能。

5.根据权利要求4所述的一种变频器控制器，其特征在于，所述数据采集单元包括模拟量数据采集与数字量数据采集，其中，所述模拟量的采集使用模数转换器将电压电流等模拟量转换为MCU可识别的数字量用于算法控制，同时本单元需要对采集的模拟量进行过压或过流识别，并产生保护信号送往FPGA单元和MCU单元用于系统保护；所述数字量的采集使用光耦器件将外部的数字量信号进行隔离并转换为MCU可识别的数字量用于逻辑控制。

6.根据权利要求5所述的一种变频器控制器，其特征在于，所述电源变换单元输入为5V，5V电源经过滤波电路处理后为系统的数字5V供电，同时5V电源经过三个输出电压固定为1.2V、3.3V、1.8V的DC/DC转换器为所述MCU单元与所述FPGA单元供电，其中，MCU需要3.3V为其外围电路供电，1.8V和1.2V为其内核供电，FPGA需要3.3V为其外围电路供电，1.2V为其内核供电。

7.根据权利要求6所述的一种变频器控制器，其特征在于，所述变频器控制器还包括复位单元，所述复位单元连接至所述MCU单元与所述FPGA单元，所述复位单元为控制器提供复位，保证系统上电期间为控制器提供 500ms的持续复位，使系统正常、稳定的进入工作状态；所述复位单元实时监控5V、3.3V、1.8V、1.2V电源，在系统电源瞬间掉电的情况下，对系统进行保护；所述FPGA单元需要为所述复位单元提供喂狗信号，如果所述复位单元看门狗连续1.6s收不到喂狗信号，所述复位单元会判定控制器死机并对系统进行保护性封锁。