CN108445274A - 一种动态波形的边沿捕捉电路及电子负载 - Google Patents

Abstract

本发明涉及一种动态波形的边沿捕捉电路及电子负载，边沿捕捉电路包括：主控芯片，用于获得动态负载参数和波形显示参数，并将动态负载参数和波形显示参数传输至FPGA；数模转换器，用于将FPGA输出的数字信号进行数模转换获得拉载信号；控制环路，用于在拉载信号的作用下控制被测电源的电流；模数转换器，用于按照波形显示参数的要求，通过控制环路的采样端口对被测电源的电流进行采样，获得数字信号；FPGA，用于把波形显示参数传输至模数转换器，根据动态负载参数生成数字信号，同时产生采样使能信号；将模数转换器传输过来的数字信号进行串并转换处理，在采样使能信号的作用下，将串并转换处理之后的信号作为有效采样信号。

Description

一种动态波形的边沿捕捉电路及电子负载

技术领域

本发明涉及信号采样技术领域，特别涉及一种动态波形的边沿捕捉电路及电子负载。

背景技术

如图1所示，为现有技术中电子负载的波形捕捉电路图。在测试被测电源瞬态响应时，对于电子负载波形的捕捉尤为重要。目前，对于环路中电流波形显示来说一般利用外接示波器采样电阻104两端的电压值来采集电流的波形，具体为，电子负载101模拟实际元件(例如，各类电子产品，CPU芯片、电路板等)的电流动态变化，与被测电源103连接，以测试被测电源103的瞬态响应，由于示波器102不能直接检测电流，所以在检测环路中串联采样电阻104，示波器102采样电阻104两端的电压值来采集电流的波形。

通过示波器观测电流信号的边沿变化，一般情况下，示波器显示的每一帧波形数据波形并不相同，用户看到的示波器显示屏上显示的电流信号波形变化较快，通常需要将该波形固定下来，即，需要显示屏上采用固定波形方式进行显示，为此，本领域技术人员通常利用边沿触发的方式来抓取波形，即设定一个触发条件，在满足该触发条件时，记录触发之前和触发之后一定时间的波形数据，然后将这些数据转换成波形信号显示出来。

目前，采用示波器加采样电阻的方式来捕捉电子负载-被测电源的动态波形边沿变化存在如下缺陷：

1)测量动态电流或电压变化时为间接测量，采样电阻的质量对显示结果产生一些影响；

2)需要预估采样信号的触发点，采用示波器测量时，为有效采集边沿变换一般会采用示波器的触发模式，在满足触发条件时采样显示，这个采样条件通常为边沿，例如在信号从1V跳到2V时我们需要把触发电平设置到1V到2V之间，这个电平就属于触发点，显然我们需要预估该触发点。

发明内容

本发明实施例的主要目的在于构建一种动态波形的边沿捕捉电路及电子负载，在实际的电子负载-被测电源环路中无需其他测量设备，仅仅对电子负载内部电路作改进，使得电子负载内部同时产生拉载信号和采样使能信号，在拉载信号的作用下，被测电源的电流或电压发生动态变化的同时，在采样使能信号的作用下，从被采样的电子负载-被测电源的电流或电压信号中获得环路的电流或电压发生状态变化的信号。

为实现上述目的，本发明实施例提供了一种动态波形的边沿捕捉电路，包括：

主控芯片、FPGA、数模转换器、控制环路、模数转换器；其中，

所述主控芯片，用于获得动态负载参数和波形显示参数，并将所述动态负载参数和波形显示参数传输至FPGA；

所述数模转换器，用于将所述FPGA输出的数字信号进行数模转换获得拉载信号，并将所述拉载信号传输至所述控制环路；

所述控制环路，用于经放大滤波将所述拉载信号转换为实际需要大小的控制信号，在所述控制信号的作用下控制电子负载-被测电源环路的电流或电压发生动态变化；并且，将电子负载-被测电源环路的电流或电压信号处理成模数转换器205能够采集的信号；

所述模数转换器，用于按照所述波形显示参数的要求，通过控制环路的采样端口对经处理之后的电子负载-被测电源环路的电流或电压进行采样，将采样获得的信号转换为数字信号，传输至所述FPGA；

所述FPGA，用于把所述波形显示参数传输至所述模数转换器，并根据所述动态负载参数生成数字信号，同时产生采样使能信号；将所述模数转换器传输过来的数字信号进行串并转换处理，在所述采样使能信号的作用下，将串并转换处理之后的信号作为有效采样信号。

可选的，在本发明一实施例中，所述FPGA包括：CPU接口、DAC输出控制模块、ADC控制模块、并转串模块、串转并模块；其中，

所述CPU接口，用于接收主控芯片传输过来的动态负载参数和波形显示参数，并对所述动态负载参数和波形显示参数进行解析，获得所述FPGA中其他模块接受的指令和数据；

所述DAC输出控制模块，用于从所述CPU接口中获得解析后的动态负载参数，根据解析后的动态负载参数生成数字信号；同时产生采样使能信号，并将所述采样使能信号传输至所述ADC控制模块；

所述并转串模块，用于将所述DAC输出控制模块生成的数字信号转换为SPi数据模式，发送至所述数模转换器；

所述串转并模块，用于将所述模数转换器输出的数字信号进行转换，向所述ADC控制模块输出并行数据；

所述ADC控制模块，用于从所述CPU接口中获得解析后的波形显示参数，并将解析后的波形显示参数通过串转并模块配置至所述模数转换器；在所述采样使能信号的作用下，将所述并行数据作为有效采样信号。

可选的，在本发明一实施例中，所述FPGA包括：ADC缓存模块；其中，

所述ADC缓存模块，用于存储所述有效采样信号，并当存满一定数据量的有效采样信号通过CPU接口发送给所述主控芯片。

可选的，在本发明一实施例中，还包括：显示器；其中，

所述显示器，用于从所述主控芯片获得有效采样信号，并显示所述有效采样信号。

为实现上述目的，本发明还提供了一种电子负载，包括上述所述的电子负载中动态波形的边沿捕捉电路。

上述技术方案具有如下有益效果：

本技术方案对电子负载的内部电路

无需示波器和采样电阻，对电子负载内部的电路进行改造，电子负载内部直接同时产生采样使能信号和拉载信号，根据拉载信号就可以获知电子负载-被测电源构成的环路产生的电压波形或电流波形什么时候发生变化，由于同时产生采样使能信号以及拉载信号，使得电子负载-被测电源构成的环路的电压波形或电流波形发生变化时，在采样使能信号的作用下，准确、稳定的进行动态波形的边沿捕捉。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为现有技术中电子负载-被测电源环路的波形捕捉电路图；

图2为本发明实施例提出的一种动态波形的边沿捕捉电路图；

图3为本发明实施例提出的边沿捕捉电路中FPGA的功能连接图；

图4为本实施例的电路连接示意图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

本领域技术技术人员知道，本发明的实施方式可以实现为一种系统、装置、设备、方法或计算机程序产品。因此，本公开可以具体实现为以下形式，即：完全的硬件、完全的软件(包括固件、驻留软件、微代码等)，或者硬件和软件结合的形式。

根据本发明的实施方式，提出了一种动态波形的边沿捕捉电路及电子负载。

此外，附图中的任何元素数量均用于示例而非限制，以及任何命名都仅用于区分，而不具有任何限制含义。

下面参考本发明的若干代表性实施方式，详细阐释本发明的原理和精神。

如图2所示，为本发明实施例提出的一种动态波形的边沿捕捉电路图。包括：

主控芯片201、FPGA202、数模转换器203、控制环路204、模数转换器205；其中，

主控芯片201，一般由ARM等芯片实现，相关工作人员在主控芯片上设置动态负载参数和波形显示参数。在本实施例中，动态负载参数包括：高/低电流值、频率及占空比。波形显示参数包括：ADC采样率，采样个数，抽样率。主控芯片201获得动态负载参数和波形显示参数之后，并将所述动态负载参数和波形显示参数传输至FPGA202。

数模转换器203，即DAC。将来自FPGA的数字信号转换为模拟信号，该模拟信号作为拉载信号，使得电子负载的输出波形发生变化，从而将所述拉载信号传输至所述控制环路。在本技术方案中，拉载信号是我们所期望的电子负载-被测电源环路中的电流/电压，而波形显示的信号则是实际电子负载-被测电源环路中的电流/电压，拉载信号的高低决定电子负载-被测电源环路中电压或电流的大小，电子负载-被测电源环路中的电流、电压受拉载信号和电源性能即外部其他噪声的共同影响。

控制环路204，用于经放大滤波将所述拉载信号转换为实际需要大小的控制信号，在所述控制信号的作用下控制电子负载-被测电源环路的电流或电压发生动态变化。并且，控制环路204将电子负载-被测电源的环路中的电流或电压信号处理成模数转换器205能够采集的信号。

模数转换器205，即ADC。按照所述波形显示参数的要求，通过控制环路204的采样端口对经处理之后的电子负载-被测电源的电流或电压进行采样，将采样获得的信号转换为数字信号，传输至所述FPGA202。

FPGA202，用于把所述波形显示参数传输至所述模数转换器205，并根据所述动态负载参数生成数字信号发送至数模转换器203，同时产生采样使能信号，用于启动内部ADC控制模块305采样模数转换器205传输至所述FPGA202的数字信号，对采样得到的数字信号进行串并转换处理，将串并转换处理之后的数字信号缓存至ADC缓存模块306；在所述采样使能信号的作用下，将串并转换处理之后的数字信号按照波形显示参数进行有效记录，作为有效采样信号，模数转换器205一直通过控制环路204在采集数据，但是只有在采样使能信号作用下的一段时间内采集到的数据才是波形显示所需要的数据，这些数据串并转换处理后被称作有效采样信号。

由图2可知，电子负载上还有显示器206，从所述主控芯片201获得有效采样信号，并显示所述有效采样信号。在本实施例中，主控芯片控制的LCD显示屏，与用户交互界面。

由图2来看，在本技术方案中，拉载信号的产生、电子负载-被测电源环路中电压或电流的动态变化的捕捉以及显示均可以在电子负载内部完成。拉载信号是用来改变电子负载-被测电源环路中的电压或电流，改变时刻完全可以人为通过设置动态负载参数而被控制。在产生拉载信号的同时产生了采样使能信号，在采样使能信号的作用下，使得在电子负载-被测电源环路中的电压或电流发生变化的附近有效采样信号在显示器上显示出来，准确的进行动态波形的边沿捕捉。在本技术方案中，动态波形为电子负载-被测电源环路中的电压波形或电流波形。

如图3所示，为本发明实施例提出的电子负载中动态波形的边沿捕捉电路中FPGA的功能连接图。FPGA包括：CPU接口301、DAC输出控制模块302、ADC控制模块305、并转串模块303、串转并模块304；其中，

所述CPU接口301，主控芯片201与FPGA202之间以SPI接口连接。主控芯片将用户配置的动态负载参数、波形显示参数转换FPGA能够接受的数据，FPGA中的CPU接口接受主控芯片发送过来的数据后，按照约定好的通信协议对主控芯片发送过来的数据进行解析，获得所述FPGA中其他模块接受的指令和数据；

所述DAC输出控制模块302，用于从所述CPU接口中获得解析后的动态负载参数，根据解析后的动态负载参数生成数字信号发送至并转串模块303；同时产生采样使能信号307，并将所述采样使能信号307传输至所述ADC控制模块305；

所述并转串模块303，即DAC SPI，与数模转换器203交互接口，将DAC输出控制模块302输出的数字信号转换为SPi数据模式，发送至所述数模转换器203；

所述串转并模块304，即ADC SPI，选用的与模数转换器205的接口为SPI接口。模数转换器205实时通过控制环路采集电子负载-被测电源环路中的波形信号并转换为数字信号后，读取并转换为并行数据后输送至ADC控制模块305处理，同时也用于配置模数转换器205内部工作模式；串转并模块304用于将所述模数转换器205输出的数字信号进行转换，向所述ADC控制模块305输出并行数据；同时，串转并模块304将ADC控制模块305输出的波形显示参数传输至模数转换器205中，配置模数转换器205内部的寄存器选择采样率，通过控制环路对已处理的电子负载-被测电源环路中的电压或电流按照波形显示参数要求进行采样。

所述ADC控制模块305，用于从所述CPU接口中获得解析后的波形显示参数，并将解析后的波形显示参数通过串转并模块304配置至所述模数转换器205；在所述采样使能信号307的作用下，将所述模数转换器205输出的并行数据作为有效采样信号。也就是说，在本实施例中，一旦采样使能信号307拉高时，开始将串转并模块304传输过来的并行数据进行有效记录，获得有效采样信号。

由图3可知，所述FPGA还包括：ADC缓存模块306；其中，

所述ADC缓存模块306，FPGA内部存储模块，这里为FIFO，用于存储采样使能信号307作用下获得的有效采样信号，并当缓存数据满足一次显示时将上述采样信号通过CPU接口301发送给所述主控芯片201。显示器206从所述主控芯片201获得有效采样信号，并显示所述有效采样信号。

本技术方案可直接在电子负载上显示动态波形的边沿，不需直接借助其他测量显示设备；拉载信号和采样使能信号均在电子负载内部产生，并且采样使能信号由拉载信号产生的同时生成，能够确定每一次的电子负载的电流或电压的波形变化位置，由于FPGA在控制外围电路中的数模转换器203产生拉载信号的同时产生采样使能信号，在采样使能信号的作用下能够将模数转换器205采集的到环路信号中稳定、准确的捕捉到电流或电压的波形变化的边沿。

本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程，可以通过计算机程序来指令相关的硬件来完成，所述的程序可存储于一般计算机可读取存储介质中，该程序在执行时，可包括如上述各方法的实施例的流程。其中，所述的存储介质可为磁碟、光盘、只读存储记忆体(Read-Only Memory，ROM)或随机存储记忆体(Random AccessMemory，RAM)等。

本领域技术人员还可以了解到本发明实施例列出的各种功能是通过硬件还是软件来实现取决于特定的应用和整个系统的设计要求。本领域技术人员可以对于每种特定的应用，可以使用各种方法实现所述的功能，但这种实现不应被理解为超出本发明实施例保护的范围。

此外，尽管在上文详细描述中提及了装置的若干单元，但是这种划分仅仅并非强制性的。实际上，根据本发明的实施方式，上文描述的两个或更多单元的特征和功能可以在一个单元中具体化。同样，上文描述的一个单元的特征和功能也可以进一步划分为由多个单元来具体化。

实施例

为了能够更加直观的描述本发明的特点和工作原理，下文将结合一个实际运用场景来描述。

如图4所示，为本实施例的电路连接示意图。在本实施例中，以动态电流波形显示为例，对现有的电子负载进行改进，将上述图2和图3中的电路结构均置于电子负载中，改进后的电子负载与被测电源直接相连，摒弃了现有技术中的示波器和采样电阻，形成电子负载-被测电源环路。

首先，用户将电子负载的显示模式选定为电流的波形显示模式。然后，用户通过显示器上的操作按钮人为设定动态负载参数和波形显示参数，主控芯片将这些参数通过约定好的通信协议发送给FPGA；FPGA接收到之后，FPGA的CPU接口将这些参数以上述约定通信协议解析，并将动态负载参数送给DAC输出控制模块，将波形显示参数发送给ADC控制模块。

主控芯片向FPGA发送启动命令，DAC输出控制模块开始按照设定的动态负载参数中的频率和占空比将高、低两个电流值交替输出送给FPGA外部的数模转换器203，数模转换器203将高、低两个电流值转换为电子负载的两个拉载信号。其中，第一拉载信号为高电流信号，第二拉载信号为低电流信号，并将第一拉载信号或第二拉载信号传输至控制环路。DAC输出控制模块在产生第一拉载信号或第二拉载信号的同时，产生一个采样使能信号，输入至ADC控制模块。FPGA外部的模数转换器205通过控制环路对电子负载-被测电源的环路上的电流的进行实时采样，FPGA内部的ADC SPI获得采样信号并转换为并行数据。如果DAC输出控制模块没有向ADC控制模块输出一个采样使能信号，那么采样信号就无法被有效记录下来，更不会在电子负载的显示器上显示出来。如果DAC输出控制模块向ADC控制模块输出一个采样使能信号，那么按照波形显示参数对采样信号进行有效记录，有效记录的信号在电子负载的显示器上显示出来。

在本实施例中，第一拉载信号的电流值为8A，第二拉载信号的电流值为4A。DAC输出控制模块同时产生第一拉载信号和对应的采样使能信号，将第一拉载信号经过并转串模块转换为SPi数据模式，发送至所述数模转换器，将第一拉载信号转换为模拟信号，并将模拟信号传输至控制环路。在实际应用中，如果产生的第一拉载信号的电流值不是8A，目标电流值为8A，则需要控制环路对第一拉载信号的模拟信号经过放大滤波处理，让第一拉载信号的电流值达到8A，然后在经过处理后的第一拉载信号的控制下，电子负载-被测电源环路的电流发生变化，电流值变更至8A。FPGA外部的模数转换器205通过控制环路对电子负载-被测电源的环路上的电流按照波形显示参数进行实时采样，FPGA内部的ADC SPI获得采样信号并转换为并行数据。

在实际情况下，电子负载-被测电源环路的电流受拉载信号和电源性能即外部其他噪声的共同影响。也就是说，由于其他噪声的影响，在第一拉载信号的控制下，电流值变化后达不到8A。为方便描述，电流值的变化情况均按照理想情况下进行。

由于在产生第一拉载信号的同时DAC输出控制模块向ADC控制模块输出一采样使能信号，该采样使能信号的作用下，对ADC SPI输出的并行数据进行有效记录，有效记录的信号在电子负载的显示器上显示出来，使得有效记录的信号包括电子负载-被测电源环路的电流在第一拉载信号作用下发生波形变化的边沿信息。

按照人为设定，2s之后，DAC输出控制模块同时产生第二拉载信号和对应的采样使能信号，经过上述相似的处理流程，在经过处理后的第二拉载信号的控制下，电子负载-被测电源环路的电流发生变化，电流值由8A变更至4A。FPGA外部的模数转换器205通过控制环路对电子负载-被测电源的环路上的电流的进行实时采样，FPGA内部的ADC SPI获得采样信号并转换为并行数据。

由于在产生第二拉载信号的同时DAC输出控制模块向ADC控制模块输出对应的采样使能信号，该采样使能信号的作用下，对ADC SPI输出的并行数据进行有效记录，有效记录的信号在电子负载的显示器上显示出来，使得有效记录的信号包括电子负载-被测电源环路的电流在第二拉载信号作用下电流值由8A变化至4A的边沿信息。

由上述描述可知，有效记录的信号包括电流发生变化的边沿信息，ADC缓存模块对有效记录的信号进行缓存，缓存的的数据达到一定数量后，即主控芯片判断满足波形显示的条件时，将ADC缓存模块中的数据读回主控芯片，并在电子负载的显示器上以波形的形式显示。

在实现过程中，电子负载产生不同大小的拉载信号，在拉载信号的作用下使得电子负载-被测电源环路上的电流或电压发生动态变化，每次切换拉载信号的同时产生对应的采样使能信号，在采样使能信号的作用下，有效记录模数转换器采样获得的电子负载-被测电源环路上的电流或电压数据，从而保证记录的起始点基本与电流或电压波形变化的起点对齐，使的波形显示能够完全捕捉到波形边沿，并且每次起点位置相同，显示波形位置稳定便于观测。

以上具体实施方式，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上仅为本发明的具体实施方式而已，并不用于限定本发明的保护范围，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (5)

1.一种动态波形的边沿捕捉电路，其特征在于，包括：

主控芯片、FPGA、数模转换器、控制环路、模数转换器；其中，

所述主控芯片，用于获得动态负载参数和波形显示参数，并将所述动态负载参数和波形显示参数传输至FPGA；

所述数模转换器，用于将所述FPGA输出的数字信号进行数模转换获得拉载信号，并将所述拉载信号传输至所述控制环路；

所述控制环路，用于经放大滤波将所述拉载信号转换为实际需要大小的控制信号，在所述控制信号的作用下控制电子负载-被测电源环路的电流或电压发生动态变化；并且，将电子负载-被测电源环路的电流或电压信号处理成模数转换器能够采集的信号；

所述模数转换器，用于按照所述波形显示参数的要求，通过控制环路的采样端口对经处理之后的电子负载-被测电源环路的电流或电压进行采样，将采样获得的信号转换为数字信号，传输至所述FPGA；

所述FPGA，用于把所述波形显示参数传输至所述模数转换器，并根据所述动态负载参数生成数字信号，同时产生采样使能信号；将所述模数转换器传输过来的数字信号进行串并转换处理，在所述采样使能信号的作用下，将串并转换处理之后的信号作为有效采样信号。

2.如权利要求1所述的边沿捕捉电路，其特征在于，所述FPGA包括：CPU接口、DAC输出控制模块、ADC控制模块、并转串模块、串转并模块；其中，

所述CPU接口，用于接收主控芯片传输过来的动态负载参数和波形显示参数，并对所述动态负载参数和波形显示参数进行解析，获得所述FPGA中其他模块接受的指令和数据；

所述DAC输出控制模块，用于从所述CPU接口中获得解析后的动态负载参数，根据解析后的动态负载参数生成数字信号；同时产生采样使能信号，并将所述采样使能信号传输至所述ADC控制模块；

所述并转串模块，用于将所述DAC输出控制模块生成的数字信号转换为SPi数据模式，发送至所述数模转换器；

所述串转并模块，用于将所述模数转换器输出的数字信号进行转换，向所述ADC控制模块输出并行数据；

所述ADC控制模块，用于从所述CPU接口中获得解析后的波形显示参数，并将解析后的波形显示参数通过串转并模块配置至所述模数转换器；在所述采样使能信号的作用下，将所述并行数据作为有效采样信号。

3.如权利要求2所述的边沿捕捉电路，其特征在于，所述FPGA包括：ADC缓存模块；其中，

所述ADC缓存模块，用于存储所述有效采样信号，并当存满一定数据量的有效采样信号通过CPU接口发送给所述主控芯片。

4.如权利要求3所述的边沿捕捉电路，其特征在于，还包括：显示器；其中，

所述显示器，用于从所述主控芯片获得有效采样信号，并显示所述有效采样信号。

5.一种电子负载，其特征在于，包括上述权利要求1～4任一权利要求所述的动态波形的边沿捕捉电路。