CN102290412A

CN102290412A - 像素结构

Info

Publication number: CN102290412A
Application number: CN2010102068180A
Authority: CN
Inventors: 刘锦璋; 詹建廷; 苏国彰
Original assignee: Wintek Corp
Current assignee: Wintek Corp
Priority date: 2010-06-17
Filing date: 2010-06-17
Publication date: 2011-12-21
Anticipated expiration: 2030-06-17
Also published as: CN102290412B

Abstract

本发明提供一种像素结构，包括一扫描线、一数据线、一第一栅极、一第二栅极、一第三栅极、一半导体层、一源极、一第一漏极、一第二漏极、一第一像素电极以及一第二像素电极。数据线与扫描线交错。半导体层配置于扫描线上以定义出第一栅极与第二栅极。源极直接连接数据线，且位于第一栅极与第二栅极之间。第一栅极位于第一漏极与源极之间。第二栅极位于第二漏极与源极之间。第三栅极电性连接扫描线。第一像素电极与第二像素电极分别电性连接第一漏极与第二漏极。

Description

像素结构

技术领域

本发明涉及一种像素结构，尤其涉及一种具有双重有源元件的像素结构。

背景技术

目前在液晶显示器中，能够达到广视角要求的技术有扭转向列型液晶(TN)加上广视角膜(wide viewing film)、平面切换式(in-plane switching，IPS)液晶显示器、边际场切换式(fringe field switching，FFS)液晶显示器与多域垂直配向式(multi-domain vertically alignment，MVA)薄膜电晶体液晶显示器等方式。以多域垂直配向式液晶显示器为例，由于形成于彩色滤光基板或薄膜电晶体阵列基板上的配向凸起物(alignment protrusion)或狭缝(slit)可以使得液晶分子呈多方向排列，而得到多个不同配向区域(domains)，因此多域垂直配向式液晶显示器能够达到广视角的要求。

虽然垂直配向式液晶显示器通过多配向区域的设计能够达到广视角的要求，然而随着观察视角的改变，多域垂直配向式液晶显示器所显示出的亮度会产生变化。也就是说，多域垂直配向式液晶显示器存在色偏(color shift)等问题。为了解决色偏或色饱和度不足的问题，已有多种技术相继被提出。这些技术主要是使在单一像素单元中的二像素电极产生不同的电场。如此一来，不同像素电极上方的液晶分子会呈现不同的排列(alignment)，以达到改善色偏的目的。

发明内容

本发明提供一种像素结构，有助于解决垂直配向式液晶显示器的色偏问题。

本发明提供一种像素结构，包括一扫描线、一数据线、一第一栅极、一第二栅极、一第三栅极、一半导体层、一源极、一第一漏极、一第二漏极、一第一像素电极以及一第二像素电极。扫描线具有一主线以及一分支。数据线与主线交错。半导体层配置于主线以及分支以分别定义出第一栅极以及第二栅极。源极直接连接数据线。源极配置于半导体层上，且位于第一栅极与第二栅极之间。第一漏极接触半导体层，且第一栅极位于第一漏极以及源极之间。第二漏极接触半导体层，且第二栅极位于第二漏极以及源极之间。第三栅极电性连接扫描线。第一像素电极电性连接第一漏极。第二像素电极电性连接第二漏极。

基于上述，本发明的像素结构中设置有两个有源元件，且其中一个有源元件具有双栅极而使两个有源元件的特性不同。如此一来，在相同的驱动信号下，同一个像素结构可以呈现不同的显示电压。因此，本发明的像素结构应用于垂直配向式液晶显示器时，有助于改善色偏的问题。另外，本发明采用既有的材料层制作双栅极有源元件而不会增加制程步骤或是材料成本。

为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。

附图说明

图1A为本发明的一实施例的像素结构的俯视示意图。

图1B为沿图1A的剖线I-I’的剖面图。

图1C为沿图1A的剖线II-II’的剖面图。

图2A为本发明的一实施例的像素结构中，第一有源元件与第二有源元件的驱动电压与通道电流的关系趋势图。

图2B为本发明的一实施例的像素结构中，第一有源元件与第二有源元件的开启时间与写入电压的关系趋势图。

主要附图标记说明：

10：基板； 12：第一绝缘层；

14：第二绝缘层； 100：像素结构；

110：扫描线； 112：主线；

114：分支； 116：第一栅极；

118：第二栅极； 122：数据线；

124：源极； 126：第一漏极；

128：第二漏极； 130：半导体层；

142：第三栅极； 144：第一像素电极；

146：第二像素电极； 210、220、230、240：曲线；

B：凸出部； C1、C2、C3、C4：接触开口；

I-I’、II-II’：剖线。

具体实施方式

图1A为本发明的一实施例的像素结构的俯视示意图。请参照图1A，像素结构100包括一扫描线110、一第一栅极116、一第二栅极118、一数据线122、一源极124、一第一漏极126、一第二漏极128、一半导体层130、一第三栅极142、一第一像素电极144以及一第二像素电极146。

尤其是，扫描线110具有一主线112以及一分支114，且分支114实质上平行主线112。数据线122则与主线112交错。半导体层130横跨主线112以及分支114以分别定义出第一栅极116以及第二栅极118。也就是说，第一栅极116与第二栅极118实际上为扫描线110的一部份。第一栅极116位于第一漏极126以及源极124之间。第二栅极118位于第二漏极128以及源极124之间。具体而言，本实施例的扫描线110具有一凸出部B，且凸出部B连接于分支114与主线112之间而使第一栅极116以及第二栅极118彼此电性连接。不过，扫描线110的设计并不限于此。在其他实施例中，扫描线110可以具有其他的图案设计以定义出对应的第一栅极116与第二栅极118。

源极124直接连接数据线122，且位于第一栅极116与第二栅极118之间。具体来说，源极124可以是由数据线122所延伸出来的元件，且源极124例如是位于凸出部B以及数据线122之间。不过，源极124的图案不限于此，在其他实施例中源极124的图案设计可以视不同需求而改变。另外，第三栅极142位于源极124与第一漏极126之间。第一像素电极144与第二像素电极146分别位于主线112的相对两侧。

图1B为沿图1A的剖线I-I’的剖面图。请参照图1B，由剖面来看，像素结构100例如由多个膜层依序地形成于一基板10上所构成，其中这些膜层包括一第一导电层(未示出)、一第一绝缘层12、半导体层130、一第二导电层(未示出)、一第二绝缘层14以及一第三导电层(未示出)。第一导电层(未示出)例如构成扫描线110、第一栅极116以及第二栅极118。第二导电层(未示出)例如构成数据线122、源极124、第一漏极126以及第二漏极128。另外，第三导电层(未示出)则构成第三栅极142、第一像素电极144以及第二像素电极146。

在本实施例中，第三栅极142由这些膜层中最远离基板10的一层所构成，因此在剖面图中半导体层130配置于第一栅极116以及第三栅极142之间。值得一提的是，第三栅极142、第一像素电极144以及第二像素电极146是由相同的一材质所构成，且此材质可以是一透明导电材质或是其他的导电材质。所以，第三栅极142的配置不需增加制程成本或是增加额外的制程步骤。此外，源极124、第一漏极126以及第二漏极128接直接接触半导体层130。如此一来，第一栅极116、第三栅极142、半导体层130、源极124以及第一漏极126共同构成一第一有源元件TFT1。第二栅极118、半导体层130、源极124以及第二漏极128则共同构成一第二有源元件TFT2。

图1C为沿图1A的剖线II-II’的剖面图。请同时参照图1A、图1B与图1C，在本实施例中，第一绝缘层12具有一第一栅极接触开口C1，以局部地暴露扫描线110。第二绝缘层14具有一第二栅极接触开口C2、一第一漏极接触开口C3以及一第二漏极接触开口C4。第二栅极接触开口C2对齐第一栅极接触开口C1，所以第三栅极142可通过第一栅极接触开口C1以及第二栅极接触开口C2电性连接扫描线110。另外，第一漏极接触开口C3局部地暴露第一漏极126，而第二漏极接触开口C4局部地暴露第二漏极128。因此，第一像素电极144通过第一漏极接触开口C3电性连接第一漏极126。同样地，第二像素电极146则通过第二漏极接触开口C4电性连接第二漏极128。

由于第三栅极142电性连接扫描线110，第三栅极142所具有的电位相同于第一栅极116以及第二栅极118所具有的电位，以使第一有源元件TFT1为一双栅极薄膜电晶体，而第二有源元件TFT2为一单栅极薄膜电晶体。在这样的布局下，第一有源元件TFT1与第二有源元件TFT2可具有不同的元件特性。

更具体而言，图2A为本发明的一实施例的像素结构中，第一有源元件与第二有源元件的驱动电压与通道电流(channel current)的关系趋势图。图2B为本发明的一实施例的像素结构中，第一有源元件与第二有源元件的开启时间与写入电压的关系趋势图。请同时参照图1A、图1B、图2A与图2B，曲线210为第一有源元件TFT1的驱动电压与通道电流的关系趋势，曲线220为第二有源元件TFT2的驱动电压与通道电流的关系趋势。另外，曲线230为第一有源元件TFT1的开启时间与写入电压的关系趋势，曲线240为第二有源元件TFT2的开启时间与写入电压的关系趋势。

由曲线210与曲线220可知，同样的驱动电压下，双栅极设计的第一有源元件TFT1具有较大的通道电流。因此，由曲线230与曲线240可知，第二有源元件TFT2需要较长的时间才可将欲写入的电压完全写入第二像素电极146中。也就是说，第一有源元件TFT1写入电压的效率相对较高而第二有源元件TFT2写入电压的效率相对较低。根据这样的特性，像素结构100可在单一驱动信号下使第一像素电极144与第二像素电极146被写入不同的电压。如此一来，像素结构100应用于垂直配向式液晶显示器时，有助于解决大视角的色偏问题。

具体来说，像素结构100被驱动时，扫描线110会传递开启电压以开启第一有源元件TFT1以及第二有源元件TFT2。此时，数据线122所传递的数据电压将通过第一有源元件TFT1与第二有源元件TFT2分别地被写入第一像素电极144以及第二像素电极146。随之，扫描线110会传递关闭电压以关闭第一有源元件TFT1以及第二有源元件TFT2而结束写入动作。由图2B可知，第一有源元件TFT1以及第二有源元件TFT2写入电压的效率不同。所以，只要控制开启时间的长短就可使第一像素电极144被写入的电压较高，第二像素电极146被写入的电压较低。像素结构100应用于垂直配向式液晶显示器时，位于第一像素电极144上的液晶分子与位于第二像素电极146上的液晶分子会呈现不同的排列，以改善大视角的色偏问题。

综上所述，本发明的像素结构利用第三栅极的配置就可以使第一像素电极与第二像素电极在相同的驱动信号下被写入不同的电压而有助于解决垂直配向式液晶显示器的色偏或是色饱和度不足的问题。并且，第三栅极、第一像素电极以及第二像素电极属于同一层导体层。所以，第三栅极的配置不会增加制程的步骤或材料的花费。此外，第三栅极的配置不影响像素结构的显示开口率，而使像素结构具有相当不错的品质。

虽然本发明以实施例揭示如上，但并非用以限定本发明，任何本领域中技术人员，在不脱离本发明的精神和范围内，当可作任意的更动与等同替换，故本发明的保护范围当以本申请权利要求书所界定的范围为准。

Claims

1.一种像素结构，包括：

一扫描线，具有一主线以及一分支；

一半导体层，配置于该主线以及该分支上，以分别定义出一第一栅极以及一第二栅极；

一数据线，与该主线交错；

一源极，直接连接该数据线，配置于该半导体层上，且位于该第一栅极与该第二栅极之间；

一第一漏极，接触该半导体层，且该第一栅极位于该第一漏极以及该源极之间；

一第二漏极，接触该半导体层，且该第二栅极位于该第二漏极以及该源极之间；

一第三栅极，电性连接该扫描线；

一第一像素电极，电性连接该第一漏极；

以及

一第二像素电极，电性连接该第二漏极。

2.根据权利要求1所述的像素结构，其中该第三栅极、该第一像素电极以及该第二像素电极由相同的一材质所构成。

3.根据权利要求2所述的像素结构，其中该材质包括一透明导电材质。

4.根据权利要求1所述的像素结构，还包括一第一绝缘层覆盖该扫描线，且该第一绝缘层具有一第一栅极接触开口以局部地暴露出该扫描线。

5.根据权利要求4所述的像素结构，还包括一第二绝缘层覆盖该数据线、该第一漏极以及该第二漏极，其中该第三栅极、该第一像素电极以及该第二像素电极设于该第二绝缘层上。

6.根据权利要求5所述的像素结构，其中该第二绝缘层具有：

一第二栅极接触开口，对齐该第一栅极接触开口配置，以使该第三栅极通过该第一栅极接触开口以及该第二栅极接触开口电性连接该扫描线；

一第一漏极接触开口，局部地暴露出该第一漏极，以使该第一像素电极通过该第一漏极接触开口电性连接该第一漏极；

以及

一第二漏极接触开口，局部地暴露出该第二漏极，以使该第二像素电极通过该第二漏极接触开口电性连接该第二漏极。

7.根据权利要求1所述的像素结构，其中该扫描线具有一凸出部，连接于该分支与该主线之间，且该源极位于该凸出部以及该数据线之间。

8.根据权利要求1所述的像素结构，其中该第一栅极、该第三栅极、该半导体层、该源极以及该第一漏极共同构成一第一有源元件。

9.根据权利要求1所述的像素结构，其中该第二栅极、该半导体层、该源极以及该第二漏极共同构成一第二有源元件。