CN102290400A - 半导体封装模块及具有该模块的电子电路组件 - Google Patents

半导体封装模块及具有该模块的电子电路组件 Download PDF

Info

Publication number
CN102290400A
CN102290400A CN2010105345912A CN201010534591A CN102290400A CN 102290400 A CN102290400 A CN 102290400A CN 2010105345912 A CN2010105345912 A CN 2010105345912A CN 201010534591 A CN201010534591 A CN 201010534591A CN 102290400 A CN102290400 A CN 102290400A
Authority
CN
China
Prior art keywords
semiconductor package
package module
soldered ball
circuit substrate
outside
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2010105345912A
Other languages
English (en)
Other versions
CN102290400B (zh
Inventor
朴昇旭
权宁度
朴美珍
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of CN102290400A publication Critical patent/CN102290400A/zh
Application granted granted Critical
Publication of CN102290400B publication Critical patent/CN102290400B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/184—Components including terminals inserted in holes through the printed circuit board and connected to printed contacts on the walls of the holes or at the edges thereof or protruding over or into the holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • H05K3/368—Assembling printed circuits with other printed circuits parallel to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/15321—Connection portion the connection portion being formed on the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/142—Arrangements of planar printed circuit boards in the same plane, e.g. auxiliary printed circuit insert mounted in a main printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1305—Moulding and encapsulation
    • H05K2203/1327—Moulding over PCB locally or completely
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15—Position of the PCB during processing
    • H05K2203/1572—Processing both sides of a PCB by the same process; Providing a similar arrangement of components on both sides; Making interlayer connections from two sides
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/325—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by abutting or pinching, i.e. without alloying process; mechanical auxiliary parts therefor
    • H05K3/326—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by abutting or pinching, i.e. without alloying process; mechanical auxiliary parts therefor the printed circuit having integral resilient or deformable parts, e.g. tabs or parts of flexible circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Combinations Of Printed Boards (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明公开了一种半导体封装模块及具有该模块的电子电路组件。半导体封装模块包括：电路基板，具有外部连接图案；电子元件，安装在电路基板上；模制结构，具有包围电路基板的结构，以将所述电子元件密封而使其与外部环境隔离；及外部连接结构，其一部分连接到外部连接图案，另一部分暴露至模制结构的外部。

Description

半导体封装模块及具有该模块的电子电路组件
相关申请的参考
本申请要求于2010年6月21日提交的题为“SemiconductorPackage Module And Electric Circuit Assembly With The Same”的韩国专利申请第10-2010-0058608号的权益，其全部内容结合于本申请中作为参考。
技术领域
本发明涉及一种半导体封装模块及具有该模块的电子电路组件，更具体地，涉及一种提高了组装性(assembling)和集成度的半导体封装模块及具有该模块的电子电路组件。
背景技术
通常，使用柔性印刷电路板(FPCB)将设置在便携式移动设备(诸如蜂窝式电话)中的半导体封装模块连接至为RF系统的母板(mother board)。由通过柔性印刷电路板而相互连接的半导体封装模块和母板(如上所述)所构成的电子电路组件安装在便携式移动设备上，从而提供电子控制系统。
然而，根据现有技术的电子电路组件具有便携式移动设备的数字元件和RF元件通过柔性印刷电路板连接的结构，从而很有可能引起结构复杂、发热、噪声等问题。此外，在根据现有技术的电子电路组件中，如上所述，使用印刷电路板将RF元件和数字元件相互连接，从而具有零件的组装性低、元件之间的电连接可靠性弱的问题，且在提高集成度方面存在限制。
发明内容
本发明的一个目的是提供一种提高组装性并且具有简单结构的半导体封装模块，以及具有该模块的电子电路组件。
本发明的另一个目的是提供一种提高集成度的半导体封装模块，以及具有该模块的电子电路组件。
本发明的又一个目的是提供一种具有减少发热及噪声生成的结构的半导体封装模块，以及具有该模块的电子电路组件。
根据本发明的示例性实施方式，提供了一种半导体封装模块，包括：电路基板，具有外部连接图案；电子元件，安装在电路基板上；模制结构(molding structure)，具有包围电路基板的结构，从而将所述电子元件密封而使其与外部环境隔离；以及外部连接结构，其一部分连接至外部连接图案，另一部分暴露至模制结构的外部。
模制结构可包括：第一模制层，覆盖电路基板的前表面并选择性地暴露外部连接结构，其中电子元件安装在前表面上；第二模制层，覆盖与前表面相对的电路基板的后表面；以及第三模制层，覆盖电路基板的侧面，从而连接第一模制层和第二模制层。
外部连接结构可包括焊球，其一部分接合至外部连接图案，另一部分暴露至模制结构的外部。
外部连接结构可包括：第一焊球，其一部分接合至外部连接图案；以及第二焊球，堆叠在第一焊球上，且具有暴露至模制结构的外部的一部分。
外部连接结构可包括：焊球，其一部分接合至外部连接图案，另一部分暴露至模制结构的外部；以及外部连接焊盘，接合至焊球的另一部分。
根据本发明的示例性实施方式，提供了一种电子电路组件，包括共用一块基板的半导体封装模块和RF模块，其中半导体封装模块包括：电路基板，具有外部连接图案；电子元件，安装在电路基板上；模制结构，具有包围电路基板的结构，从而将电子元件密封而使其与外部环境隔离；以及外部连接结构，其一部分连接到外部连接图案，另一部分暴露至模制结构的外部。
基板可包括至少一个空腔，半导体封装模块插入在该空腔中，且半导体封装模块可以可拆卸地设置在该空腔中。
空腔可包括穿透基板的通孔，该通孔可具有与半导体封装模块相对应的形状。
基板可进一步包括电连接至外部连接结构的电路图案。
模制结构可包括：第一模制层，覆盖电路基板的前表面，其中电子元件安装在前表面上；第二模制层，覆盖与前表面相对的电路基板的后表面；以及第三模制层，覆盖电路基板的侧面，从而连接第一模制层和第二模制层。
外部连接结构可包括焊球，其一部分接合至外部连接图案，另一部分暴露至模制结构的外部。
外部连接结构可包括：第一焊球，其一部分接合至外部连接图案；以及第二焊球，堆叠在第一焊球上，且具有暴露至模制结构的外部的一部分。
外部连接结构可包括：焊球，其一部分接合至外部连接图案，另一部分暴露至模制结构的外部；以及外部连接焊盘，接合至焊球的另一部分。
根据本发明的示例性实施方式，提供了一种电子电路组件，包括相互电连接的半导体封装模块和RF模块，其中半导体封装模块包括：电路基板，具有外部连接图案；电子元件，安装在电路基板上；模制结构，具有包围电路基板的结构，从而将所述电子元件密封而使其与外部环境隔离；以及外部连接结构，其一部分连接至外部连接图案，另一部分暴露至模制结构的外部。
半导体封装模块和RF模块可共用一块基板，并且该基板可包括承插部，其中半导体封装模块和RF模块中的至少一个装配在该承插部中。
承插部可包括至少一个与半导体封装模块和RF模块中的任意一个的形状相对应的空腔。
半导体封装模块或RF模块可以以承插的方式插入承插部中或从承插部中分离。
基板可邻近于承插部设置，以进一步包括电连接至外部连接结构的电路图案。
模制结构可包括：第一模制层，覆盖电路基板的前表面，其中电子元件安装在前表面上；第二模制层，覆盖与前表面相对的电路基板的后表面；以及第三模制层，覆盖电路基板的侧面，从而连接第一模制层和第二模制层。
附图说明
图1是示出了根据本发明实施方式的半导体封装模块的示图；
图2是示出了根据本发明实施方式的半导体封装模块的变形实例的示图；
图3是示出了根据本发明实施方式的半导体封装模块的另一变形实例的示图；
图4是示出了根据本发明实施方式的半导体封装模块的又一变形实例的示图；
图5是示出了根据本发明实施方式的电子电路组件的示图；以及
图6是示出了根据本发明另一实施方式的电子电路组件的示图。
具体实施方式
根据以下参照附图对实施方式的描述，本发明以及实现本发明的方法的多种优点和特征将变得显而易见。然而，本发明可以以许多不同的形式进行变形，且不应当局限于本文所阐述的实施方式。更确切地，提供这些实施方式以使本公开详尽和完整，并且将本发明的范围完整地传达给本领域技术人员。附图中相同的参考符号表示相同的元件。
本说明书中使用的术语用于解释实施方式，而不是限制本发明。除非明确地描述为相反的，否则本说明书中的单数形式包括复数形式。词语“包括(comprise)”及诸如“包括(comprises)”或“包括(comprising)”的变形应理解为意指包括所陈述的要素、步骤、操作和/或元件，但不排除任何其他的要素、步骤、操作和/或元件。
下文中，将参照附图详细地描述根据本发明的示例性实施方式的半导体封装模块及具有该模块的电子电路组件。
图1是示出了根据本发明实施方式的半导体封装模块的示图。参照图1，根据本发明实施方式的半导体封装模块100可配置为包括基板110、电子元件120、模制结构130及外部连接结构140。
基板110可以是其上形成有预定的电气配线(electric wiring)的电路基板。举例来说，基板110可以是各种印刷电路板中的任意一种。基板110可包括前表面112、与前表面112相对的后表面114以及连接前表面112和后表面114的侧面116。前表面112可以是其上安装有电子元件120的表面。将电子元件120连接到外部电子装置(未示出)的外部连接图案可形成在前表面112上。
电子元件120可安装在基板110上。电子元件120可包括半导体封装及其他各种片式元件。例如，电子元件120可以是各种晶片级封装(WLP)中的任意一种。通过介于其间的诸如焊料块的连接单元，可将晶片级封装安装在基板110的前表面112上。
模制结构130可具有覆盖基板110的结构，从而保护电子元件120不受外部环境影响。例如，模制结构130可配置为包括第一模制层132、第二模制层134以及第三模制层136。第一模制层132可具有覆盖基板110的前表面112的结构，从而将电子元件120密封而使其与外部环境隔离。第二模制层134可具有覆盖后表面114的结构，第三模制层136可具有覆盖侧面116的结构，从而连接第一模制层132和第二模制层134。第一～第三模制层132、134和136在覆盖电子元件120的同时，可形成包围基板110的六面体结构。同时，模制结构130可具有能够易于将半导体封装模块100组装在外部电子装置(未示出)上的结构，以下将对其进行详细描述。
外部连接结构140可以是用于在外部电子装置和电子元件120之间传输电信号的构造。例如，外部连接结构140可包括接合至基板110的外部连接图案的焊球。外部连接结构140的焊球可以包括接合至外部连接图案的一部分、和暴露至模制结构130的外部的另一部分。
接下来，将详细地描述参照图1所述的半导体封装模块100的多个变形实例。这里，将省略或简化与上述半导体封装模块100重复的描述。
图2是示出了根据本发明实施方式的半导体封装模块的变形实例的示图。参照图2，根据本发明的变形实例的半导体封装模块101可配置为包括基板110、电子元件120、模制结构130以及具有焊料堆叠结构的外部连接结构150。外部连接结构150可包括第一焊球152和第二焊球154。第一焊球152的一部分可接合至基板110的外部连接图案。第二焊球154的一部分可接合至第一焊球152，而第二焊球154的另一部分可暴露至模制结构130的外部。因此，第一焊球152和第二焊球154可具有在模制结构130中垂直堆叠而相互接合的结构。
图3是示出了根据本发明实施方式的半导体封装模块的另一变形实例的示图。参照图3，根据本发明的另一变形实例的半导体封装模块102可配置为包括基板110、电子元件120、模制结构130以及具有由焊球和金属焊盘组成的接合结构的外部连接结构160。外部连接结构160可包括焊球162和连接到焊球162的外部连接焊盘164。焊球162的一部分可接合至基板110的外部连接图案，而焊球162的另一部分可暴露至模制结构130的外部。焊球162的暴露的另一部分可位于与模制结构130的外表面相同的平面上。换句话说，焊球162的暴露的另一部分可具有与模制结构130的表面共面的平面。外部连接焊盘164可形成在模制结构130上，从而接合至焊球162。
图4是示出了根据本发明实施方式的半导体封装模块的又一变形实例的示图。参照图4，根据本发明又一实施方式的半导体封装模块103可包括基板110及均具有以基板110为基准的垂直对称结构的封装结构105。封装结构105可以配置为包括电子元件120、模制结构130以及外部连接结构160。封装结构105具有包括参照图1所描述的电子元件120、模制结构130以及外部连接结构160的结构。封装结构105均可配置为具有以基板110为基准的镜像结构。
下文中，将详细地描述根据本发明的电子电路组件。这里，将省略或简化与上述半导体封装模块100、101、102和103重复的描述。
图5是示出了根据本发明实施方式的电子电路组件的示图。参照图5，电子电路组件200可具有参照图1所描述的半导体封装模块100与RF模块210组合在其中的结构。半导体封装模块100和RF模块210可安装在同一基板220上。因此，半导体封装模块100和RF模块210可配置为共用基板220。
同时，通过介于其间的半导体封装模块100的外部连接结构140，可将半导体封装模块100表面安装在基板220上。例如，可通过将半导体封装模块100的外部连接结构140接合至基板220来制造电子电路组件200。因此，通过只将半导体封装模块100的外部连接结构140接合至基板220就可完整地制造出具有上述结构的电子电路组件200。因此，与通过使用单独的印刷电路板和连接器来将半导体封装模块100和RF模块210连接的结构相比，具有上述结构的电子电路组件200能够提高组装性和制造效率。
本实施方式通过举例描述了如下情况：电子电路组件200设置有参照图1所描述的半导体封装模块100，但是设置在电子电路组件200中的半导体封装模块100可以是选自参照图1～图4所描述的半导体封装模块100、101、102和103中的至少任意一个，且半导体封装模块100、101、102和103与基板220之间的接合结构、布置等可以进行各种改变。
图6是示出了根据本发明另一个实施方式的电子电路组件的示图。参照图6，电子电路组件300可具有参照图4所描述的半导体封装模块103与RF模块210组合在其中的结构。半导体封装模块103和RF模块210可安装在同一基板220上。因此，半导体封装模块103和RF模块210可配置为共用基板220。
同时，半导体封装模块103可配置为可从基板220拆卸下来。为此，基板220可包括半导体封装模块103装配在其中的空腔222。为此，空腔222可具有与半导体封装模块103相对应的形状。空腔222可以是穿透基板220的通孔。当空腔222是通孔时，如果半导体封装模块103被装配在基板220中，则半导体封装模块103的两个表面会暴露至外部。可选地，空腔222可以是形成在基板220的预定深度处的沟槽。当空腔222是沟槽时，半导体封装模块103最多只可插入至基板220的预定深度处。
当将半导体封装模块103装配在空腔222中时，与半导体封装模块103的外部连接结构160电连接的电路图案224可设置在基板220的区域中，该区域邻近于空腔222。
具有上述结构的空腔222可提供承插部(socket part)，从而半导体封装模块103以承插的方式装配在基板220中。承插部可以由多种形状的空腔来构成，诸如上述的通孔、沟槽等。在这种情况下，本实施方式通过举例描述了半导体封装模块103以承插的方式插入空腔222中的情况，但本发明不局限于此。又例如，本发明还可配置为以承插的方式将RF模块210插入空腔222中。
电子电路组件300配置为半导体封装模块103可从基板220拆卸下来。因此，将半导体封装模块103装配在基板220的空腔222中，从而使得能够完成电子电路组件300。因此，具有上述结构的电子电路组件300具有通过只将半导体封装模块103组装在基板220上就可完成其制造的结构，从而使得能够提高组装性和制造效率。
本实施方式通过举例描述了设置有参照图4所描述的半导体封装模块103的情况，但是设置在电子电路组件300中的半导体封装模块103可以是选自参照图1～图4所描述的半导体封装模块100、101、102和103中的至少一个。半导体封装模块100、101、102和103的接合结构、布置等可以进行各种改变。
同时，上述的电子电路组件200和300可设置在各种电子装置中。例如，电子电路组件200和300可设置在由电子元件120进行电操作的电子装置中。例如，电子电路组件200和300可设置在各种电子装置中，诸如移动装置、个人计算机、工业计算机、执行多种功能的逻辑装置等。这里，移动装置可以是以下各项中的任意一个：个人数字助理(PDA)、便携式计算机、网络平板电脑(webtablet)、移动电话、无线电话、膝上型计算机、存储卡、数字音乐系统及信息发送/接收系统。
根据本发明的半导体封装模块可配置为易于设置在基板上以与RF模块连接，使得半导体封装模块可以容易地电连接至RF模块。因此，根据本发明的半导体封装模块连接至RF模块，从而使得能够提高与用于形成电子电路组件的基板之间的组装性。
根据本发明的电子电路组件包括设置在不同区域中的半导体封装模块和RF模块，从而使得能够具有半导体封装模块与RF模块共用一块基板的结构。因此，根据本发明的电子电路组件不包括用于将半导体封装模块和RF模块连接的单独的柔性印刷电路板、连接器等，从而使得能够在具有简单结构的同时，可以减少电子电路组件的诸如发热、噪声等问题。
根据本发明的电子电路组件包括设置在不同区域中的半导体封装模块和RF模块，并且半导体封装模块可以可拆卸地设置在基板上。这时，半导体封装模块可配置为插入基板中。因此，根据本发明的电子电路组件能够具有提高组装性和集成度的结构。
已经结合目前被认为是实用的示例性实施方式，描述了本发明。尽管已描述了本发明的示例性实施方式，但是本发明还可用于各种其他的组合、变形和环境中。换句话说，本发明可以在说明书公开的本发明的构思的范围内、本公开的等同物的范围内和/或本发明所属技术领域的技术或知识的范围内进行改变或变形。提供上述示例性实施方式以解释实施本发明的最佳方式。因此，在使用其他发明(诸如本发明)的过程中，它们能够以本发明所属领域公知的其他方式来实施，并且可以以本发明的具体应用领域和使用中所需要的各种形式进行变形。因此，应当理解，本发明不局限于所公开的实施方式。应当理解，其他实施方式也包含在所附权利要求的精神和范围内。

Claims (19)

1.一种半导体封装模块，包括：
电路基板，具有外部连接图案；
电子元件，安装在所述电路基板上；
模制结构，具有包围所述电路基板的结构，以将所述电子元件密封而使其与外部环境隔离；以及
外部连接结构，所述外部连接结构的一部分连接至所述外部连接图案，另一部分暴露至所述模制结构的外部。
2.根据权利要求1所述的半导体封装模块，其中，所述模制结构包括：
第一模制层，覆盖其上安装了所述电子元件的所述电路基板的前表面，并选择性地暴露所述外部连接结构；
第二模制层，覆盖与所述前表面相对的所述电路基板的后表面；以及
第三模制层，覆盖所述电路基板的侧面，从而将所述第一模制层和所述第二模制层连接。
3.根据权利要求1所述的半导体封装模块，其中，所述外部连接结构包括焊球，所述焊球的一部分接合至所述外部连接图案，另一部分暴露至所述模制结构的外部。
4.根据权利要求1所述的半导体封装模块，其中，所述外部连接结构包括：
第一焊球，所述第一焊球的一部分接合至所述外部连接图案；以及
第二焊球，堆叠在所述第一焊球上，且具有暴露至所述模制结构外部的一部分。
5.根据权利要求1所述的半导体封装模块，其中，所述外部连接结构包括：
焊球，所述焊球的一部分接合至所述外部连接图案，另一部分暴露至所述模制结构的外部；以及
外部连接焊盘，接合至所述焊球的另一部分。
6.一种电子电路组件，包括共用一块基板的半导体封装模块及RF模块，
其中，所述半导体封装模块包括：
电路基板，具有外部连接图案；
电子元件，安装在所述电路基板上；
模制结构，具有包围所述电路基板的结构，以将所述电子元件密封而使其与外部环境隔离；以及
外部连接结构，所述外部连接结构的一部分连接至所述外部连接图案，另一部分暴露至所述模制结构的外部。
7.根据权利要求6所述的电子电路组件，其中，所述基板包括所述半导体封装模块插入其中的至少一个空腔，且所述半导体封装模块可拆卸地设置在所述空腔中。
8.根据权利要求7所述的电子电路组件，其中，所述空腔包括穿透所述基板的通孔，以及
所述通孔具有与所述半导体封装模块相对应的形状。
9.根据权利要求7所述的电子电路组件，其中，所述基板进一步包括电连接至所述外部连接结构的电路图案。
10.根据权利要求6所述的电子电路组件，其中，所述模制结构包括：
第一模制层，覆盖所述电路基板的前表面，其中所述电子元件安装在所述前表面上；
第二模制层，覆盖与所述前表面相对的所述电路基板的后表面；以及
第三模制层，覆盖所述电路基板的侧面，从而将所述第一模制层和所述第二模制层连接。
11.根据权利要求6所述的电子电路组件，其中，所述外部连接结构包括焊球，所述焊球的一部分接合至所述外部连接图案，另一部分暴露至所述模制结构的外部。
12.根据权利要求6所述的电子电路组件，其中，所述外部连接结构包括：
第一焊球，所述第一焊球的一部分接合至所述外部连接图案；及
第二焊球，堆叠在所述第一焊球上，且具有暴露至所述模制结构外部的一部分。
13.根据权利要求6所述的电子电路组件，其中，所述外部连接结构包括：
焊球，所述焊球的一部分接合至所述外部连接图案，另一部分暴露至所述模制结构的外部；及
外部连接焊盘，接合至所述焊球的另一部分。
14.一种电子电路组件，包括相互电连接的半导体封装模块和RF模块，
其中，所述半导体封装模块包括：
电路基板，具有外部连接图案；
电子元件，安装在所述电路基板上；
模制结构，具有包围所述电路基板的结构，以将所述电子元件密封而使其与外部环境隔离；以及
外部连接结构，所述外部连接结构的一部分连接至所述外部连接图案，另一部分暴露至所述模制结构的外部。
15.根据权利要求14所述的电子电路组件，其中，所述半导体封装模块和所述RF模块共用一块基板，以及
所述基板包括承插部，所述半导体封装模块和所述RF模块中的至少一个装配在所述承插部中。
16.根据权利要求15所述的电子电路组件，其中，所述承插部包括至少一个与所述半导体封装模块和所述RF模块中的任意一个的形状相对应的空腔。
17.根据权利要求15所述的电子电路组件，其中，所述半导体封装模块或所述RF模块以承插的方式插入所述承插部中或从所述承插部中分离。
18.根据权利要求15所述的电子电路组件，其中，所述基板邻近于所述承插部设置，以进一步包括电连接至所述外部连接结构的电路图案。
19.根据权利要求14所述的电子电路组件，其中，所述模制结构包括：
第一模制层，覆盖所述电路基板的前表面，所述电子元件安装在所述前表面上；
第二模制层，覆盖与所述前表面相对的所述电路基板的后表面；以及
第三模制层，覆盖所述电路基板的侧面，从而将所述第一模制层和所述第二模制层连接。
CN201010534591.2A 2010-06-21 2010-11-05 半导体封装模块及具有该模块的电子电路组件 Expired - Fee Related CN102290400B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2010-0058608 2010-06-21
KR20100058608 2010-06-21

Publications (2)

Publication Number Publication Date
CN102290400A true CN102290400A (zh) 2011-12-21
CN102290400B CN102290400B (zh) 2016-01-20

Family

ID=45327934

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010534591.2A Expired - Fee Related CN102290400B (zh) 2010-06-21 2010-11-05 半导体封装模块及具有该模块的电子电路组件

Country Status (2)

Country Link
US (1) US8581394B2 (zh)
CN (1) CN102290400B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030030542A1 (en) * 2001-08-10 2003-02-13 Von Hoffmann Gerard PDA security system
US20030071354A1 (en) * 2001-10-17 2003-04-17 Chin-Ying Tsai Wafer level chip scale package and method of fabricating the same
WO2005041295A2 (de) * 2003-10-15 2005-05-06 Infineon Technologies Ag Halbleitermodul mit gehäusedurchkontakten
CN1674281A (zh) * 2004-03-25 2005-09-28 三洋电机株式会社 混合集成电路装置
CN101714534A (zh) * 2008-09-29 2010-05-26 三洋电机株式会社 树脂片以及使用了该树脂片的电路装置的制造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0503805B1 (en) 1991-03-14 1996-08-21 STMicroelectronics, Inc. IC package having direct attach backup battery
JP2664878B2 (ja) * 1994-01-31 1997-10-22 インターナショナル・ビジネス・マシーンズ・コーポレイション 半導体チップパッケージおよびその製造方法
SG46955A1 (en) 1995-10-28 1998-03-20 Inst Of Microelectronics Ic packaging lead frame for reducing chip stress and deformation
US7176506B2 (en) * 2001-08-28 2007-02-13 Tessera, Inc. High frequency chip packages with connecting elements
JP4926692B2 (ja) 2006-12-27 2012-05-09 新光電気工業株式会社 配線基板及びその製造方法と半導体装置
KR20090090717A (ko) 2008-02-22 2009-08-26 삼성전기주식회사 시스템 인 패키지 모듈

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030030542A1 (en) * 2001-08-10 2003-02-13 Von Hoffmann Gerard PDA security system
US20030071354A1 (en) * 2001-10-17 2003-04-17 Chin-Ying Tsai Wafer level chip scale package and method of fabricating the same
WO2005041295A2 (de) * 2003-10-15 2005-05-06 Infineon Technologies Ag Halbleitermodul mit gehäusedurchkontakten
CN1674281A (zh) * 2004-03-25 2005-09-28 三洋电机株式会社 混合集成电路装置
CN101714534A (zh) * 2008-09-29 2010-05-26 三洋电机株式会社 树脂片以及使用了该树脂片的电路装置的制造方法

Also Published As

Publication number Publication date
US8581394B2 (en) 2013-11-12
CN102290400B (zh) 2016-01-20
US20110309501A1 (en) 2011-12-22

Similar Documents

Publication Publication Date Title
CN101952959B (zh) 集成电路封装及其制造方法
US8861217B2 (en) Systems and methods for providing vias through a modular component
US8921993B2 (en) Semiconductor package having EMI shielding function and heat dissipation function
US7365992B2 (en) Electronic circuit package
US9391009B2 (en) Semiconductor packages including heat exhaust part
US20150022985A1 (en) Device-embedded package substrate and semiconductor package including the same
CN103597593A (zh) 包括具有垂直集成相控阵天线和低频功率传递衬底的穿硅过孔管芯的芯片封装
CN102573279A (zh) 半导体封装及其形成方法
US8446738B2 (en) Motherboard assembly for interconnecting and distributing signals and power
US20090108431A1 (en) Inverted package-on-package (POP) assemblies and packaging methods for integrated circuits
US20060138630A1 (en) Stacked ball grid array packages
US7708566B2 (en) Electrical connector with integrated circuit bonded thereon
US20220369460A1 (en) Three dimensional foldable substrate with vertical side interface
JP2006323803A (ja) Ｓｄ／ｍｍｃカード
US20110188193A1 (en) Pin module and chip on board type use device
US8026616B2 (en) Printed circuit board, semiconductor package, card apparatus, and system
US20140374901A1 (en) Semiconductor package and method of fabricating the same
US20130292833A1 (en) Semiconductor device and method of fabricating the same
US8692133B2 (en) Semiconductor package
US7258573B1 (en) Multiple vertically stacked connector structure
CN102290400B (zh) 半导体封装模块及具有该模块的电子电路组件
US20140008772A1 (en) Semiconductor devices and methods of fabricating the same
KR101689546B1 (ko) 착탈형 전기 접속 구조와 이를 구비하는 전자기기
CN111727665B (zh) 电路板
US9099453B2 (en) Methods, circuits and systems for a package structure having wireless lateral connections

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20160120

Termination date: 20211105