CN102280451A

CN102280451A - 半导体器件及其制作方法

Info

Publication number: CN102280451A
Application number: CN2010102038039A
Authority: CN
Inventors: 沈忆华; 朱虹
Original assignee: Semiconductor Manufacturing International Shanghai Corp
Current assignee: Semiconductor Manufacturing International Shanghai Corp; Semiconductor Manufacturing International Beijing Corp
Priority date: 2010-06-13
Filing date: 2010-06-13
Publication date: 2011-12-14
Anticipated expiration: 2030-06-13
Also published as: CN102280451B

Abstract

本发明提供了一种半导体器件，包括：衬底；在所述衬底上形成的第一氧化物层；在所述第一氧化物层上形成的单晶硅层；在所述单晶硅层上形成的第二氧化物层；在所述第二氧化物层上形成的栅极。本发明还提供了一种制作半导体器件的方法，包括：提供衬底；在所述衬底上形成第一氧化物层；在所述第一氧化物层上形成单晶硅层；在所述单晶硅层上形成第二氧化物层；在所述第二氧化物层上形成栅极。根据本发明制作的半导体器件，不仅具有较低的工作电压，而且能够兼容于现有的生产线中。

Description

半导体器件及其制作方法

技术领域

本发明涉及半导体制造工艺，特别涉及半导体器件及其制作方法。

背景技术

通常，用于存储数据的半导体存储器分为易失性存储器和非易失性存储器，易失性存储器易于在电源中断时丢失数据，而非易失性存储器即使在电源中断时仍可保存数据。因此，非易失性半导体存储器已广泛地应用于移动通信系统、存储卡等。现有技术中，已经开发并大量生产浮栅和控制栅堆叠的堆叠栅式存储器。浮栅用于给电荷编程，而控制栅则用于控制浮栅。

近年来，提出多种非易失性存储器，例如EEPROM等，其中一种为具有硅-氧化物-氮化物-氧化物-硅(SONOS)结构的非易失性存储器，即SONOS存储器单元。现有技术中SONOS存储器单元的示意性横截面如图1A所示。提供半导体衬底101，半导体衬底101上形成有第一氧化物层102、氮化物层103和第二氧化物104形成的ONO结构，和栅极105。半导体衬底101内具有源/漏极106A和106B。

但是，这种SONOS器件结构的SONOS堆叠栅结构(ONOS)厚度较大，难以应用于32纳米及其以下的节点技术当中。有一种方法是减小SONOS结构中的氧化物层的厚度以降低堆叠栅结构的厚度。但是又有研究发现较薄的氧化物层会使得SONOS存储单元的电荷维持性质变得很差，主要原因在于电子会隧穿通过第一氧化物层，即便是在低电压情形下也是如此。而且堆叠栅的厚度较大，要实施特定擦除速度的电场就需要较大的电场以达到足够的空穴流密度。此外，电场越大，由栅极注入的电子就越多，并会使得SONOS器件的擦除饱和电压变高。另外，氮化物层不仅较难生长，而且氮化物层与氧化物层的势垒较小，电荷容易从氮化物中跑出来，这样容易造成数据的丢失。

现有技术中还提出了一种名为“相变存储器(PCM)”的非易失性存储器。如图1B所示，为相变存储器的横截面示意图。传统的相变存储器包括底部导电层110、顶部导电层111、在底部导电层110和顶部导电层111之间插入的相变材料层112、及/或电连接到底部导电层110和相变材料层112的接触单元113。可用绝缘层114包围底部导电层110和接触单元113的侧面。接触单元113的接触表面可电耦合连接到相变材料层112。晶体管115可电连接到底部导电层110，并可通过晶体管115提供电流给底部导电层110、顶部导电层111以及相变材料层112。提供给顶部导电层111的电流可流经相变材料层112、接触单元113、底部导电层110和晶体管115。

但是，这种相变存储器现阶段还只是在实验过程中，未进行大量生产。而且，由于与现有的非易失性存储器的结构和工艺相差较大，不能兼容于现有的生产线中，如需大批量制作相变存储器，则需重新建立生产线，这就需要投入大量地资金，成本较大。

因此，需要一种新的非易失性半导体器件及其制作方法，使其不仅具有较低的工作电压，而且能够兼容于现有的生产线中。

发明内容

在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。

本发明提供了一种半导体器件，包括：衬底；在所述衬底上形成的第一氧化物层；在所述第一氧化物层上形成的单晶硅层；在所述单晶硅层上形成的第二氧化物层；在所述第二氧化物层上形成的栅极。

优选地，所述单晶硅层是由非晶硅层进行退火工艺形成的。

优选地，形成所述非晶硅层是包括SiH₄的源气体在150～250摄氏度下进行制备。

优选地，形成所述非晶硅层的方式是等离子体增强化学气相沉积法。

优选地，所述退火工艺是快速热退火工艺或尖峰退火工艺。

优选地，所述退火工艺中采用的气体是Ar、He或N₂。

优选地，所述退火工艺在900～1300摄氏度下退火10～180秒。

优选地，所述第一氧化物层和所述第二氧化物层的材料是氧化硅或二氧化硅。

优选地，形成所述第一氧化物层的方法是炉管氧化法。

优选地，所述第一氧化物层的厚度为30～100埃。

优选地，所述单晶硅层的厚度为30～100埃。

优选地，所述第二氧化物层采用包括SiH₂Cl₂与N₂O的混合气体或者是SiH₄与N₂O的混合气体，在750～800摄氏度下进行制备。

优选地，所述第二氧化物层的方法是高温氧化法。

优选地，所述第二氧化物层的厚度是50～300埃。

本发明还提供了一种制作半导体器件的方法，包括：(a)提供衬底；(b)在所述衬底上形成第一氧化物层；(c)在所述第一氧化物层上形成单晶硅层；(d)在所述单晶硅层上形成第二氧化物层；(e)在所述第二氧化物层上形成栅极。

优选地，所述步骤(c)依次包括：(c₁)在所述第一氧化物层上形成非晶硅层；(c₂)对所述单非晶硅层进行退火工艺以形成单晶硅层。

优选地，以包括SiH₄的源气体在150～250摄氏度下制备所述非晶硅层。

优选地，所述退火工艺是快速热退火工艺或尖峰退火工艺。

优选地，所述退火工艺中采用的气体是Ar、He或N₂。

优选地，所述退火工艺在900～1300摄氏度下退火10～180秒。

优选地，形成所述第一氧化物层的方法是炉管氧化法。

优选地，所述第一氧化物层的厚度为30～100埃。

优选地，所述单晶硅层的厚度为30～100埃。

优选地，所述第二氧化物层的方法是高温氧化法。

优选地，所述第二氧化物层的厚度是50～300埃。

采用本发明的方法来制作SOSOS半导体器件，能够使堆叠栅结构的厚度较小，可以应用于32及其以下节点的技术当中。堆叠栅厚度较小的主要原因在于单晶硅层的厚度较小，仅为30～100埃。堆叠栅的厚度下降，能够使具有SOSOS半导体器件的存储器的工作电压下降，一般能够下降25％～35％左右，这大大节省了功耗，提高了产品的整体性能高。而且，采用缺陷很少的单晶硅层作为电荷俘获层，具有较好地电荷维持性，避免由于电荷逃离电荷俘获层而造成数据的丢失。相对于传统工艺中的SONOS结构而言，仅改变中间的“N”结构为“S”结构，其它层的工艺与传统工艺一致，由此可知，其生产线能够与SONOS的生产线兼容，这样就避免了由于重新建立生产线而需投入的大量成本。

附图说明

本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。在附图中，

图1A是传统的SONOS半导体器件的剖面结构示意图；

图1B是传统的PCM半导体器件的剖面结构示意图；

图2A至2E是根据本发明一个实施例的制作SOSOS半导体器件的示意图；

图3是根据本发明的实施例制作SOSOS半导体器件的工艺流程图。

具体实施方式

在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员来说显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。

为了彻底了解本发明，将在下列的描述中提出详细的步骤，以便说明本发明是如何来制作半导体器件的。显然，本发明的施行并不限定于半导体领域的技术人员所熟习的特殊细节。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。

在下列段落中参照附图以举例方式更具体地描述本发明。根据下列说明，本发明的优点和特征将更清楚。需要说明的是，附图均采用非常简化的形式且均使用非精准的比率，仅用以方便、清晰地辅助说明本发明实施例的目的。应该明白，当称如层、区域或衬底这样的元件在另一个元件“上”时，它可以直接在其它元件上或者可以存在居间元件。相反，当称一个元件“直接在”另一元件上时，不存在居间元件。

图2A至2E是根据本发明一个实施例的制作SOSOS(硅化物-氧化物-单晶硅-氧化物-硅化物)半导体器件的示意图。

如图2A所示，提供衬底201，衬底201的材料可包括本领域常用的任何半导体材料，例如，此半导体材料包括但不限于：Si、SiC、SiGe、SiGeC、Ge合金、GeAs、InAs、InP，以及其它III-V或II-VI族化合物半导体。半导体衬底还可以包括有机半导体或者如Si/SiGe、绝缘体上硅(SOI)、或者绝缘体上SiGe(SGOI)的分层半导体。在衬底201上形成第一氧化物材料层202。第一氧化物材料层202的材料可以是氧化物，例如氧化硅或二氧化硅，形成方式可以采用炉管氧化法。第一氧化物材料层202厚度选为20～100埃，优选为50～60埃。

接下来进行形成单晶硅材料层204的工艺步骤，形成单晶硅的方法有很多种，例如可以采用直流脉冲磁控溅射制备单晶硅材料层，采用的靶材为99％的高纯硅块体，溅射时功率密度为1～10W/cm²，靶材和基底的距离为50～200纳米，温度为100～160摄氏度。本实施例中采用先形成非晶硅再退火形成单晶硅的方法，不仅工艺简单，而且采用这种方法来形成非晶硅的速度较慢，这样就容易形成厚度较小的非晶硅层，从而容易形成厚度较小的单晶硅层。

如图2B所示，在第一氧化物材料层202上形成非晶硅材料层203，厚度为30～100埃。制备非晶硅材料层203的方法有很多种，例如磁控溅射法、CVD法等。本实施例中优选采用包括SiH₄气体的源气体进行制备，形成方式为PECVD(等离子体增强化学气相沉积)法，在150～250摄氏度下沉积形成非晶硅材料层203。

如图2C所示，进行退火工艺，使非晶硅材料层203转化成单晶硅材料层204。退火工艺可以是快速热退火、尖峰退火等工艺，所采用的气体可以是惰性气体，如Ar、He等，还可以是N₂等气体，在900～1300摄氏度下进行退火，退火时间为10～180秒。单晶硅材料层204为电荷俘获层，其俘获穿透第一氧化物材料层202的电子或空穴。至此，形成单晶硅材料层204的工艺步骤完成。

如图2D所示，在单晶硅材料层204的表面形成第二氧化物材料层205，厚度为50～300埃。形成方式可以是采用包括SiH₂Cl₂与N₂O的混合气体或者是SiH₄与N₂O的混合气体，在750～800摄氏度下进行高温氧化工艺。第二氧化物材料层205用来在写入或擦除操作器件，防止任何逃离单晶硅材料层204的电子或空穴到达接下来要形成的栅极材料层206。在第二氧化物材料层205上形成栅极材料层206，形成方式可以是CVD或PVD法，厚度可以是200～1000埃左右，材料可以采用高功函数的材料或者高功函数的材料搭配多晶硅，高功函数的材料可以是钽、钛、铂、氮化钽或氮化钛等。本实施例中，栅极材料层206选用掺杂多晶硅。

如图2E所示，采用掩模板(未示出)，依次刻蚀栅极材料层206、第二氧化材料层205、单晶硅材料层204、第一氧化物材料层202，分别形成具有图案的栅极206’、第二氧化物层205’、单晶硅层204’、第一氧化物层202’，即堆叠栅221结构。接着，在堆叠栅221的侧壁上以常规工艺形成侧墙207A和207B，然后以栅极206’、侧墙207A和207B为掩膜，采用离子注入方式形成源/漏极208A和208B。当施加适当地电压至栅极206’时，通过第一氧化物层202’的电子被俘获在单晶硅层204’中。当电子俘获在单晶硅层204’中时，存储数据“1”；当电子没有俘获在单晶硅层204’中时，存储数据“0”。

至此，完成整个SOSOS半导体器件的制作。

采用本实施例的方法来制作SOSOS半导体器件，能够使堆叠栅结构的厚度较小，可以应用于32及其以下节点的技术当中。堆叠栅厚度较小的主要原因在于单晶硅层的厚度较小，仅为30～100埃。堆叠栅的厚度下降，能够使具有SOSOS半导体器件的存储器的工作电压下降，一般能够下降25％～35％左右，这大大节省了功耗，提高了产品的整体性能高。而且，采用缺陷很少的单晶硅层作为电荷俘获层，具有较好地电荷维持性，避免由于电荷逃离电荷俘获层而造成数据的丢失。相对于传统工艺中的SONOS结构而言，仅改变中间的“N”结构为“S”结构，其它层的工艺与传统工艺一致，由此可知，其生产线能够与SONOS的生产线兼容，这样就避免了由于重新建立生产线而需投入的大量成本。

如图3所示，为根据本实施例的制作SOSOS半导体器件的工艺流程图。在步骤301中，提供衬底。在步骤302中，在衬底上形成第一氧化物材料层。在步骤303中，在第一氧化物材料层上形成非晶硅材料层。在步骤304中，对非晶硅材料层进行退火工艺，使非晶硅材料层变为单晶硅材料层。在步骤305中，在单晶硅材料层上形成第二氧化物材料层。在步骤306中，在第二氧化物材料层上形成栅极材料层。在步骤307中，采用掩膜板依次刻蚀栅极材料层、第二氧化物材料层、单晶硅材料层和第一氧化物材料层，分别形成栅极、第二氧化物层、单晶硅层和第一氧化物层。在步骤308中，在衬底中形成源/漏极。

根据如上所述的实施例制造的SOSOS半导体器件可应用于多种集成电路(IC)中。根据本发明的IC例如是存储器电路，如随机存取存储器(RAM)、动态RAM(DRAM)、同步DRAM(SDRAM)、静态RAM(SRAM)、或只读存储器(ROM)等等。根据本发明的IC还可以是逻辑器件，如可编程逻辑阵列(PLA)、专用集成电路(ASIC)、合并式DRAM逻辑集成电路(掩埋式动态随机存取存储器)、射频器件或任意其他电路器件。根据本发明的IC芯片可用于例如用户电子产品，如个人计算机、便携式计算机、游戏机、蜂窝式电话、个人数字助理、摄像机、数码相机、手机等各种电子产品中，尤其是射频产品中。

本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims

1.一种半导体器件，包括：

衬底；

在所述衬底上形成的第一氧化物层；

在所述第一氧化物层上形成的单晶硅层；

在所述单晶硅层上形成的第二氧化物层；

在所述第二氧化物层上形成的栅极。

2.如权利要求1所述的器件结构，其特征在于，所述单晶硅层是由非晶硅层进行退火工艺形成的。

3.如权利要求2所述的器件结构，其特征在于，形成所述非晶硅层是包括SiH₄的源气体在150～250摄氏度下进行制备。

4.如权利要求3所述的器件结构，其特征在于，形成所述非晶硅层的方式是等离子体增强化学气相沉积法。

5.如权利要求2所述的器件结构，其特征在于，所述退火工艺是快速热退火工艺或尖峰退火工艺。

6.如权利要求2或5所述的器件结构，其特征在于，所述退火工艺中采用的气体是Ar、He或N₂。

7.如权利要求2或5所述的器件结构，其特征在于，所述退火工艺在900～1300摄氏度下退火10～180秒。

8.如权利要求1所述的器件结构，其特征在于，所述第一氧化物层和所述第二氧化物层的材料是氧化硅或二氧化硅。

9.如权利要求8所述的器件结构，其特征在于，形成所述第一氧化物层的方法是炉管氧化法。

10.如权利要求7或8所述的器件结构，其特征在于，所述第一氧化物层的厚度为30～100埃。

11.如权利要求1所述的器件结构，其特征在于，所述单晶硅层的厚度为30～100埃。

12.如权利要求1或8所述的器件结构，其特征在于，所述第二氧化物层采用包括SiH₂Cl₂与N₂O的混合气体或者是SiH₄与N₂O的混合气体，在750～800摄氏度下进行制备。

13.如权利要求1或8所述的器件结构，其特征在于，所述第二氧化物层的方法是高温氧化法。

14.如权利要求1或8所述的器件结构，其特征在于，所述第二氧化物层的厚度是50～300埃。

15.一种制作半导体器件的方法，包括：

(a)提供衬底；

(b)在所述衬底上形成第一氧化物层；

(c)在所述第一氧化物层上形成单晶硅层；

(d)在所述单晶硅层上形成第二氧化物层；

(e)在所述第二氧化物层上形成栅极。

16.如权利要求15所述的器件结构，其特征在于，所述步骤(c)依次包括：

(c₁)在所述第一氧化物层上形成非晶硅层；

(c₂)对所述单非晶硅层进行退火工艺以形成单晶硅层。

17.如权利要求16所述的器件结构，其特征在于，以包括SiH₄的源气体在150～250摄氏度下制备所述非晶硅层。

18.如权利要求17所述的器件结构，其特征在于，形成所述非晶硅层的方式是等离子体增强化学气相沉积法。

19.如权利要求16所述的器件结构，其特征在于，所述退火工艺是快速热退火工艺或尖峰退火工艺。

20.如权利要求16或19所述的器件结构，其特征在于，所述退火工艺中采用的气体是Ar、He或N₂。

21.如权利要求16或19所述的器件结构，其特征在于，所述退火工艺在900～1300摄氏度下退火10～180秒。

22.如权利要求15所述的器件结构，其特征在于，所述第一氧化物层和所述第二氧化物层的材料是氧化硅或二氧化硅。

23.如权利要求22所述的器件结构，其特征在于，形成所述第一氧化物层的方法是炉管氧化法。

24.如权利要求21或22所述的器件结构，其特征在于，所述第一氧化物层的厚度为30～100埃。

25.如权利要求21或22所述的器件结构，其特征在于，所述单晶硅层的厚度为30～100埃。

26.如权利要求15或22所述的器件结构，其特征在于，所述第二氧化物层采用包括SiH₂Cl₂与N₂O的混合气体或者是SiH₄与N₂O的混合气体，在750～800摄氏度下进行制备。

27.如权利要求15或22所述的器件结构，其特征在于，所述第二氧化物层的方法是高温氧化法。

28.如权利要求15或22所述的器件结构，其特征在于，所述第二氧化物层的厚度是50～300埃。

29.一种包含如权利要求1～14中任一项所述的半导体器件的集成电路，其中所述集成电路选自随机存取存储器、动态随机存取存储器、同步随机存取存储器、静态随机存取存储器、只读存储器、可编程逻辑阵列、专用集成电路、掩埋式动态随机存取存储器和射频器件。

30.一种包含如权利要求1～14中任一项所述的半导体器件的电子设备，其中所述电子设备选自个人计算机、便携式计算机、游戏机、蜂窝式电话、个人数字助理、摄像机和数码相机。