CN102271446A

CN102271446A - 发光元件的控制电路

Info

Publication number: CN102271446A
Application number: CN2011101509176A
Authority: CN
Inventors: 河井周平; 藤村芳夫
Original assignee: On Semiconductor Trading Ltd
Current assignee: Semiconductor Components Industries LLC
Priority date: 2010-06-03
Filing date: 2011-06-03
Publication date: 2011-12-07
Anticipated expiration: 2031-06-03
Also published as: US20140327367A1; US8786348B2; JP2011254665A; US9485817B2; US20110298395A1; CN102271446B

Abstract

一种发光元件的控制电路，能够降低或抑制从发光元件的控制电路产生的噪声的影响，其具备：整流部(30)，其对交流电源进行全波整流；时钟产生部(42)，其生成并输出时钟信号CLK；第一比较器(40)，其将与流经上述发光元件(102)的电流相应的比较电压CS与基准电压REF进行比较；以及开关元件(38)，其与上述时钟信号CLK同步地变为导通状态，当在上述第一比较器(40)中的比较电压CS大于等于基准电压REF时变为截止状态，由此对流经发光元件(102)的电流进行导通和截止的切换。此时，通过使时钟产生部(42)中生成的时钟信号CLK的周期发生变动来降低或抑制噪声。

Description

发光元件的控制电路

技术领域

本发明涉及一种对发光元件进行控制的控制电路。

背景技术

目前正在开发一种利用发光二极管(LED)来作为照明用发光元件的照明系统。

图4表示以往的照明系统的控制电路100。控制电路100构成为包括整流部10、扼流线圈14、再生用二极管16、开关元件18、第一比较器20、锁存部22、缓冲元件24、第二比较器26以及非门元件28。图5是表示由控制电路100对照明系统进行控制的情况的时序图。

当对整流部10提供AC电源时，AC电源被全波整流。全波整流后的电压作为驱动电压被提供给LED 102的阳极端子。LED 102的阴极端子经由扼流线圈14、开关元件18以及电阻元件R1的串联连接而接地。通过由控制部对开关元件18进行导通和截止的切换控制，使电流经由扼流线圈14、开关元件18以及电阻元件R1流向LED 102，从而使LED 102发光。另外，再生用二极管16与LED102和扼流线圈14并联地设置，该再生用二极管16当开关元件18截止时将扼流线圈14中蓄积的能量再生至LED 102。

时钟产生部构成为包括第二比较器26和非门元件28。在输入到第二比较器26的非反转输入端子(+)的电压V+高于输入到反转输入端子(-)的电压V-的情况下，第二比较器26的输出为高电平(H)。此时，非门元件28的输出为低电平(L)。非门元件28的输出被施加到晶体管Tr1的栅极端子，第二比较器26的输出被施加到晶体管Tr2的栅极端子。因而，当第二比较器26的输出为高电平(H)而非门元件28的输出为低电平(L)时，晶体管Tr1为截止状态而晶体管Tr2为导通状态，施加电压VL作为第二比较器26的反转输入端子的电压V-。并且，第二比较器26的输出被施加到晶体管Tr3、Tr4的栅极端子。因而，当第二比较器26的输出为高电平(H)时，晶体管Tr3为截止状态而晶体管Tr4为导通状态，通过电流源I2蓄积在电容器C1中的电荷被放电，从而电容器C1的端子电压、即输入到第二比较器26的非反转输入端子的电压V+逐渐下降。

当电容器C1的端子电压、即输入到第二比较器26的非反转输入端子的电压V+下降且降至低于输入到第二比较器26的反转输入端子的电压VL时，第二比较器26的输出由高电平(H)切换为低电平(L)。

此时，非门元件28的输出变为高电平(H)。当第二比较器26的输出为低电平(L)而非门元件28的输出为高电平(H)时，晶体管Tr1为导通状态而晶体管Tr2为截止状态，第二比较器26的反转输入端子的电压V-变为高于电压VL的电压VH。另外，当第二比较器26的输出变为低电平(L)时，晶体管Tr3为导通状态而晶体管Tr4为截止状态，处于通过电流源I1对电容器C1充入电荷的充电状态，从而电容器C1的端子电压、即输入到第二比较器26的非反转输入端子的电压V+逐渐增加。

重复这样的动作，时钟产生部以固定周期生成脉冲状上升的时钟信号CLK并进行输出。锁存部22由SR锁存电路构成。锁存部22的置位端子S接收时钟信号CLK，当时钟信号CLK上升时，将输出信号Q置位为高电平(H)。输出信号Q经由缓冲元件24被施加到开关元件18的栅极端子，在时钟信号CLK的脉冲上升的时刻开关元件18被导通，从而电流流向LED 102。

另一方面，通过流经LED 102的电流而在电阻元件R1的两端产生的比较电压CS和固定的基准电压REF输入到第一比较器20。第一比较器20的输出被输入到锁存部22的复位端子R。当比较电压CS小于基准电压REF时，第一比较器20输出低电平(L)。此时，锁存部22维持目前的状态，流向LED 102的电流增加。在比较电压CS变得大于基准电压REF的时刻，第一比较器20将输出变为高电平(H)。由此，锁存部22被复位，开关元件18变为截止，流向LED 102的电流被切断。这样，能够控制流向LED 102的电流，从而控制LED 102的平均发光强度。

发明内容

发明要解决的问题

另外，当使用图4所示的发光元件的控制电路100以固定的时钟频率使发光元件进行动作时，有时会在时钟频率附近的频带产生尖峰噪声(spike noise)，会产生超过控制电路100所需的基准值的电磁噪声(EMI)。

因此，期望实现一种能够降低或抑制这种噪声的影响的发光元件的控制电路。

用于解决问题的方案

本发明的一个方式所涉及的发光元件的控制电路，其控制发光元件的发光强度，上述发光元件的控制电路的特征在于，具备：整流部，其对交流电源进行全波整流；时钟产生部，其生成时钟信号并进行输出；第一比较器，其对与流经上述发光元件的电流相应的比较电压与第一基准电压进行比较；以及开关元件，其与上述时钟信号同步地处于导通状态，当上述第一比较器中的上述比较电压大于等于上述第一基准电压时处于截止状态，由此根据在上述整流部中整流后的电压来对流经上述发光元件的电流进行关闭，其中，使上述时钟产生部生成的时钟信号的周期发生变动。

在此，上述时钟产生部具备：计数器，其与上述时钟信号同步地改变计数值；电容器，其与上述时钟信号同步地对充电和放电进行切换；以及第二比较器，其对与上述计数器的计数值相应地发生变动的第二基准电压与上述电容器的端子电压进行比较，其中，上述第二比较器根据上述第二基准电压与上述电容器的端子电压的比较结果来切换输出状态，从而输出脉冲来作为上述时钟信号。

发明的效果

根据本发明，能够降低或抑制从对LED等发光元件进行调光的控制电路产生的噪声的影响。

附图说明

图1是表示本发明的实施方式中的发光元件的控制电路的结构的图。

图2是表示本发明的实施方式中的时钟产生部的结构的图。

图3是表示本发明的实施方式中的发光元件的控制电路的动作的时序图。

图4是表示以往的发光元件(LED)的控制电路的结构的图。

图5是表示以往的发光元件(LED)的控制电路的作用的时序图。

附图标记说明

10：整流部；14：扼流线圈；16：再生用二极管；18：开关元件；20：第一比较器；22：锁存部；24：缓冲元件；26：第二比较器；28：非门元件；30：整流部；30a：整流桥电路；30b：熔丝；30c：滤波器；34：扼流线圈；36：再生用二极管；38：开关元件；40：第一比较器；42：时钟产生部；44：锁存部；46：缓冲元件；50：计数器；52：第二比较器；54：或非门元件部；100、200：控制电路；102：发光元件；200：控制电路；202：调光电路。

具体实施方式

如图1所示，本发明的实施方式中的发光元件的控制电路200构成为包括整流部30、扼流线圈34、再生用二极管36、开关元件38、第一比较器40、时钟产生部42、锁存部44以及缓冲元件46。另外，图2表示时钟产生部42的内部结构。

控制电路200对发光元件的发光进行控制。例如，该控制电路200与照明用的发光二极管(LED)102相连接来控制流向LED102的电流。图3表示本实施方式的控制电路200中的各部件的电压/电流。

控制电路200与调光电路202相连接而使用，该调光电路202对使用于白炽电灯的调光系统的交流电压Sin的导通角进行控制。调光电路202与控制电路200的整流部30相连接。即，调光电路202接收交流电压Sin，根据调光电位器等的调整信号来调整交流电压Sin的导通角并输出调整交流电压Smod。

整流部30构成为包括整流桥电路30a。整流部30接收调整交流电压Smod，将调整交流电压Smod进行全波整流后作为全波整流电压Srec进行输出。如图1所示，也可以在整流部30中设置保护用的熔丝30b、用于去除噪声的滤波器30c。

在整流部30的后级能够根据全波整流电压Srec使LED 102发光，由此由调光电路202对LED 102进行调光。

对LED 102的阳极端子提供全波整流电压Srec。LED 102的阴极端子经由扼流线圈34、开关元件38以及电压检测用电阻R1接地。

扼流线圈34是为了使LED 102和开关元件38中流通的电流断续而设置的。扼流线圈34上也可以设置前馈线圈以能够对各部件也提供电源电压。

开关元件38是为了提供/切断流向LED 102的电流而设置的。开关元件38作为具有与LED 102的消耗电力相应的电容的元件，例如可应用大功率电力场效应晶体管(MOSFET)等。

再生用二极管36是续流二极管，与LED 102和扼流线圈34并联地连接。当开关元件38被截止时，再生用二极管36将蓄积在扼流线圈34中的能量再生至LED 102。

时钟产生部42生成脉冲状上升的时钟信号CLK并进行输出。本实施方式的时钟产生部42并非以固定的周期来生成并输出时钟信号CLK的，而是在改变脉冲的间隔的同时生成时钟信号CLK并进行输出。后面会对时钟产生部42的结构和功能进行说明。

锁存部44由SR锁存电路构成。锁存部44的置位端子S接收时钟信号CLK，当时钟信号CLK上升时，锁存部44将输出信号Q置位为高电平(H)。另一方面，通过流经LED 102的电流而在电阻元件R1的两端所产生的比较电压CS和固定的基准电压REF输入到第一比较器40。基准电压REF是作为用于限制开关元件38的导通和截止的切换动作的阈值的电压。比较电压CS被输入到非反转输入端子(+)，基准电压REF被输入到反转输入端子(-)。第一比较器40的输出被输入到锁存部44的复位端子R。

当比较电压CS小于基准电压REF的情况下，第一比较器40输出低电平(L)。此时，锁存部44维持目前的状态。在比较电压CS变得大于基准电压REF的时刻，第一比较器40的输出变为高电平(H)。由此，锁存部44被复位，输出信号Q变为低电平(L)。锁存部44的输出经由缓冲元件46被施加到开关元件38的栅极端子，在时钟信号CLK的脉冲上升的时刻，开关元件38导通，电流流向LED 102。在比较电压CS变得大于基准电压REF的时刻，第一比较器40的输出变为高电平(H)。由此，锁存部44被复位，开关元件38截止，从而流向LED 102的电流被切断。这样，能够对流经LED 102的电流进行控制，从而控制LED 102的平均发光强度。

在本实施方式中，时钟产生部42改变脉冲的时间间隔并输出时钟信号CLK。下面，参照图2和图3来说明时钟产生部42。

如图2所示，时钟产生部42构成为包括计数器50、第二比较器52以及或非门(NOR)元件部54。

计数器50接收第二比较器52的输出、即时钟信号CLK，在时钟信号CLK由低电平(L)变更为高电平(H)的时刻对计数值X进行减计数。计数器50仅将输出端子Q1～Q5中的与计数值X相对应的编号的输出端子QX(X为1～5的整数)设为低电平(L)，而将其它输出端子设为高电平(H)。输出端子Q1～Q5分别被输入到或非门元件部54所包括的各或非门元件中。

在图2所示的时钟产生部42的例子中，计数器50为对1～5的值进行循环计数的结构。即，在时钟信号CLK由低电平(L)变更为高电平(H)的时刻计数值50使计数值以5→4→3→2→1→5→...的方式改变。在计数值为5的情况下，计数器50仅将输出端子Q5设为低电平(L)，而将其它输出端子Q1～Q4设为高电平(H)。另外，在计数值为4的情况下，计数器50仅将输出端子Q4设为低电平(L)，而将其它输出端子Q1～Q3和Q5设为高电平(H)。对其它计数值也采用同样的方式。

第二比较器52在输入到非反转输入端子(+)的电压V+高于输入到反转输入端子(-)的电压V-的情况下，将时钟信号CLK设为高电平(H)。另外，第二比较器52在输入到反转输入端子(-)的电压V-高于输入到非反转输入端子(+)的电压V+的情况下，将时钟信号CLK设为低电平(L)。通过重复这两种状态来从第二比较器52输出脉冲状的时钟信号CLK。

来自第二比较器52的时钟信号CLK被分别输入到或非门元件部54所包括的各或非门元件中。另外，连接至输出端子Q1～Q5的各或非门元件的输出端子分别与晶体管Tr1～Tr5的栅极端子相连接。或非门元件部54的各或非门元件在被分别输入的输出端子Q1～Q5和时钟信号CLK均为低电平(L)时，将输出设为高电平(H)，而当不是如上情况时，或非门元件部54的各或非门元件将输出设为低电平(L)。即，如果当与计数器50的计数值X对应的输出端子QX(X为1～5的整数)为低电平(L)时，时钟信号CLK变为低电平(L)，则与输出端子QX相连接的或非门元件的输出变为高电平(H)，与该或非门元件相连接的晶体管TrX(X为1～5的整数)为导通状态。另外，其它晶体管为截止状态。由此，在时钟信号CLK为低电平(L)的状态下，从串联连接的电阻元件组的端子电压VH1～VH5中选择与计数值X对应的端子电压VHX(X为1～5的整数)，并输入到第二比较器52的反转输入端子。

并且，对晶体管Tr7、Tr8的栅极端子施加来自第二比较器52的时钟信号CLK。当第二比较器52的输出为低电平(L)时，晶体管Tr7为导通状态而晶体管Tr8为截止状态，处于通过电流源I1对电容器C1充入电荷的充电状态，从而电容器C1的端子电压、即输入到第二比较器52的非反转输入端子的电压V+逐渐增大。然后，当输入到第二比较器52的非反转输入端子的电压V+比输入到第二比较器52的反转输入端子的端子电压VH1～VH5中的一个端子电压大时，第二比较器52的输出由低电平(L)切换为高电平(H)。

在此，电阻元件组的端子电压VH1～VH5具有如下关系：VH5＞VH4＞VH3＞VH2＞VH1。如图3所示，每当时钟信号CLK由高电平(H)切换为低电平(L)时，输入到第二比较器52的反转输入端子的电压以如下形式进行切换：端子电压VH5→VH4→VH3→VH2→VH1→VH5→...。因而，电容器C1的充电期间、即时钟信号CLK为低电平(L)的期间与端子电压VH1～VH5中的被输入到第二比较器52的反转输入端子的电压相应地变化。

另外，对晶体管Tr6的栅极端子施加来自第二比较器52的时钟信号CLK。因而，在时钟信号CLK为高电平(H)的状态下，晶体管Tr6为导通状态，并对第二比较器52的反转输入端子施加电压VL。电压VL是低于电阻元件组的端子电压VH1～VH5中的任一个的电压值。

并且，当第二比较器52的输出为高电平(H)时，晶体管Tr7为截止状态而晶体管Tr8为导通状态，通过电流源I2蓄积在电容器C1中的电荷被放电，从而电容器C1的端子电压、即输入到第二比较器52的非反转输入端子的电压V+逐渐下降。另外，当电容器C1的端子电压、即输入到第二比较器52的非反转输入端子的电压V+下降且降至低于输入到第二比较器52的反转输入端子的电压VL时，第二比较器52的输出由高电平(H)切换为低电平(L)。

重复这种动作，时钟产生部42生成时钟信号CLK并进行输出。此时，如上所述，时钟信号CLK的周期也与计数器50的计数值的变化相应地改变。与此同时，开关元件38为导通状态的周期也与计数器50的计数值的变化相应地改变。此时，优选对输入到第二比较器52的反转输入端子的电压进行切换以使时钟信号CLK的频率相对于中心值在±5％以上且±10％以下的范围内变化。例如，优选当将时钟信号CLK分五个阶段进行切换时，以时钟信号CLK的频率为0.93f、0.965f、1f、1.035f、1.07f的方式来设定端子电压VH1～VH5。

这样，在本实施方式的控制电路200中，通过随时改变时钟信号CLK的周期能够扩大尖峰噪声的频率分布，从而降低或抑制特定频率的噪声的影响。

此外，在本实施方式中，设为对计数器50的计数值循环地进行减计数的结构，但也可以是交替地进行加计数和减计数的结构。例如，当计数值在1～5的范围内时，也可以使计数值以1→2→3→4→5→4→3→2→1→2...的形式依次改变。另外，在本实施方式中，根据计数值而选择出的电位是一个，但也可以根据计数值对电位进行随机切换。

另外，在本实施方式的控制电路200中，设为分五个阶段来改变时钟信号CLK的周期的结构，但并不限定于此。通过改变计数器50的计数范围、电阻元件组的端子电压以及晶体管的个数等能够使时钟信号CLK的周期以任意阶段数来发生变更。

在本实施方式中，VL电平为固定而VH电平与计数值相应地进行切换，同样地，也可以是VH电平为固定而VL电平与计数值相应地进行切换。

Claims

1.一种发光元件的控制电路，用于控制发光元件的发光强度，其特征在于，具备：

整流部，其对交流电源进行全波整流；

时钟产生部，其生成时钟信号并进行输出；

第一比较器，其将与流过上述发光元件的电流相应的比较电压与第一基准电压进行比较；以及

开关元件，其与上述时钟信号同步地变为接通状态，而当上述第一比较器中上述比较电压大于等于上述第一基准电压时变为断开状态，由此根据由上述整流部整流得到的电压来对流向上述发光元件的电流进行接通和断开的切换，

其中，使上述时钟产生部生成的时钟信号的周期发生变动。

2.根据权利要求1所述的发光元件的控制电路，其特征在于，

上述时钟产生部具备：

计数器，其与上述时钟信号同步地改变计数值；

电容器，其与上述时钟信号同步地切换为充电和放电；以及

第二比较器，其将与上述计数器的计数值相应地发生变动的第二基准电压与上述电容器的端子电压进行比较，

其中，上述第二比较器根据将上述第二基准电压与上述电容器的端子电压比较的结果来切换输出状态，从而输出脉冲作为上述时钟信号。