CN102263103A - 包括具有分等级的图案密度的管芯密封的半导体器件 - Google Patents

Abstract

本发明涉及一种包括具有分等级的图案密度的管芯密封的半导体器件。半导体器件的管芯密封可具有变化的图案密度，以使该管芯区域及该管芯密封之间的梯度得以减少。因此，就该管芯密封的给定宽度而言，可达成需要的机械稳定性，但又同时可减少该管芯区域与该管芯密封之间的地形差异，从而对复杂的平版印刷工艺贡献较好的工艺条件。

Description

包括具有分等级的图案密度的管芯密封的半导体器件

技术领域

一般而言，本发明关于集成电路的领域，且尤关于形成在半导体器件的金属化系统中的管芯密封结构。

背景技术

今日的全球化市场迫使大量商品的制造者提供高品质、但低价格的商品。因此，改善产率及工艺效率并进而将生产成本予以最小化是重要的。此对于半导体制造的领域而言，是再正确不过了，这是因为半导体制造的领域结合了尖端科技与大量生产技术。因此，半导体制造商的目标为减少原料及消耗品的消耗，但与此同时却又能改善工艺工具利用性，这是因为在现代半导体设施中需要设备，而这些设备又是相当昂贵、并且代表总体生产成本的主要部分。因此，高工具利用性与高生产产率(也就是，良好器件相对于不良器件的比例很高)的结合，会导致增加的获利性。

集成电路通常是在自动化或半自动化的设施中加以制造，在该设施中，产品通过为数甚多的工艺及测量步骤，以完成该器件。半导体器件所必需通过的工艺步骤及测量步骤的数目和类型取决于将被制作的半导体器件的细节(specifics)。集成电路的通常工艺流程可包含多个照像式平版印刷(photolithography)步骤，以将特定器件层的电路图案成像至抗蚀层(resist layer)，该抗蚀层接下来会被图案化，以形成抗蚀掩模(resist mask)，该抗蚀掩模是用在将器件特征通过例如蚀刻、植入、沉积、抛光及退火工艺和类似者而形成在器件层的其它工艺中。因此，依据该特定器件的各个层的特定平版印刷掩模块而一层一层地实施多个工艺步骤。举例来说，复杂的CPU需要数百个工艺步骤，每一个工艺步骤均必需实行在特定的工艺裕度(margin)内，以实践考虑中的器件的规格(specification)。

为了这些原因，通常获得多个测量数据，以用来控制生产工艺，例如平版印刷工艺及类似者，获得测量数据可通过提供专属的测试结构来加以完成，而这些测试结构通常位在该实际的管芯区域以外的地区(也称为框架区域(frame region))中，框架区域可用来于分开个别的管芯区域时，将该衬底切成小方块。在用来完成半导体器件(例如CPU或类似者)的复杂制造程序期间，例如通过检查工具及类似者，创造了难以计数的测量数据，此乃由于彼此之间相依性难以评估的复杂制造工艺的数量过多，以致于工厂目标仅能针对特定工艺或程序来建立，其中，假定这些目标数值可提供工艺窗口，以获得该完成器件的希望最终电气行为。也就是，可依据个别的线内(inline)测量数据来监视或控制该等复杂的个别工艺或相关程序，以使该相应工艺结果得以在该特定的工艺裕度内，这些工艺裕度轮流由考虑中的产品的最终电气性能来加以决定。因此，鉴于增加的总体工艺控制及基于该最终电气性能而适当定下该各种工艺的目标，电气测量数据是根据该框架区域中所提供的专属测式结构而创造的。这些电气测试结构可包含适当的电路组件，例如，电阻器、导线、电容器及类似者，该电路组件适当地连接至相应的探针(probe)，以使专属的测量策略得以评估该测试结构中各种关键组件的电气性能。

在复杂的半导体器件中，不仅相应的半导体层之中或之上的电路组件需要彻底监视，该半导体器件的金属化系统也是高度复杂的，因此需要复杂的工艺及材料监视技术。由于基于半导体的电路特征(例如，晶体管及类似者)的关键尺寸(critical dimension)持续缩小，该金属化系统中与关键尺寸及电气性能有关的器件特征也必需持续地增强。举例来说，由于器件等级(level)中增加的包装密度，电路组件(例如，晶体管及类似者)的电气连接需要多个堆栈的金属化层，其可包含金属线及相应的通孔(via)，以提供考虑中的半导体器件复杂的布线系统(wiring system)。提供中等数目个堆栈的金属化层与多个和工艺相关的挑战有关，从而需要有效率的监视及控制策略。举例来说，在复杂的应用中，通过使用具有低介电常数的介电材料并结合高导电性的金属(例如，铜、铜合金及类似者)，通常可增加金属化系统中的电气性能。由于基于减少的介电常数的介电材料(也称为低-k介电质)及高度导电的金属(例如，铜)来形成金属化系统的制造工艺可包含多个非常复杂的制造步骤，因此，通常需要连续验证该工艺的结果，以监视该金属化系统的整体电气性能及相关的制造策略的性能。

举例来说，在半导体制造设施中处理铜材料，会由于考虑到材料沉积、图案化该材料及类似者的铜的特定特性，而需要与获得金属线及通孔有关的特定细节。也就是，由于已为大家所接受的的CVD(化学气相沉积)工艺及类似者可能无法有效率地沉积铜，并且因为铜无法形成多个已为大家所接受的各向异性(anisotropic)蚀刻配方所使用的易失性蚀刻副产品，所以，通常第一个沉积并且图案化介电材料，以包含用在金属线及通孔的开口，随后以复杂的沉积方案填满该开口，该沉积方案可包含沉积任何适当的导电阻障(barrier)材料并结合以电气化学沉积技术来施加铜块(copper bulk)。之后，在该先前沉积程序期间所创造的的过多材料必需加以去除，该过多材料的去除(至少在该去除工艺的特定阶段)通常是通过化学机械抛光或平坦化工艺来加以完成，从而获得希望埋设在该介电材料中电气绝缘金属线。如先前所指出的，金属线的尺寸必需减少，以符合增加的希望包装密度，也从而需要在该相应的金属性之间减少空间，其轮流必需使用低-k介电材料，以将寄生RC(电阻电容)时间常数维持在希望的低值，这是由于信号行进延迟通常会显著地被金属化系统的性能影响。由于将在金属化系统中所提供的电气连接的复杂性，多个金属化层堆栈在彼此的顶部，其因此需要复杂的平版印刷工艺，以形成用来图案化考虑中的金属化层的介电材料的相应蚀刻掩模，随后进行具有最终去除工艺程序的复杂沉积方案，在该最终去除工艺程序中，过多的材料会被去除，并且，所产生的表面地形(topography)会因此增强，以使接下来的复杂平版印刷工艺得以图案化后续的金属化层的介电材料。举例来说，用来形成通孔(也就是，从一个金属化层的一条金属线延伸至邻接金属化层的另一条金属线的垂直接触组件)的工艺，可涉及高度关键的平版印刷工艺并结合蚀刻工艺，但接下来可能结合种子层(seedlayer)的填充导电材料(例如，薄导电阻障材料)，可代表关键工艺步骤，因此对考虑中的金属化层的总体电气性能具有显著的影响。此外，就产生的工艺输出方面而言，许多这些复杂的制造工艺(例如，平版印刷、蚀刻、抛光及类似者)可依赖有兴趣的管芯区域的范围内的局部邻近地区。也就是说，蚀刻行为、沉积行为、抛光行为及类似者局部地依赖图案密度(也就是，适当选定的单位面积中所提供的电路特征(金属线及通孔)的数目及尺寸)，以致于可能发生与具有不同图案密度的器件面积有关的特定工艺变异。举例来说，中等低的图案密度(也就是，每单位面积中器件特征(例如，沟(trench)、通孔、栅极电极及类似者)的数目)的器件面积的去除率中的差异可能不同于增加的图案密度的面积中的去除率，从而在显示不同图案密度的器件区域中创造不同的高度等级。然而，该高度等级中的差异可能负面地影响所实施的平版印刷中的工艺结果，以定义相应的器件等级中的关键特征尺寸。由于平版工艺代表用以获得器件特征(例如，晶体管、金属线、通孔及类似者)的关键尺寸的基础，因此，关键尺寸中的相应差异、及这些器件因此产生的总体性能的差异，可能会发生。

众所周知，针对稳定地改善平版印刷系统的光学性质(例如，就数值孔径(numerical aperture)、聚焦景深(depth of focus)及所使用的光源的波长方面)，已作出了很大的努力。光学系统的分辨率正比于所使用的光源的波长及工艺相关因素，并且反比于数值孔径。为了这个原因，可减少波长及/或减少工艺相关因素及/或增加数值孔径，以企图增加总体分辨率。近年来，这三种方法均已同时采用，从而导致高度复杂的平版印刷系统，其中，该最终达成的分辨率仍远低于曝露辐射(exposure radiation)的波长。另一方面，聚焦景深(也就是，物体可充分正确地成像的范围)是反比于数值孔径的平方，以致于最近在增加数值孔径中的发展已经导致聚焦景深的显著减少，其因此可显著地影响成像工艺的性能，这是由于相应的地形可因此导致最终关键尺寸的显著修正，其接着可导致例如复杂的集成电路的性能相应的缺乏一致性。

在表面地形中创造显著差异的一种来源为实际管芯区域与框架区域之间的地区，在该地区中，通常提供所谓的管芯密封(die seal)，以在框架区域的周围划界(delimit)实际管芯区域，在该框架区域中提供划线(scribe line)，以于分开个别的半导体芯片时，将该衬底切成小方块。在将该衬底切成小方块的期间，通常可将显著的机械力作用在邻近的管芯区域上，该机械力可在例如复杂金属化系统内导致损坏。如以上所讨论的，在复杂的半导体器件中，金属化系统通常是以具有3.0、更小的介电常数的复杂介电材料所形成，然而，相较于已为大家所接受的传统介电材料(例如，二氧化硅、氮化硅及类似者)，该介电材料可能具有显著降低的机械稳定度。因此，在切割工艺时，该显著的机械力可能导致破裂、材料脱层(delamination)事件及类似者的形成，其可能导致金属化系统更致命的故障，并且也可能对管芯区域贡献显著的额外污染。为了这个原因，管芯密封是设置在半导体器件的金属化系统中，以连接半导体衬底，并提供强固的机械阻障，在该阻障中，可容置机械力，但并不会在实际管芯区域内的金属化系统中引发显著的损坏。一般而言，管芯密封区域可在后续的各个金属层中包含任何适当形状的金属特征(例如，线部分、通孔及类似者)，以形成强固的壁件(wall)或阻障，图1a至图1c将有更详细的描述。

图1a示意地说明半导体器件100在被切成小方块以提供个别的半导体芯片之前的任何制造阶段的上视图。器件100可包括多个管芯或芯片110，其中，为了方便起见，图1a中说明单一芯片110。然而，应了解到，多个这种半导体芯片或管芯110是设置成阵列(array)，该阵列被相应的框架区域140所分开，如先前所指出的，框架区域140可用来定义适当的切割线，并且可用来形成任何的测试结构，以不消耗宝贵的芯片面积。管芯或芯片110可具有适当的几何配置，例如像图1a所显示的，可使用大致像正方形的布局(layout)，但在其它案例中，可使用任何其它方形布局。芯片110包括管芯区域120，将了解到，管芯区域120为包含一个或多个半导体层及其它器件等级(例如，多个金属化层，其可形成管芯区域120中所设置的任何实际电路组件的布线网络)的任何适当的衬底材料。管芯密封区域130可横向地划界管芯区域120，可了解到，管芯密封区域130为该金属化系统中所设置的多个紧密地包装的金属特征，以形成机械性稳定的阻障件。因此，管芯密封区域130可延伸通过所有的金属化层，并且也可连接至半导体器件100的衬底材料。一般而言，管芯密封区域130中金属特征的密度可电气连接、并因此可接着连接至例如该半导体材料或衬底，以增强管芯区域120中任何电路系统的总体电气强固性。

图1b示意地说明半导体器件100的部分的上视图，该部分在图1a中是标示为B。如所说明的，管芯密封130可包括位在管芯区域120与框架区域140之间的密封区段130a、130b，可能另具有位在区段130a、130b之间的额外缓冲区段130c。每一个密封区段130a、130b均可包括紧密结构的金属化特征130，其形式例如为金属线部分及类似者，金属化特征131可彼此互连，从而提供紧密“编织(fabric)”的含金属特征，其可提供希望的较佳机械强度。如以上所指出的，金属特征131可在复杂的介电材料(例如，低-k介电材料)中形成，其本身可具有低机械稳定性。因此，在管芯密封130中，金属的总体密度是明显地高于管芯区域120，以补偿复杂的低-k介电材料所减少的机械稳定性。应了解到，如果考虑到总体稳定性及类似者的优点，则缓冲区域130c在其它传统的设计中可予以省略。如所指出的，管芯密封区域130可定义边界130d，以划界管芯区域120，并且也可定义边界130f，以分开框架区域140。

应了解到，图1b中所显示的布局，在本质上仅为说明，因此，可代表特定金属化层的布局，但其下方层可与其不同，并可适当地经由沟、通孔及类似者，而连接至邻近的金属化层。一般而言，管芯密封130的宽度(由130w所指示的)可由边界130d及130f之间的横向延伸所定义，并具可选择为5μm(微米)至25μm，与甚至更多，视考虑中的半导体器件的特定要求而定。也就是说，金属化系统总体的稳定性显著地依赖金属化层的数目及其中所使用的材料，因此，可适当地选择宽度130w，以减少将衬底切成小方块的期间中的任何损坏。举例来说，管芯密封区域130的减少的厚度通常会导致减少的机械稳定性，以致于对于许多需要多个基于低-k介电质的堆栈的金属化层(例如，五个或更多个金属化层)的复杂半导体器件而言，可能不希望不大于5μm的宽度。另一方面，使用大于23μm的宽度可能导致不当地消耗衬底的面积，这是由于通常多个半导体芯片是设置在单一衬底上，并且因此增加管芯密封的宽度可因此减少可被置放在单一衬底上的芯片的整体数目。

图1c示意地说明半导体器件100的剖视图，其中，管芯区域120的部分与管芯密封130的部分是以示意的方式来加以说明。如所显示的，器件100包括衬底101(例如，硅衬底、或任何其它半导体衬底)，但在其它案例中，可提供介电材料。此外，半导体层102(例如，硅层或任何其它适当的半导体材料)可形成在衬底101之上，电路组件104(例如，以电阻器及类似者的形式)设置在衬底101中及衬底101之上。如先前所解释的，在复杂的应用中，电路组件104中至少有一些是以50nm(纳米)、更小的关键尺寸来加以形成。电路组件104可埋设在接触等级103的介电材料中，在接触等级103之上设置金属化系统150。金属化系统150包含多个金属化层，为了方便起见，其中仅说明金属化层151、152及153。在每一个金属化层151、152、153中分别设置相应的金属特征151a、152a、153a(例如，以金属线、通孔及类似者的形式)。这些金属特征151a、…、153a可形成设置在管芯区域120中的任何功能性电路部分所用的布线网络。另一方面，在管芯密封区域130中，金属特征131是依据任何希望的配置来加以设置，以提供希望的高金属密度，其中，如先前所讨论的，金属特征131在不同的金属化层中可有不同的基本布局，然而，个别金属层之间的适当连接可在管芯密封区域130中完成。因此，管芯密封区域130可至少经由金属化系统150延伸，并且可通常经由接触等级103中所设置的适当接触组件，而连接半导体层102(未显示)。

一般而言，如以上所解释的，金属化系统150可以制造技术及材料系统来加以形成。因此，基于许多制造工艺对局部图案密度的相依性，可能产生不同的高度等级，特别是在金属化系统150中，这是由于管芯密封区域130中显著增加的图案密度，就算是非常复杂的平坦化技术也无法加以补偿。因此，图案化后续金属化层的介电材料所必需施加的进一步复杂平版印刷工艺可导致高度不均匀的工艺结果，这是由于复杂的平版印刷系统中仅容许非常限制的聚焦景深，如以上所描述的，但在聚焦景深的可容许窗口中甚至可观看到关键尺寸的显著变化。因此，除了难以在平版印刷系统的自动对准程序期间决定适当的聚焦景深外，内部管芯地区及管芯密封130的附近所产生的关键尺寸也会因不同的高度等级而有所变化。类似地，就管芯区域120的中央地区中所设置的组件而言，在该框架区域中所形成的任何测试结构均可具有不同的关键尺寸，并且可因此减少从相应的测试结构所获得的任何测量数据的真实性(authenticity)。

如以上所讨论的，可能较不希望减少管芯密封区域130的宽度以减少其对半导体器件的总体地形所产生的负面影响，这是由于该产生的机械稳定性可能不足以在切割工艺期间，适当地保护该管芯区域。

鉴于以上所描述的情况，本发明是关于包含管芯密封的半导体器件，其具有适当的机械稳定性，但又能避免或至少减少以上所确认的一个或多个问题的影响。

发明内容

一般而言，本发明提供具有较好的管芯密封配置的半导体器件，该管芯密封可对实际的管芯区域提供希望的高机械整合性，但却减少地形中的明确差异，如传统设计中所通常引起的。为了达到这个目的，可通过至少在该实际管芯区域及该管芯密封之间的区域中提供分等级(graded)或变化的图案密度，来减少该管芯区域及该管芯密封区域之间的图案密度的显著“梯度(gradient)”。也就是，该金属化系统的至少一些金属化层(该管芯密封设置在其中)中的金属材料的总体数量，可在分开该管芯密封及该实际管芯区域的边界处减少，因此该管芯区域之间、尤其是该管芯的边缘区域与该管芯密封中面对该实际管芯区域的部分之间的总体图案密度的差异可因此减少，从而也对该实际管芯区域及该管芯密封之间的图案密度提供实质分等级的转换。因此，任何相应的制造工艺(例如，沉积、蚀刻、平坦化工艺及类似者)均可在表面地形中导致较不明确的差异，该较不明确的差异可因此在复杂的平版印刷工艺期间，提供较好的条件。在本文所揭露的一些实施例中，该管芯密封中也可在面对该框架区域的部分中具有减少的图案密度，从而也在该框架区域中，提供较好工艺条件(尤其是平版印刷条件)，因此该框架区域及该实际管芯区域之间的高度等级可具有减少的差异。因此，在此案例中，个别的测试结构可针对该管芯区域中的实际电路组件，具有较好的确实性，从而也对较好的总体工艺控制及器件可靠性作出贡献。

本文所揭露的一个说明半导体器件包括半导体层，该半导体层是形成在衬底之上，并且包括多个电路组件。该半导体器件进一步包括金属化系统，该金属化系统形成在该半导体层之上，且包括多个金属化层。再者，该半导体器件包括管芯密封，该管芯密封形成至少在该金属化系统中，并且划界管芯区域，该管芯密封在该多个金属化层的各金属化层中均包括管芯密封金属特征，其中，该管芯密封的内部边界处的该管芯密封金属特征的图案密度小于至少一些该多个金属化层中的该管芯密封的中央地区处的图案密度。

本文所揭露的另一个说明半导体器件包括金属化系统，该金属化系统包括多个堆栈的金属化层。该半导体器件进一步包括管芯区域及管芯密封区域，形成在该金属化系统中，其中，该管芯密封区域具有内部边界，该内部边界从该管芯区域描绘该管芯密封区域。该管芯密封区域进一步具有外部边界，该外部边界从框架区域描绘该管芯密封，其中，该内部边界及该外部边界定义该管芯密封区域的宽度。此外，该金属化系统的金属材料相对于介电材料的比例至少沿着该管芯密封宽度的部分而从该内部边界朝向该外部边界增加。

本文所揭露的另一个说明半导体器件包括金属化系统，该金属化系统形成在衬底之上。此外，该半导体器件包括管芯密封，形成在该金属化系统中，并且横向地划界管芯区域，其中，该管芯密封的金属特征的图案密度沿着该管芯密封的宽度而变化，以使该管芯密封的中央地区处的图案密度为最大。

附图说明

本发明的进一步实施例是定义在附随的权利要求中，并且，当参照伴随的图式及接下来的详细说明后，会变得更明显，其中：

图1a示意地说明包括半导体芯片或管芯的半导体器件的上视图，该半导体芯片或管芯包含管芯区域，金属化系统中所形成的管芯密封横向地划界该管芯区域；

图1b示意地说明半导体器件的部分的放大上视图，其中，仍然依据传统的设计来说明该管芯密封的金属特征的复杂图案；

图1c示意地说明依据传统配置的该半导体器件(也就是，该管芯区域及该管芯密封区域)的剖视图；

图2a示意地说明金属化系统的金属化层的部分的上视图，其中，可依据本文中所揭露的原则来决定金属材料相对于介电材料的图案密度或比例；

图2b示意地说明半导体器件的上视图，该半导体器件包括具有管芯区域的半导体芯片及具有梯度的图案密度的管芯密封，依据说明的实施例，该梯度的图案密度从分开该管芯区域及该管芯密封的边界开始沿着该管芯密封的宽度的至少部分增加；

图2c示意地说明具有如图2b所显示的变化的图案密度的管芯密封区域中的多个金属化层中之一个金属化层的布局或实际实作的放大视图；

图2d示意地说明半导体器件的上视图，其中，可依据另外的说明实施例来减少管芯密封在其内部边界及外部边界处的图案密度；

图2e示意地说明具有图2d的变化的图案密度的金属化层中之一个金属化层的布局或实际实作的放大上视图；以及

图2f示意地说明半导体器件的剖面图，其中，可依据另外的说明实施例将变化的图案密度的金属特征设置在管芯密封的一个或更多个金属化层中。

具体实施方式

虽然本发明是参照接下来的详细描述及图式中所说明的实施例来加以描述，然而，应了解到，接下来的详细描述及图式并非用来将本发明限制在所揭露的特别说明实施例，所描述的说明实施例仅为如附随的权利要求中所描述的范例性原则而已。

本发明提供半导体器件，其中，管芯密封是设置在金属化系统中，其中，可选择该管芯密封的宽度，以符合机械稳定性的要求，而没有不当地消耗宝贵的衬底面积，但与此同时可减少与工艺相关的地形差异。为了这个理由，至少在一些金属化层中，该管芯密封中的图案密度可适当地改变，以减少图案密度中的梯度，也就是该管芯区域与该管芯密封之间的图案密度中的差异。如先前所解释的，通常该管芯密封中设置有相当高密度的金属特征，以对该管芯密封的给定宽度及考虑中的金属化系统的给定配置提供需要的机械稳定性。经认识，在该管芯密封的可接受宽度下，该机械稳定性可保存在该金属化系统中，但另一方面，可改变金属特征的密度，以获得从该管芯区域内的图案密度至该管芯密封内的最大希望的图案密度的“较缓和(milder)”的转换。也就是，从复杂的半导体器件的管芯区域中的平均图案密度至管芯密封区域内的中等高密度的转换可延伸数微米，亦即，该管芯密封的宽度的至少显著部分，从而也减少图案密度或相应的制造工艺中的差异的影响，也如以上所描述的。因此，在形成复杂金属化系统时传统上会因此增加的高度等级的差异可显著地减少，从而提供较好的平版印刷条件，以例如调整适当的聚焦景深及类似者。

在本文所揭露的一些说明实施例中，减少的图案密度也可设置在该管芯密封及该框架区域之间的边界处，从而也贡献总体较好的表面地形。在这个案例中，最大的图案密度可设置在该管芯密封的中央地区，其可因此贡献希望的高机械稳定性，其中，机械稳定性的程度可从该外部边界朝向该中央地区而增加，从而也有效地在关键工艺(例如，将该衬底切成小方块)期间保护该管芯区域。

在一些说明的实施例中，具有变化的图案密度的金属特征可设置在该金属化系统的每一金属化层中，但在其它实施例中，图案密度的变化可限制在特定的金属化层，这对于创造明确的表面地形而言，是特别关键的。

参照图2a至图2f，另外的说明实施例将更详细地描述，其中，如果适当的话，也参照图1a至图1c。

图2a示意地说明半导体器件200的部分的上视图，半导体器件200可包括金属化系统250。金属化系统250通常可包括多个堆栈的金属化层，其中，为了方便起见，任何金属化层是说明在图2a中。金属化系统250的该部分可代表任何器件区域，例如，管芯密封区域及类似者，如稍后将会更详细地描述的。在其它案例中，图2a中所显示的部分可代表管芯区域及类似者。在显示的范例中，金属化系统250可包含多个金属特征251a，其形式例如为金属线部分及类似者。金属特征251a可埋设在介电材料(例如，低-k介电材料，如先前所解释的)251c内。金属特征251a可依据特定的“图案密度”设置，该特定的“图案密度”依据用来提供半导体器件200的任何电路组件的局部导电布线网络的相应希望的布局，可在管芯区域中显著地改变。在本应用中，可在“密度”术语被解读为面积密度时，通过指定“单位”面积内所设置的金属的数量，而以定量的方式表示“图案密度”术语。在其它的案例中，也可决定单位体积内的金属的数量，以指定例如整个金属化系统250内或个别金属层内的图案密度，然而，其中，在此案例中，单位体积的选择必需限制在特定的金属化等级。该图案密度的另一个适当的测量代表例如指定的金属化层的表面处的金属材料相对于介电材料的比例，以致于可局部地在每一个别金属化层内决定金属材料相对于介电材料的相应比例。举例来说，在说明的实施例中，个别的单位面积(如面积A和B所代表的范例)可加以定义，以使该单位面积的尺寸小到足以可靠地侦测表面面积A和B的平均金属片段的变化，然而，该尺寸又大到足以提供金属的适当平均内容。举例来说，具有正方形(其侧边长度大约为500nm至2μm)的形式的单位面积可适合用来评估管芯密封中的图案密度，该管芯密封的宽度通常介于数微米至数十微米。因此，通过选择具有以上指定尺寸的单位面积，可容易地侦测图案密度中的变化。举例来说，当定义多个邻接的单位面积(例如，面积A和B)时，可例如通过决定金属的数量、金属材料相对于介电材料的比例及类似者，来决定这些面积的各者中的图案密度，并因此也可决定该图案密度中例如沿着由W所指示的宽度方向的任何差异。应了解到，只要单位面积A和B就长度方向而言是位在相同的位置，则单位面积A和B沿着由L所指定的长度方向的位置便不会影响图案密度中的变化的定量决定。

图2b示意地说明包括半导体芯片或管芯210的半导体器件200的上视图，半导体芯片或管芯210是形成邻接在框架区域240，并且包括由管芯密封230所横向划界的管芯区域220。如以上参照半导体器件100所解释的，管芯密封230可形成在器件200的金属化系统中，并且可包括任何金属特征的适当网络，以达成所希望的较好的机械稳定性，也如先前所解释的。管芯密封230可因此包括内部边界230d，内部边界230d将管芯区域220及管芯密封230予以分开。类似地，外部边界230f可从框架区域240分开管芯密封230。一般而言，对金属化系统(未显示)的每一个金属化层，管芯区域220中的平均图案密度可小于管芯密封230中的相应图案密度。然而，依据本文所揭露的原则，管芯密封230在内部边界230d处可具有减少的图案密度，该图案密度可朝向外部边界230f增加。因此，管芯密封230中的最大图案密度可在距离内部边界230d的特定偏移(offset)处达到，从而也显著地减少图案密度中介于管芯区域220与管芯密封230之间的“梯度”230g。

图2c示意地说明管芯密封230的部分的放大视图。如所说明的，可设置金属特征231，以获得变化的图案密度，该图案密度是从管芯区域220朝向框架区域240沿着由W所指定的宽度方向的至少一部分。举例来说，任何基本的金属特征(例如，类似正方形的组件及类似者)可与金属线部分一起使用，其中，可在至少一个方向减少横向偏移，以增加总体的图案密度。然而，应了解到，可使用任何其它的配置，以在管芯密封230中朝向框架区域240增加金属相对于介电材料的比例。应了解到，如图2c所说明的管芯密封230的部分可代表相应的金属化系统中的任何金属化层，其中，每个金属化层可不需要具有变化的金属密度。

图2d示意地说明依据另一个说明实施例的半导体器件200的上视图，其中，一方面可完成管芯区域220与管芯密封230之间的较好平坦性的转换，也可完成管芯密封230与框架区域240之间的较好平坦性的转换。为了达到这个目的，管芯密封230中位在内部边界230d处的图案密度可减少，并可朝中央地区230c增加。类似地，外部边界230f处的金属密度可减少，并且可朝中央地区230c增加，如230g所指示的。因此，在所显示的实施例中，最大图案密度可在中央地区230c中建立，当管芯密封230的总宽度可为5至10μm时，中央地区230c的宽度大约为1至3μm。在其它案例中，当总宽度可在大约10至25μm的范围中时，中央地区230c的宽度可在5至15μm的范围内。应了解到，可在中央地区230c中提供实质不变及高的图案密度，从而提供高机械稳定性，但在另一方面，图案密度从框架区域230f朝向中央地区230c的增加可有效地容置任何机械力，该机械力通常在将器件200的衬底切成小方块的期间发生。因此，明确的缓冲区域(如图1b中针对器件100所显示的)可能不再需要了。取而代之的是，可实作变化的图案密度，其中，就总体而言，管芯密封230中金属的数量在相同条件下，在金属化系统及管芯密封的横向尺寸方面，可与图1b的管芯密封130中金属的总数量相比。

图2e示意地说明管芯密封230(也就是，金属化层的任一金属化层，其中，可形成管芯密封230)的放大上视图。如所说明的，通过减少基本金属特征231之间的横向距离(例如，朝一个横向方向，如实线所指示的)，可在中央地区230c中获得显著地增加的图案密度，但在其它的案例中，可朝两个横向方向减少金属特征的横向距离，如显示如虚线的额外金属特征所指示的。然而，应了解到，金属特征231、231c的本质仅是用来说明，因此，可设置任何其它金属特征(例如，具有任何适当配置的金属线部分、通孔及类似者)，以在图案密度中获得希望的变化。此外，也如以上所讨论的，至少一些金属化层中可提供图案密度的变化，但在其它的案例中，每一个金属化层均可在金属特征中具有变化的图案密度。

图2f示意地说明依据说明的实施例的器件200的剖面图。如所说明的，器件200可包括衬底201并结合半导体层202，多个电路组件(例如，场效应晶体管、电阻器、电容器及类似者)204可设置在半导体层202之中及之上。电路组件204可在50μm、更小的关键尺寸的基础上加以形成，从而需要复杂的制造策略，例如平版印刷工艺、蚀刻工艺、沉积工艺、平坦化工艺及类似者。此外，可设置接触等级203，以钝化(passivate)电路组件204并提供接触组件203a，接触组件203a可将电路组件204连接至金属化系统250，金属化系统250可包括多个金属化层，其中，为了方便起见，图2f中说明单一金属化层253。然而，如以上参照器件100所解释的，在复杂的半导体器件中，通常可实施多个金属化层，例如，五个或更多个金属化层。如所显示的，在管芯区域220中，可提供金属特征253a，以相应至电路组件204的布局要求，并因此连接至接触组件203a。另一方面，在管芯密封230中，可设置金属特征231，以提供希望的高金属密度，以达成较好的机械稳定性，特别是针对包含复杂并因此敏感的低-k介电材料的金属化系统。然而，如以上所解释的，可设置金属特征231，以至少在内部边界230d处减少图案密度，以避免管芯区域220与管芯密封230之间不当的表面地形差异。举例来说，如图2f所说明的，当将提供标准横向尺寸的特征231时，邻接的特征231之间的横向距离可沿着管芯密封230的宽度方向减少，也如先前所解释的。在其它的案例中，对于给定间距(pitch)的金属特征及空间而言，可增加相应组件的金属部分的尺寸，以视需要而获得减少的金属密度。应了解到，层253之上可另外形成金属化层，其中，至少在一些层253中，可实作具有类似变化的图案密度的金属特征231，以致于整体的金属密度也可改变。

如图2a至图2f所说明的半导体器件200可在适当的制造技术的基础上加以形成，也如参照器件100所描述的，然而，其中，可在形成接触等级和器件等级202(也有可能)期间，施加适当的平版印刷掩模，以适当地连接至金属化系统250，在金属化系统250中，可提供金属特征231、231c，以获得所希望的变化的图案密度。如以上所讨论的，关键工艺步骤(例如，沉积工艺、平坦化工艺、蚀刻工艺及类似者)可展现显著程度的图案密度相依行为，其在该管芯区域及该管芯密封之间可导致较不明确的差异，从而也在将用来形成金属化系统250的复杂的平版印刷工艺期间，贡献较好的条件。

因此，本发明提供半导体器件，其中，可通过在该管芯密封区域中实作变化的图案密度，在管芯区域及管芯密封之间的图案密度中达成较好的“平顺性(smoothness)”的转换，该图案密度从该管芯区域边界开始，朝该管芯密封的宽度的至少部分增加。在一些说明的实施例中，该管芯密封中减少的图案密度，也可在该管芯密封及该框架区域之间所形成的边界处实作，该管芯也在关键图案密度相依工艺步骤期间，贡献较好的工艺条件。另一方面，可仍在例如该管芯密封的中央地区设置所需的高金属密度，从而针对例如5至25μm的管芯密封宽度，达成希望的高机械稳定性，而没有不当地消耗宝贵的芯片面积。

对于所属领域的技术人员而言，在看过本描述后，本发明的进一步修改及变化将变得明显。因此，本描述将解读为仅作说明之用，并且是为了教示所属领域的技术人员实现本发明的一般方法的目的。应了解到，本文所显示及揭露的形式是目前的较佳实施例。

Claims (20)

1.一种半导体器件，包括：

半导体层，形成在衬底之上，并且包括多个电路组件；

金属化系统，形成在该半导体层之上，该金属化系统包括多个金属化层；以及

管芯密封，形成至少在该金属化系统中，并且划界管芯区域，该管芯密封在该多个金属化层的各金属化层中均包括管芯密封金属特征，该管芯密封的内部边界处的该管芯密封金属特征的图案密度小于至少一些该多个金属化层中的该管芯密封的中央地区处的图案密度。

2.如权利要求1所述的半导体器件，其中，该管芯密封的内部边界处的该管芯密封金属特征的该图案密度小于该金属化系统的每一个金属化层中的该管芯密封的中央地区处的图案密度。

3.如权利要求1所述的半导体器件，其中，该管芯密封金属特征的该图案密度从该内部边界向该管芯密封的外部边界增加。

4.如权利要求1所述的半导体器件，其中，该管芯密封的外部边界处的该管芯密封金属特征的该图案密度小于该至少一些该多个金属化层中的该管芯密封的该中央地区处的该图案密度。

5.如权利要求4所述的半导体器件，其中，该管芯密封的外部边界处的该管芯密封金属特征的该图案密度小于该金属化系统的金属化层中的该管芯密封的该中央地区处的该图案密度。

6.如权利要求1所述的半导体器件，其中，该管芯密封从该内部边界至外部边界的宽度是在5μm至25μm的范围内。

7.如权利要求1所述的半导体器件，其中，该金属化系统包括五个或更多个金属化层。

8.如权利要求1所述的半导体器件，其中，该管芯密封的内部边界处的该管芯密封金属特征的该图案密度大于该多个金属化层中除了一些金属化层的子集中的该管芯密封的该中央地区处的该图案密度。

9.一种半导体器件，包括：

金属化系统，包括多个堆栈的金属化层；

管芯区域及管芯密封区域，形成在该金属化系统中，该管芯密封区域具有内部边界，该内部边界从该管芯区域描绘该管芯密封区域，该管芯密封区域进一步具有外部边界，该外部边界从框架区域描绘该管芯密封，该内部边界及该外部边界定义该管芯密封区域的宽度，

其中，该金属化系统的金属材料相对于介电材料的比例至少沿着该管芯密封宽度的部分而从该内部边界朝向该外部边界增加。

10.如权利要求9所述的半导体器件，其中，金属材料相对于介电材料的比例至少沿着该多个金属化层的各金属化层的该管芯密封宽度的部分而从该内部边界朝向该外部边界增加。

11.如权利要求9所述的半导体器件，其中，金属材料相对于介电材料的该比例至少沿着该管芯密封宽度的部分而朝向该外部边界减少。

12.如权利要求11所述的半导体器件，其中，金属材料相对于介电材料的比例至少沿着该多个金属化层的各金属化层的该管芯密封宽度的部分而朝向该外部边界减少。

13.如权利要求9所述的半导体器件，其中，该比例沿着该宽度的第一部分而增加，并且朝向该外部边界维持实质不变。

14.如权利要求9所述的半导体器件，其中，该管芯密封区域的中央地区中的该比例小于该外部边界处的该体积比例。

15.如权利要求9所述的半导体器件，其中，该宽度实质不变，并且是选自5μm至25μm的范围。

16.如权利要求9所述的半导体器件，其中，该管芯区域中金属材料相对于介电材料的最大比例小于该管芯密封区域中的最小比例。

17.如权利要求9所述的半导体器件，其中，该金属化系统包括五个或更多个金属化层。

18.如权利要求9所述的半导体器件，其中，该管芯区域包括电路组件，该电路组件的关键尺寸为50nm或更小。

19.一种半导体器件，包括：

金属化系统，形成在衬底之上；以及

管芯密封，形成在该金属化系统中，并且横向地划界管芯区域，该管芯密封的金属特征的图案密度沿着该管芯密封的宽度而变化，以使该管芯密封的中央地区处的图案密度为最大。

20.如权利要求19所述的半导体器件，其中，该宽度沿着该管芯密封为实质不变，并且是选自5μm至25μm的范围。

Images