CN102263051A - 晶片承载装置 - Google Patents
晶片承载装置 Download PDFInfo
- Publication number
- CN102263051A CN102263051A CN2010101850715A CN201010185071A CN102263051A CN 102263051 A CN102263051 A CN 102263051A CN 2010101850715 A CN2010101850715 A CN 2010101850715A CN 201010185071 A CN201010185071 A CN 201010185071A CN 102263051 A CN102263051 A CN 102263051A
- Authority
- CN
- China
- Prior art keywords
- face
- guiding
- wall
- angle
- bearing apparatus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Pivots And Pivotal Connections (AREA)
Abstract
一种晶片承载装置,包含一基座、一设置于该基座上的限位单元,及一形成于该限位单元上的结合单元。该限位单元包括多数间隔设置于该基座上表面上的挡壁,及多数对应所述挡壁而设置于该基座下表面上的卡合壁,该结合单元包括多数形成于每一挡壁上的第一接触面,及多数对应所述第一接触面而形成于每一卡合壁上的第二接触面。利用相配合的第一、二接触面,以产生导引作用使二晶片承载装置在相互叠合时更为迅速,还可以利用所述第一、二接触面有效分散外力,使相互叠合的晶片承载装置不会产生转动或错动,提高所承载对象的稳定度。
Description
技术领域
本发明涉及一种承载装置,特别是涉及一种晶片承载装置。
背景技术
参阅图1、2,现有晶片承载装置包括一基座11、多数间隔设置于该基座11的上表面111上的第一挡壁12、多数对应所述第一挡壁12而间隔设置于该基座11的下表面112上的第二挡壁13,及一形成于该上表面111的凹槽14。
参阅图2、3,所述第一挡壁12环绕界定出一用以载放一球格阵列封装元件(Ball Grid Array,BGA)100的容置空间15。该球格阵列封装元件100具有一本体101,及多数凸设于该本体101底面的接脚102。
使用时,是将该球格阵列封装元件100置于一晶片承载装置的容置空间15中,同时让该球格阵列封装元件100的所述接脚102容置于该凹槽14内,以避免所述接脚102与该上表面111发生碰撞而损坏。最后再以另一晶片承载装置叠于载放有该球格阵列封装元件100的晶片承载装置上,利用该二晶片承载装置相配合的第一、二挡壁12、13,如图2所示将该球格阵列封装元件100限制于该容置空间15中。
但是,由于考虑到该二晶片承载装置相互叠合时的方便性,所述第一、二挡壁12、13间皆形成有间距D,以利所述第一、二挡壁12、13的相互配合。
然而,所述第一、二挡壁12、13有可能因外力而以所述间距D发生位移,使得位于上方的晶片承载装置的第二挡壁13位移时,会推动该球格阵列封装元件100的本体101移动至图3中假想线所示位置,导致该球格阵列封装元件100的本体101损坏,或是所述接脚102断裂的情形。
因此,如何使所述第一、二挡壁12、13的相互配合更为简单,又可以避免该球格阵列封装元件100的损坏,成了相关业者所欲改善的目标。
发明内容
本发明的目的在于提供一种使用方便且稳定度高的晶片承载装置。
本发明晶片承载装置,包含一个基座、一个设置于该基座上的限位单元,及一个形成于该限位单元上的结合单元。
该基座包括相反的一个上表面与一个下表面,及一个环绕所述上、下表面周缘的环绕面;该限位单元包括多数个间隔设置于该上表面上的挡壁,及多数个对应所述挡壁而设置于该下表面上的卡合壁,每一个挡壁皆具有一个与该上表面相间隔的顶面、一个连接该顶面与该上表面的外壁面、一个与该外壁面相间隔且自该顶面朝该上表面方向延伸的导引面,及一个自该导引面朝该上表面方向延伸并连接于该上表面的抵靠面,每一卡合壁皆具有一与该下表面相间隔的底面、一连接该底面与该下表面的外周面、一与该外周面相间隔且自该底面朝该下表面方向延伸的第一导斜面,及一自该第一导斜面朝该下表面方向延伸并连接于该下表面上的第二导斜面。
该结合单元包括多数个形成于每一挡壁上的第一接触面,及多数个对应所述第一接触面而形成于每一卡合壁上的第二接触面,每一个第一接触面的周缘是分别与该顶面、外壁面、上表面、导引面、抵靠面相连接,而每一个第二接触面的周缘是分别与该底面、外周面、下表面、该第一导斜面及该第二导斜面相连接。
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。
较佳地,本发明晶片承载装置,其中该基座还包括一个形成于该上表面的容置空间,所述挡壁是位于该容置空间的周缘。
较佳地,本发明晶片承载装置,其中每一个挡壁的导引面与抵靠面皆与该上表面形成有一个夹角,且每一个导引面与该上表面间的夹角小于每一个抵靠面与该上表面间的夹角,而每一个卡合壁的第一导斜面、第二导斜面也皆与该下表面形成有一个夹角,且每一个第一导斜面与该下表面间的夹角小于每一个第二导斜面与该下表面间的夹角。
较佳地,本发明晶片承载装置,其中每一个挡壁与每一个卡合壁皆呈L形。
较佳地,本发明晶片承载装置,其中每一个挡壁与每一个卡合壁皆呈梯形。
较佳地,本发明晶片承载装置,其中每一个挡壁的导引面与抵靠面皆与该上表面形成有一个夹角,且每一个导引面与该上表面间的夹角大于每一个抵靠面与该上表面间的夹角,而每一个卡合壁的第一导斜面、第二导斜面也皆与该下表面形成有一个夹角,且每一个第一导斜面与该下表面间的夹角大于每一个第二导斜面与该下表面间的夹角。
较佳地,本发明晶片承载装置,其中该结合单元的第一接触面、第二接触面是呈阶梯状相互配合。
较佳地,本发明晶片承载装置,其中每一个挡壁的导引面与抵靠面皆垂直该上表面,而每一个卡合壁的第一导斜面、第二导斜面皆垂直该下表面。
本发明的有益效果在于:利用形成于每一挡壁上的第一接触面,与相配合地形成于每一卡合壁上的第二接触面,以产生导引作用使二晶片承载装置在相互叠合时更为迅速,还可以通过所述第一接触面、第二接触面有效分散外力,使相互叠合的晶片承载装置不会产生转动或错动,进而提高所承载对象的稳定度。
附图说明
图1是一立体图,说明一现有的晶片承载装置;
图2是一剖视图,说明现有晶片承载装置的使用情形;
图3是一俯视图,辅助说明图2,图中省略部分构件;
图4是一立体图,说明本发明晶片承载装置的第一较佳实施例;
图5是另一视角的立体图,辅助说明图4;
图6是一侧视图,说明本发明第一较佳实施例中所述夹角的态样;
图7是一立体图,说明本发明第一较佳实施例使用时的态样;
图8是一剖视图,辅助说明图7;
图9是一剖视图,说明本发明晶片承载装置的第二较佳实施例;
图10是一立体图,说明本发明晶片承载装置的第三较佳实施例;
图11是另一视角的立体图,辅助说明图10;
图12是一立体图,说明本发明晶片承载装置的第四较佳实施例;
图13是一剖视图,说明本发明晶片承载装置的第五较佳实施例;
图14是一剖视图,说明本发明晶片承载装置的第六较佳实施例。
图4至图14中:2.晶片承载装置;21.基座;211.上表面;212.下表面;213.环绕面;214.容置空间;22.限位单元;23.挡壁;231.顶面;232.外壁面;233.导引面;234.抵靠面;24.卡合壁;241.底面;242.外周面;243.第一导斜面;244.第二导斜面;25.结合单元;251.第一接触面;252.第二接触面;3.晶片;31.本体;32.接脚。
具体实施方式
下面结合附图及实施例对本发明进行详细说明。
在本发明被详细描述之前,要注意的是,在以下的说明内容中,类似的元件是以相同的编号来表示。
参阅图4、5,本发明晶片承载装置2的第一较佳实施例,包含一基座21、一设置于该基座21上的限位单元22,及一形成于该限位单元22上的结合单元25。
该基座21包括相反的一上表面211与一下表面212,及一环绕该上表面211、下表面212周缘的环绕面213。该限位单元22包括二间隔设置于该上表面211上且呈L形的挡壁23,及二对应每一挡壁23而设置于该下表面212上且呈L形的卡合壁24。
参阅图4、6,每一挡壁23皆具有一与该上表面211相间隔的顶面231、一连接该顶面231与该上表面211的外壁面232、一与该外壁面232相间隔且自该顶面231倾斜朝该上表面211方向延伸的导引面233,及一自该导引面233倾斜朝该上表面211方向延伸并连接于该上表面211的抵靠面234。
参阅图6,每一挡壁23的导引面233与该上表面211间皆形成有一夹角θ1,而每一挡壁23的抵靠面234与该上表面211间皆形成有一夹角θ2,其中,夹角θ1小于夹角θ2。要说明的是,为了能于图上清楚显示夹角θ1的位置,界定了一平行该上表面211且通过所述挡壁23的导引面233与抵靠面234交界处的第一平面P1,因此该导引面233与该上表面211间的夹角角度等同于该导引面233与该第一平面P1的夹角角度。
参阅图5、6,每一卡合壁24皆具有一与该下表面212相间隔的底面241、一连接该底面241与该下表面212且面向该环绕面213的外周面242、一与该外周面242相间隔且自该底面241朝该下表面212方向倾斜延伸的第一导斜面243,及一自该第一导斜面243朝该下表面212方向倾斜延伸并连接于该下表面212上的第二导斜面244。
参阅图6,每一卡合壁24的第一导斜面243与该下表面212间皆形成有一夹角ψ1,而每一卡合壁24的第二导斜面244与该下表面212间皆形成有一夹角ψ2,其中,夹角ψ1小于夹角ψ2。要说明的是,为了能于图上清楚显示夹角ψ1的位置,界定了一平行该下表面212且通过所述卡合壁24的第一导斜面243与第二导斜面244交界处的第二平面P2,因此该第一导斜面243与该下表面212间的夹角角度等同于该第一导斜面243与该第二平面P2的夹角角度。
参阅图4、5,该结合单元25包括多数形成于每一挡壁23上的第一接触面251,及多数对应所述第一接触面251而形成于每一卡合壁24上的第二接触面252,每一第一接触面251的周缘是分别与该顶面231、外壁面232、上表面211、导引面233、抵靠面234相连接,而每一第二接触面252的周缘是分别与该底面241、外周面242、下表面212、该第一导斜面243及第二导斜面244相连接。在本较佳实施例中,每一挡壁23与每一结合壁24上,分别形成有两个第一接触面251与两个第二接触面252。
参阅图7、8,实际应用时,是将一晶片3置于位于图7下方的晶片承载装置2中,该晶片3包括一本体31,及多数凸设于该本体31底缘的接脚32。
当置放该晶片3时,每一挡壁23的导引面233可以导引该晶片3的本体31,使该晶片3的本体31周缘能靠抵于每一挡壁23的抵靠面234上,并让所述接脚32与该上表面211相间隔,避免所述接脚32与该上表面211相互碰撞而发生损坏;接着再以位于图8上方的晶片承载装置2的每一卡合壁24上的第二接触面252,与位于图8下方的晶片承载装置2的每一挡壁23上的第一接触面251相互配合,使该二晶片承载装置2相互叠置。
所述第一接触面251、第二接触面252不但能在该二晶片承载装置2相互叠置时产生导引作用,使所述晶片承载装置2的结合更为迅速简便;在该二晶片承载装置2相互叠置后,所述第一接触面251、第二接触面252还能用以分散外力,避免外力造成该二晶片承载装置2产生相对位移或旋转,确保所承置的晶片3的完整性与良率,提高整体承置的稳定度。
在此要特别说明的是,每一挡壁23的导引面233与抵靠面234也可以是垂直该上表面211;而每一卡合壁24的第一导斜面243、第二导斜面244也可以是垂直该下表面212,依然可以达成相同的效果。
再者,利用所述第一接触面251、第二接触面252的延伸式设计也可以限制该晶片3在该限位单元22中的旋转角度,确保所承置的晶片3置放位置不会过度偏移。
参阅图9,本发明晶片承载装置2的第二较佳实施例,大致是与该第一较佳实施例相同,不相同的地方在于:该基座21还包括一形成于该上表面211的容置空间214,而所述挡壁23是位于该容置空间214的周缘。
由于本较佳实施例的结构大致是与该第一较佳实施例相同,因此,除了可以达成该第一较佳实施例的功效外,还可以利用该容置空间214来容置该晶片3的所述接脚32,避免所述接脚32与该上表面211发生碰撞而损坏。
参阅图10、11,本发明晶片承载装置2的第三较佳实施例,大致是与该第一较佳实施例相同,不相同的地方在于:该限位单元22包括四个间隔设置于该上表面211上且呈梯形的挡壁23,及四个对应每一挡壁23而设置于该下表面212上且也呈梯形的卡合壁24。在本较佳实施例中,每一挡壁23上只形成有一第一接触面251,而每一卡合壁24上也只形成有一第二接触面252。
由于本较佳实施例的结构大致是与该第一较佳实施例相同,因此,除了可以达成该第一较佳实施例的功效外,而且由于所述挡壁23彼此间与所述卡合壁24彼此间是相互间隔的型态,有利于开模成型,也提供一种不同于该第一较佳实施例的态样供使用者选择。
参阅图12,本发明晶片承载装置2的第四较佳实施例,大致是与该第三较佳实施例相同,不相同的地方在于:该基座21还包括一形成于该上表面211的容置空间214,而所述挡壁23是位于该容置空间214的周缘,借此提供另一态样供使用者选择。
参阅图13,本发明晶片承载装置2的第五较佳实施例,大致是与该第一较佳实施例相同,不相同的地方在于:每一挡壁23的导引面233与该上表面211间的夹角θ1大于每一挡壁23的抵靠面234与该上表面211间的夹角θ2;而每一卡合壁24的第一导斜面243与该下表面212间的夹角ψ1大于每一卡合壁24的第二导斜面244与该下表面212间的夹角ψ2,借此提供另一态样供使用者选择。
参阅图14,本发明晶片承载装置2的第六较佳实施例,大致是与该第一较佳实施例相同,不相同的地方在于:该结合单元25的第一接触面251、第二接触面252是呈阶梯状地相互配合,利用呈阶梯状的设计,增加所述第一接触面251、第二接触面252相互配合时的摩擦力,更能有效避免相互堆叠的晶片承载装置2发生位移或是错动。
综上所述,本发明的晶片承载装置2利用形成于每一挡壁23上的第一接触面251,与相配合地形成于每一卡合壁24上的第二接触面252,产生导引作用使二晶片承载装置2在相互叠合时更为迅速,还可以通过所述第一接触面251、第二接触面252有效分散外力,使相互叠合的晶片承载装置2不会产生转动或错动,提高所承载对象的稳定度。
Claims (10)
1.一种晶片承载装置,包含一个基座,及一个设置于该基座上的限位单元,该基座包括相反的一个上表面与一个下表面,及一个环绕所述上、下表面周缘的环绕面;该限位单元包括多数个间隔设置于该上表面上的挡壁,及多数个对应所述挡壁而设置于该下表面上的卡合壁,其特征在于:该晶片承载装置还包含一个形成于该限位单元上的结合单元,而每一个挡壁皆具有一个与该上表面相间隔的顶面、一个连接该顶面与该上表面的外壁面、一个与该外壁面相间隔且自该顶面朝该上表面方向延伸的导引面,及一个自该导引面朝该上表面方向延伸并连接于该上表面的抵靠面,每一个卡合壁皆具有一个与该下表面相间隔的底面、一个连接该底面与该下表面的外周面、一个与该外周面相间隔且自该底面朝该下表面方向延伸的第一导斜面,及一个自该第一导斜面朝该下表面方向延伸并连接于该下表面上的第二导斜面,该结合单元包括多数个形成于每一个挡壁上的第一接触面,及多数个对应所述第一接触面而分别形成于每一个卡合壁上的第二接触面,该第一接触面的周缘是分别与该顶面、外壁面、上表面、导引面、抵靠面相连接,而该第二接触面的周缘是分别与该底面、外周面、下表面、该第一导斜面及该第二导斜面相连接。
2.根据权利要求1所述的晶片承载装置,其特征在于:所述基座还包括一个形成于该上表面的容置空间,所述挡壁是位于该容置空间的周缘。
3.根据权利要求1或2所述的晶片承载装置,其特征在于:每一个挡壁的导引面与抵靠面皆与该上表面形成有一个夹角,且每一个导引面与该上表面间的夹角小于每一个抵靠面与该上表面间的夹角,而每一个卡合壁的第一导斜面、第二导斜面也皆与该下表面形成有一个夹角,且每一个第一导斜面与该下表面间的夹角小于每一个第二导斜面与该下表面间的夹角。
4.根据权利要求3所述的晶片承载装置,其特征在于:每一个挡壁与每一个卡合壁皆呈L形。
5.根据权利要求3所述的晶片承载装置,其特征在于:每一个挡壁与每一个卡合壁皆呈梯形。
6.根据权利要求1或2所述的晶片承载装置,其特征在于:每一个挡壁的导引面与抵靠面皆与该上表面形成有一个夹角,且每一个导引面与该上表面间的夹角大于每一个抵靠面与该上表面间的夹角,而每一个卡合壁的第一导斜面、第二导斜面也皆与该下表面形成有一个夹角,且每一个第一导斜面与该下表面间的夹角大于每一个第二导斜面与该下表面间的夹角。
7.根据权利要求6所述的晶片承载装置,其特征在于:每一个挡壁与每一个卡合壁皆呈L形。
8.根据权利要求6所述的晶片承载装置,其特征在于:每一个挡壁与每一个卡合壁皆呈梯形。
9.根据权利要求1所述的晶片承载装置,其特征在于:所述结合单元的第一接触面、第二接触面是呈阶梯状相互配合。
10.根据权利要求1所述的晶片承载装置,其特征在于:每一个挡壁的导引面与抵靠面皆垂直该上表面,而每一个卡合壁的第一导斜面、第二导斜面皆垂直该下表面。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2010101850715A CN102263051A (zh) | 2010-05-28 | 2010-05-28 | 晶片承载装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2010101850715A CN102263051A (zh) | 2010-05-28 | 2010-05-28 | 晶片承载装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN102263051A true CN102263051A (zh) | 2011-11-30 |
Family
ID=45009638
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2010101850715A Pending CN102263051A (zh) | 2010-05-28 | 2010-05-28 | 晶片承载装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102263051A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107316827A (zh) * | 2017-06-16 | 2017-11-03 | 英特尔产品(成都)有限公司 | 用于接收物品的物品接收装置和芯片测试分选机 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN201045735Y (zh) * | 2007-01-30 | 2008-04-09 | 葳明科技有限公司 | 晶片承载固定装置 |
KR20100003947A (ko) * | 2008-07-02 | 2010-01-12 | 주성엔지니어링(주) | 기판지지프레임을 가지는 기판처리장치 |
CN201749844U (zh) * | 2010-05-24 | 2011-02-16 | 桦塑企业股份有限公司 | 芯片承载装置 |
-
2010
- 2010-05-28 CN CN2010101850715A patent/CN102263051A/zh active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN201045735Y (zh) * | 2007-01-30 | 2008-04-09 | 葳明科技有限公司 | 晶片承载固定装置 |
KR20100003947A (ko) * | 2008-07-02 | 2010-01-12 | 주성엔지니어링(주) | 기판지지프레임을 가지는 기판처리장치 |
CN201749844U (zh) * | 2010-05-24 | 2011-02-16 | 桦塑企业股份有限公司 | 芯片承载装置 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107316827A (zh) * | 2017-06-16 | 2017-11-03 | 英特尔产品(成都)有限公司 | 用于接收物品的物品接收装置和芯片测试分选机 |
CN107316827B (zh) * | 2017-06-16 | 2018-06-12 | 英特尔产品(成都)有限公司 | 用于接收物品的物品接收装置和芯片测试分选机 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9748201B2 (en) | Semiconductor packages including an interposer | |
US11056464B2 (en) | Packages with metal line crack prevention design | |
US9508688B2 (en) | Semiconductor packages with interposers and methods of manufacturing the same | |
US9153557B2 (en) | Chip stack embedded packages | |
CN101548373B (zh) | 用于集成电路芯片的基座容器托盘容纳系统 | |
US20090255705A1 (en) | Method of Creating Alignment/Centering Guides for Small Diameter, High Density Through-Wafer Via Die Stacking | |
US20150318261A1 (en) | Method of fabricating semiconductor package, semiconductor package formed thereby, and semiconductor device including the same | |
US10497675B2 (en) | Semiconductor device including multiple semiconductor chips | |
CN202425252U (zh) | 带有转动保护的可串接u盘 | |
CN102263051A (zh) | 晶片承载装置 | |
EP2631943A3 (en) | System-in-package with integrated protection socket | |
WO2012173775A3 (en) | Shallow angle vertical rotary loader for electronic device testing | |
CN106560926B (zh) | 具有结构稳定性的半导体器件 | |
US9799591B2 (en) | Semiconductor packages including thermal blocks | |
KR102283322B1 (ko) | 반도체 패키지 및 그 제조방법 | |
CN201749844U (zh) | 芯片承载装置 | |
US20210351163A1 (en) | High density pillar interconnect conversion with stack to substrate connection | |
TW201911492A (zh) | 包括多個層疊的晶粒的半導體封裝 | |
CN106353536A (zh) | 用于承载托盘的浮动定位装置 | |
JP2013169999A5 (zh) | ||
US20120032054A1 (en) | Stackable holder for an integrated circuit package | |
US20210225771A1 (en) | High density pillar interconnect conversion with stack to substrate connection | |
US20120139110A1 (en) | Tape | |
CN201741692U (zh) | 导线式桥接整流装置 | |
CN203690274U (zh) | 半导体承载装置的阶级弹性限位结构 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20111130 |