CN102254943B - 一种栅源侧台保护的晶体管功率器件及其制造方法 - Google Patents

一种栅源侧台保护的晶体管功率器件及其制造方法 Download PDF

Info

Publication number
CN102254943B
CN102254943B CN 201110224494 CN201110224494A CN102254943B CN 102254943 B CN102254943 B CN 102254943B CN 201110224494 CN201110224494 CN 201110224494 CN 201110224494 A CN201110224494 A CN 201110224494A CN 102254943 B CN102254943 B CN 102254943B
Authority
CN
China
Prior art keywords
layer
power device
electrode
source
transistor power
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN 201110224494
Other languages
English (en)
Other versions
CN102254943A (zh
Inventor
王新
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
JILIN MAGIC SEMICONDUCTOR CO., LTD.
Jilin Sino Microelectronics Co Ltd
Original Assignee
Microelectronics Co Ltd Of Shenzhen City First Stable
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Microelectronics Co Ltd Of Shenzhen City First Stable filed Critical Microelectronics Co Ltd Of Shenzhen City First Stable
Priority to CN 201110224494 priority Critical patent/CN102254943B/zh
Publication of CN102254943A publication Critical patent/CN102254943A/zh
Application granted granted Critical
Publication of CN102254943B publication Critical patent/CN102254943B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

本发明公开了一种栅源侧台保护的晶体管功率器件,包括硅片、栅氧化层、多晶硅层、栅电极、源电极、漏电极和栅源绝缘层,所述栅源绝缘层包括二氧化硅层、第一氮化硅层、第二氮化硅层和热氧化侧台层;所述二氧化硅层沉积在所述多晶硅层上,并且,所述第一氮化硅层设置在所述二氧化硅上,作为所述多晶硅的上保护层;所述第二氮化硅层设置在所述多晶硅层的下表面,作为所述多晶硅层的下保护层;所述热氧化侧台层设置在所述栅电极和源电极之间,用于侧台隔离所述栅电极和所述源电极。本发明对栅源之间具有保护作用,防止短路,增加栅源绝缘性能,结构简单,工艺也较简单,产率较高。

Description

一种栅源侧台保护的晶体管功率器件及其制造方法
技术领域
本发明涉及,尤其涉及的是一种栅源侧台保护的晶体管功率器件及其制造方法。
背景技术
现有技术中,现有的功率器件IGBT是一种栅极电压控制,二种载流子参入导电的器件,他具有驱动电路简单,电流能力大,易于集成等优点。IGBT的设计是数万至百万的单包并联已达到需要的电流能力。
由于IGBT的正向电流是从源电极通过源区N+流过沟道再流向漏极,其寄生的NPNP结构很容易闭锁,导致电流能力降低。为了提高闭锁能力要尽量减少N+区的大小或浓度。对于IGBT的结构,栅极是通过多晶硅导电加入电信号,源极通过铝导电加入电信号。栅极和源极间需要绝缘隔离,从而在栅极可以相对源极加正电压信号时源极的电流可以通过沟道到漏极从而产生电流。以前的IGBT的制造工艺中对于栅源的绝缘办法是在栅源之间淀积二氧化硅SiO2,再通过光刻的方法将栅源之间的隔离层形成。这样的制造工艺中淀积的二氧化硅SiO2致密性差,在腐蚀的过程中容易造成栅极和源极之间的淀积二氧化硅SiO2层被去掉。这样一来栅极和源极就不能形成绝缘,造成了栅极和源极短路,使器件失效。由于IGBT的电流能力特别是大电流的IGBT器件需要很多单包并联(几十安培电流的IGBT的单包数达到几十万个),因此在制造过程中栅极和源极的短路是造成器件失效的重要原因。
因此,现有技术存在缺陷,需要改进。
发明内容
本发明所要解决的技术问题是提供一种对栅源具有保护作用,防止短路,增加栅源绝缘性能,结构简单,工艺也较简单,产率较高的栅源侧台保护的晶体管功率器件及其制造方法。
本发明的技术方案如下:一种栅源侧台保护的晶体管功率器件,包括硅片、栅氧化层、多晶硅层、栅电极、源电极、漏电极和栅源绝缘层,其中;所述栅源绝缘层包括二氧化硅层、第一氮化硅层、第二氮化硅层和热氧化侧台层;所述二氧化硅层沉积在所述多晶硅层上,并且,所述第一氮化硅层设置在所述二氧化硅上,作为所述多晶硅的上保护层;所述第二氮化硅层设置在所述多晶硅层的下表面,作为所述多晶硅层的下保护层;所述热氧化侧台层设置在所述栅电极和源电极之间,用于侧台隔离所述栅电极和所述源电极。
应用于上述技术方案,所述的晶体管功率器件中,所述晶体管功率器件为IGBT功率器件。
应用于上述各个技术方案,所述的晶体管功率器件中,所述多晶硅层的厚度为9000-12000埃,所述二氧化硅层的厚度为4000-7000埃,所述上保护层的厚度为400-800埃,所述下保护层的厚度为600-1000埃。
应用于上述各个技术方案,所述的晶体管功率器件中,所述多晶硅层的厚度为10000埃,所述二氧化硅层的厚度为5000埃,所述上保护层的厚度为600埃,所述下保护层的厚度为800埃。
应用于上述各个技术方案,所述的晶体管功率器件中,所述源电极的源区还包括一N+导电区,用于形成所述源电极的导电窗口。
应用于上述各个技术方案,一种栅源侧台保护的晶体管功率器件的制造方法,包括如下步骤:A、在所述硅片热氧化生长栅氧,形成所述栅氧化层;B、生长第二氮化硅作为所述多晶硅层的下保护层;C、生长多晶硅层,并热氧化所述多晶硅层,沉积二氧化硅层;D、生长第一氮化硅作为所述多晶硅的上保护层;E、光刻,形成所述栅电极,并且,热氧化多晶硅层形成隔离所述栅电极和所述源电极的热氧化侧台层;F、形成所述源电极和所述漏电极;G、形成所述晶体管功率器件。
应用于上述各个技术方案,所述的制造方法中,步骤A具体执行:采用900-1100度的热氧化温度,热氧化生长栅氧,形成所述栅氧化层。
应用于上述技术方案,所述的制造方法中,步骤A具体执行:采用1000度的热氧化温度,热氧化生长栅氧,形成所述栅氧化层。
应用于上述技术方案,所述的制造方法中,步骤F之后,还执行步骤F1:注入N+形成所述源电极源区的N+导电区。
应用于上述技术方案,所述的制造方法中,步骤F1之后,还执行步骤F2:光刻及腐蚀掉源电极中源区的二氧化硅、氮化硅和表面N+导电区,形成所述源电极的导电窗口。
采用上述方案,本发明通过在栅源绝缘层中,增加第一氮化硅层、第二氮化硅层和热氧化侧台层;所述第一氮化硅层设置在所述二氧化硅上,作为所述多晶硅的上保护层;所述第二氮化硅层设置在所述多晶硅层的下表面,作为所述多晶硅层的下保护层;并且,所述热氧化侧台层设置在所述栅电极和所述源电极之间,用于侧台隔离所述栅电极和所述源电极;从而使栅电极与源电极之间具有非常好的绝缘性能,防止栅电极和源电极因为短路而失效,结构简单,其制造工艺也相对简单,并且,产率相对较高。
附图说明
图1为本发明中晶体管功率器件的一种结构示意图;
图2为本发明中晶体管功率器件制造方法的一种流程图。
具体实施方式
以下结合附图和具体实施例,对本发明进行详细说明。
实施例1
如图1所示,本实施例提供了一种栅源侧台保护的晶体管功率器件,所述晶体管功率器件可以为IGBT(绝缘栅双极型晶体管),其栅电极和源电极之间具有非常好的绝缘性能。
所述晶体管功率器件包括硅片107、栅氧化层106和多晶硅层103,并且,其还设置有栅电极、源电极、漏电极和一栅源绝缘层。
其中,所述硅片107作为衬底来生长所述栅氧化层106、以及所述多晶硅层103,所述多晶硅层103经过光刻,形成所述栅电极。所述栅源绝缘层作为所述栅电极和源电极之间的绝缘层,用于防止所述栅电极和源电极相通,形成短路而使所述晶体管功率器件失效。
所述栅源绝缘层包括多二氧化硅层102、第一氮化硅层101、第二氮化硅层104和热氧化侧台层105.
并且,所述二氧化硅层102沉积在所述多晶硅层103上,用于隔离所述栅电极和源电极,并且,还在所述二氧化硅设置所述第一氮化硅层101,作所述第一氮化硅层101为所述多晶硅的上保护层,其可以对所述二氧化硅层102和所述多晶硅层103起到保护作用,防止在光刻、腐蚀等工艺过程中所述二氧化硅层102和所述多晶硅层103受到损害,具有良好的保护作用,并且,确保了所述二氧化硅层的绝缘性能。
并且,所述第二氮化硅层104设置在所述多晶硅层103的下表面,所述第二氮化硅层104作为所述多晶硅层103的下保护层,同样对所述多晶硅层起到保护作用,防止在光刻、腐蚀等工艺过程中,所述多晶硅层103受到损害,具有良好的保护作用。
并且,还在所述栅电极和源电极之间设置所述热氧化侧台层,所述热氧化侧台层设置在所述二氧化硅层102和所述多晶硅层103的侧面,起到隔离所述栅电极和所述源电极的作用,所述热氧化侧台层是通过所述多晶硅层侧壁热氧化形成,并且,同时在做所述多晶硅层侧壁热氧化的厚度时,即在设置所述热氧化侧台层的厚度时,考虑源电极源区的N+区域尽量缩小,从而不影响所述IGBT功率器件的电流能力,使所述功率器件的栅电极和源电极之间具有良好的绝缘性能,不容易发生短路而失效,增加所述晶体管功率器件的产率。
或者,在上述各例的基础上,所述多晶硅层的厚度可以设置为9000-12000埃,如,设置为9000埃、9200埃、95000埃、10000埃、10200埃、10500埃、11000埃、11200、11600埃、11800埃、12000埃等等;并且,所述二氧化硅层的厚度为4000-7000埃,如,设置为4000埃、4500埃、5000埃、5500埃、6000埃、6500埃、7000埃等等;并且,所述上保护层的厚度为400-800埃,如,设置为400埃、450埃、500埃、550埃、600埃、650埃、700埃、750埃、800埃等等;并且,所述下保护层的厚度为600-1000埃,如,设置为600埃、550埃、700埃、750埃、800埃、850埃、900埃、950埃、1000埃等等。
其中,优选地,所述多晶硅层的厚度为10000埃,所述二氧化硅层的厚度为5000埃,所述上保护层的厚度为600埃,所述下保护层的厚度为800埃。
又或者,所述的晶体管功率器件中,所述源电极还包括一N+导电区,所述N+导电区通过在所述晶体管功率器件形成过程中磷注入,通过注入N+形成形成所述N+导电区,所述N+导电区可以用于形成所述源电极的导电窗口,从而使所述晶体管功率器件可以导电。
实施例2
在上述各例的基础上,本实施例提供了一种栅源侧台保护的晶体管功率器件的制造方法,所述制造方法用于制造上述各例所述栅源侧台保护的晶体管功率器件,所述晶体管功率器件可以为IGBT(绝缘栅双极型晶体管)功率器件。
所述制造方法包括如下步骤:首先,第一步A,在所述硅片热氧化生长栅氧,形成所述栅氧化层,其中,可以采用二氧化硅作为所述栅氧化层。
然后,第二步B:通过生长氮化硅形成所述第二氮化硅层,作为所述多晶硅层的下保护层,使所述多晶硅具有良好的绝缘性能。
然后第三步C,生长多晶硅层,并热氧化所述多晶硅层,沉积二氧化硅层,所述多晶硅层经过光刻,形成所述栅电极,并且,所述二氧化硅层作为所述栅电极和源电极的绝缘层,可以隔离所述栅电极和所述源电极之间导通。
又然后,第四步D,生长氮化硅作为所述多晶硅的上保护层,即在所述二氧化硅的基础上生长所述氮化硅,氮化硅上保护层可以对所述二氧化硅层和所述多晶硅层起到保护作用,防止在光刻、腐蚀等工艺过程中所述二氧化硅层和所述多晶硅层受到损害,具有良好的保护作用,并且,确保了所述二氧化硅层的绝缘性能;
执行完第四步后,执行第五步E,光刻所述上保护层、所述二氧化硅层、以及所述多晶硅层,形成所述栅电极,并且,通过热氧化所述多晶硅层的侧面,形成隔离栅电极和源电极的热氧化侧台层,从而使所述栅电极的侧面可以受到绝缘保护,防止所述栅电极和所述源电极侧面导通。
最后执行第五步F,即通过现有的工艺,如光刻、腐蚀等,形成所述源电极和所述漏电极,最后,执行第六步G,即通过现有的工艺,形成所述晶体管功率器件。
或者,在执行第一步A时,其具体采用900-1100度的热氧化温度,来热氧化生长栅氧,从而形成所述栅氧化层,例如,采用900度、930度、960度、990度、1000度、1020度、1050度、1080度、1100度等等的热氧化温度,来热氧化生长栅氧,从而形成所述栅氧化层;其中,优选地,是采用1000度的热氧化温度,热氧化生长栅氧,形成所述栅氧化层。
又或者,在执行完第五步F之后,还执行步骤F1,即通过注入N+形成源电极的源区的N+导电区,所述N+导电区通过在所述晶体管功率器件形成过程中磷注入,通过注入N+形成形成所述N+导电区,所述N+导电区可以用于形成所述源电极的导电窗口,从而使所述晶体管功率器件可以导电。
再或者,在上述步骤F1之后,还执行步骤F2,即可以通过光刻及腐蚀掉源电极中源区的二氧化硅、氮化硅和表面N+导电区,从而形成所述源电极的导电窗口,从而使所述晶体管功率器件可以导电。
应当理解的是,对本领域普通技术人员来说,可以根据上述说明加以改进或变换,而所有这些改进和变换都应属于本发明所附权利要求的保护范围。

Claims (10)

1.一种栅源侧台保护的晶体管功率器件,包括硅片、栅氧化层、多晶硅层、栅电极、源电极、漏电极和栅源绝缘层,其特征在于;
所述栅源绝缘层包括二氧化硅层、第一氮化硅层、第二氮化硅层和热氧化侧台层;
所述二氧化硅层沉积在所述多晶硅层上,并且,所述第一氮化硅层设置在所述二氧化硅上,作为所述多晶硅的上保护层;
所述第二氮化硅层设置在所述多晶硅层的下表面,作为所述多晶硅层的下保护层;
所述热氧化侧台层设置在所述栅电极和所述源电极之间,用于侧台隔离所述栅电极和所述源电极。
2.根据权利要求1所述的晶体管功率器件,其特征在于,所述晶体管功率器件为IGBT功率器件。
3.根据权利要求2所述的晶体管功率器件,其特征在于,所述多晶硅层的厚度为9000-12000埃,所述二氧化硅层的厚度为4000-7000埃,所述上保护层的厚度为400-800埃,所述下保护层的厚度为600-1000埃。
4.根据权利要求3所述的晶体管功率器件,其特征在于,所述多晶硅层的厚度为10000埃,所述二氧化硅层的厚度为5000埃,所述上保护层的厚度为600埃,所述下保护层的厚度为800埃。
5.根据权利要求4所述的晶体管功率器件,其特征在于,所述源电极的源区还包括一N+导电区,用于形成所述源电极的导电窗口。
6.一种制造如权利要求1所述的栅源侧台保护的晶体管功率器件的制造方法,其特征在于,包括如下步骤:
A、在所述硅片上热氧化生长栅氧,形成所述栅氧化层;
B、生长第二氮化硅作为所述多晶硅层的下保护层;
C、生长多晶硅层,并热氧化所述多晶硅层,沉积二氧化硅层;
D、生长第一氮化硅作为所述多晶硅层的上保护层;
E、光刻,形成所述栅电极,并且,热氧化多晶硅层形成隔离所述栅电极和所述源电极的热氧化侧台层;
F、形成所述源电极和所述漏电极;
G、形成所述晶体管功率器件。
7.根据权利要求6所述的制造方法,其特征在,步骤A具体执行:采用900-1100度的热氧化温度,热氧化生长栅氧,形成所述栅氧化层。
8.根据权利要求7所述的制造方法,其特征在,步骤A具体执行:采用1000度的热氧化温度,热氧化生长栅氧,形成所述栅氧化层。
9.根据权利要求6所述的制造方法,其特征在,步骤F之后,还执行步骤F1:注入N+形成所述源电极源区的N+导电区。
10.根据权利要求9所述的制造方法,其特征在,步骤F1之后,还执行步骤F2:光刻及腐蚀掉源电极中源区的二氧化硅、氮化硅和表面N+导电区,形成所述源电极的导电窗口。
CN 201110224494 2011-08-06 2011-08-06 一种栅源侧台保护的晶体管功率器件及其制造方法 Active CN102254943B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 201110224494 CN102254943B (zh) 2011-08-06 2011-08-06 一种栅源侧台保护的晶体管功率器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 201110224494 CN102254943B (zh) 2011-08-06 2011-08-06 一种栅源侧台保护的晶体管功率器件及其制造方法

Publications (2)

Publication Number Publication Date
CN102254943A CN102254943A (zh) 2011-11-23
CN102254943B true CN102254943B (zh) 2013-06-19

Family

ID=44982068

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 201110224494 Active CN102254943B (zh) 2011-08-06 2011-08-06 一种栅源侧台保护的晶体管功率器件及其制造方法

Country Status (1)

Country Link
CN (1) CN102254943B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103972082B (zh) * 2013-01-30 2017-02-08 无锡华润上华科技有限公司 一种防止图案缺失的方法及其晶圆制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW557538B (en) * 1998-04-24 2003-10-11 Microchip Tech Inc Method of forming side dielectrically isolated semiconductor devices and MOS semiconductor devices fabricated by this method
US6710407B2 (en) * 2001-09-13 2004-03-23 Nec Electronics Corporation Semiconductor device having smooth refractory metal silicide layers and process for fabrication thereof
TW200633211A (en) * 2005-03-04 2006-09-16 Win Semiconductors Corp Semiconductor devices integrating high-voltage and low-voltage field effect transistors on the same wafer
CN101123252A (zh) * 2006-08-10 2008-02-13 松下电器产业株式会社 半导体装置及其制造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002231821A (ja) * 2001-01-31 2002-08-16 Mitsubishi Electric Corp 半導体装置の製造方法及び半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW557538B (en) * 1998-04-24 2003-10-11 Microchip Tech Inc Method of forming side dielectrically isolated semiconductor devices and MOS semiconductor devices fabricated by this method
US6710407B2 (en) * 2001-09-13 2004-03-23 Nec Electronics Corporation Semiconductor device having smooth refractory metal silicide layers and process for fabrication thereof
TW200633211A (en) * 2005-03-04 2006-09-16 Win Semiconductors Corp Semiconductor devices integrating high-voltage and low-voltage field effect transistors on the same wafer
CN101123252A (zh) * 2006-08-10 2008-02-13 松下电器产业株式会社 半导体装置及其制造方法

Also Published As

Publication number Publication date
CN102254943A (zh) 2011-11-23

Similar Documents

Publication Publication Date Title
CN104409485B (zh) 具有低反向传输电容抗闩锁结构的平面栅igbt及其制造方法
CN103413824A (zh) 一种rc-ligbt器件及其制作方法
CN107275406B (zh) 一种碳化硅TrenchMOS器件及其制作方法
CN104285298A (zh) 半导体装置及半导体装置的制造方法
CN104810282B (zh) 一种采用n型碳化硅衬底制作n沟道igbt器件的方法
CN102856385A (zh) 一种具有沟槽源极场板的Trench MOSFET晶体管及其制备方法
CN107425068A (zh) 一种碳化硅TrenchMOS器件及其制作方法
CN102110717B (zh) 沟槽式金属氧化物半导体场效应晶体管及其制造方法
CN103928309B (zh) N沟道碳化硅绝缘栅双极型晶体管的制备方法
CN107305909A (zh) 一种逆导型igbt背面结构及其制备方法
CN106449744B (zh) 一种具有栅极内嵌二极管的沟槽栅igbt及其制备方法
CN101976670B (zh) 一种绝缘体上硅可集成大电流p型组合半导体器件
CN102254943B (zh) 一种栅源侧台保护的晶体管功率器件及其制造方法
CN104517837B (zh) 一种绝缘栅双极型晶体管的制造方法
CN108336133A (zh) 一种碳化硅绝缘栅双极型晶体管及其制作方法
CN102054702A (zh) 沟槽功率mosfet器件制造方法
CN111244177A (zh) 一种沟槽型mos器件的结构、制作工艺以及电子装置
CN104347403B (zh) 一种绝缘栅双极性晶体管的制造方法
CN104934470B (zh) 一种igbt芯片及其制造方法
CN202076269U (zh) 一种绝缘体上硅可集成大电流n型组合半导体器件
CN108054096A (zh) 双极晶体管的制作方法
CN102280483B (zh) 一种栅源侧台保护的功率器件及其制造方法
CN101246825B (zh) 硅材料高频低功耗功率结型场效应晶体管(jfet)的制造方法
CN202153519U (zh) 一种vdmos栅源侧台保护功率器件
CN102254940B (zh) 一种低电容的晶体管功率器件及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: HUAWEI ELECTRONICS CO. LTD. JILIN JILIN JMSC SEMIC

Effective date: 20131205

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20131205

Address after: 518000, Shenzhen, Guangdong, Futian District, Che Kung Temple, Tian An Digital City, innovation, science and Technology Plaza, two, east block, room 1002

Patentee after: Microelectronics Co., Ltd. of Shenzhen City, the first stable

Patentee after: JILIN SINO-MICROELECTRONICS Co.,Ltd.

Patentee after: JILIN MAGIC SEMICONDUCTOR CO., LTD.

Address before: 518000, Shenzhen, Guangdong, Futian District, Che Kung Temple, Tian An Digital City, innovation, science and Technology Plaza, two, east block, room 1002

Patentee before: Microelectronics Co., Ltd. of Shenzhen City, the first stable