CN102246143A - 电子设备和电子设备系统 - Google Patents

电子设备和电子设备系统 Download PDF

Info

Publication number
CN102246143A
CN102246143A CN200980149597.3A CN200980149597A CN102246143A CN 102246143 A CN102246143 A CN 102246143A CN 200980149597 A CN200980149597 A CN 200980149597A CN 102246143 A CN102246143 A CN 102246143A
Authority
CN
China
Prior art keywords
guidance
controller
guidance code
code
read
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN200980149597.3A
Other languages
English (en)
Inventor
植田诚次
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN102246143A publication Critical patent/CN102246143A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/4401—Bootstrapping
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14—Error detection or correction of the data by redundancy in operation
    • G06F11/1402—Saving, restoring, recovering or retrying
    • G06F11/1415—Saving, restoring, recovering or retrying at system level
    • G06F11/1417—Boot up procedures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/22—Microcontrol or microprogram arrangements
    • G06F9/24—Loading of the microprogram
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/1666—Error detection or correction of the data by redundancy in hardware where the redundant component is memory or memory area

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Security & Cryptography (AREA)
  • Quality & Reliability (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Stored Programmes (AREA)

Abstract

当接通电源时，处理器发布用于命令读取引导信息的指令。第一控制器包括用于将命令输出到电子设备的命令终端以及用于向/从所述电子设备传送/接收数据的多个数据终端，所述第一控制器按照来自所述处理器的指令来发布用于读取所述引导信息的命令，将该命令从所述命令终端递送到所述电子设备，按照发布该命令的时段来发布信号，以及将该信号从所述数据终端之一供应到所述电子设备。

Description

电子设备和电子设备系统
技术领域
本发明涉及使用例如闪速存储器的电子设备，并且涉及其中嵌入了电子设备的电子设备系统。
背景技术
存储系统(例如，使用诸如闪速存储器这样的非易失性半导体存储器的存储卡)已经被用作音乐数据和视频数据的记录介质。举例来说，作为在存储系统中使用的闪速存储器，已知有NAND闪速存储器。另外，举例来说，作为存储系统，已知有SDTM卡(参见例如日本专利申请KOKAI公开No.2006-92019)。
存储系统被连接到主机装置，并且在存储系统和主机装置之间传送/接收数据。SD接口被称为存储系统和主机装置之间的接口。SD接口是与支持SD设备(诸如SDTM卡)的主机装置的接口。
在SD接口总线中，定义了多个信号线，例如时钟线、命令线和数据线。这些线被看作单个总线。
近年来，在没有硬盘驱动的情况下，已经制造了使用闪速存储器作为非易失性存储设备的主机装置。这样的主机装置需要从闪速存储器读取程序代码(引导代码(boot code))，这对启动系统来说是必需的。具体地，引导代码被存储在包括闪速存储器的SD设备中，并且引导代码经由主机控制器被传输到系统存储器并且被执行。
在主机装置被加电之后，首先读取引导代码。具体地，当系统被加电时，CPU将存储在系统ROM中的引导加载器进行激活。主机控制器被配置以便根据引导加载器来读取存储在SD设备中的引导代码，并且将引导代码传输到系统存储器。因而，系统需要系统ROM来存储引导加载器，并且这导致系统的制造成本增加。因此，需要一种不要求系统ROM的电子设备系统。
发明内容
根据本发明的第一方面，提供了一种电子设备系统，其包括：处理器，所述处理器被配置以便当接通电源时，发布用于命令读取引导信息的指令；以及第一控制器，所述第一控制器包括用于向电子设备输出命令的命令终端以及用于向/从所述电子设备传送/接收数据的多个数据终端，所述第一控制器被配置以便：按照来自所述处理器的指令来发布用于读取所述引导信息的命令，将所述命令从所述命令终端递送到所述电子设备，按照发布所述命令的时段来发布信号，以及将所述信号从所述数据终端之一供应到所述电子设备。
根据本发明的第二方面，提供了一种电子设备，其包括：存储器，所述存储器用于存储引导信息；命令终端，所述命令终端被配置以便接收命令；多个数据终端，所述多个数据终端被配置以便传送/接收数据；以及控制器，所述控制器被配置以便：在接收到作为引导信息读取请求的用于读取引导信息的命令(所述命令在接通电源时被递送到所述命令终端)以及按照发布所述命令的时段而被递送到多个数据终端之一的信号时，从所述存储器读取引导信息，所述控制器从所述数据终端输出所述引导信息。
附图说明
图1示意性地示出了根据本发明实施例的电子设备和主机装置的结构；
图2示意性地示出了电子设备的存储映射；
图3是示出了根据实施例的快速引导操作的例子的时序图；
图4是图示了引导代码区域的访问操作的流程图；以及
图5示出了实施例的应用的例子。
具体实施方式
现在将参照附图来描述本发明的实施例。
图1示意性地示出了根据本发明的第一实施例的设备的结构以及其中嵌入了该设备的主机装置的结构。
主机装置1包括例如用作处理器的中央处理单元(CPU)2、主机控制器3和系统存储器4。
CPU 2执行对主机装置1的整体控制，并且根据存储在只读存储器(ROM)(未示出)中的程序等来进行操作。系统存储器4用于存储各种数据以及对CPU 2的操作来说所必需的可执行程序。
主机控制器3包括例如主机接口(I/F)31、动态存储访问(DMA)控制器32、缓冲器33和SD接口34。主机I/F 31被连接到CPU 2和系统存储器4，并且还被连接到DMA控制器32和缓冲器33。缓冲器33被连接到SD I/F 34。
举例来说，主机控制器3被配置成可与包括例如闪速存储器的SD设备5进行通信。具体地，主机I/F 31被配置成可与CPU 2和系统存储器4进行通信，并且SD I/F 34被配置成可与SD设备5进行通信。
另外，主机I/F 31将从系统存储器4递送的数据传输到缓冲器33，并且将经由SD I/F 34从SD设备5读出并保持在缓冲器33的数据传输到系统存储器4。
SD I/F 34将经由缓冲器33从系统存储器4递送的数据传输到SD设备5，并且接收从SD设备5读取的数据，以及将所接收到的数据递送到缓冲器33。
例如，根据CPU 2的指令，DMA控制器32控制主机I/F 31、SD I/F 34和缓冲器33，并且控制从系统存储器4到SD设备5的数据传输以及从SD设备5到系统存储器4的数据传输。
SD I/F 34例如经由1比特时钟线、命令线和4比特数据线而被连接到SD设备5。在信号接收时，SD I/F 34接受在命令线上的命令SDCMD以及在数据线上的数据SDDAT，在时钟线上的时钟信号SDCLK的上升沿。在信号传送时，在时钟线的时钟信号SDCLK的上升沿或下降沿上，SD I/F34将命令SDCMD、响应和数据SDDAT输出到命令线和数据线。数据线可以用四个比特并行地传输数据，或者用一个比特串行地传输数据。
具体地，SD I/F 34包括命令(CMD)生成器35和数据(DAT)生成器36。举例来说，CMD生成器35根据CPU 2的指令来生成用于控制SD设备5的各种命令，并且将这些命令递送到SD设备5。DAT生成器36根据CPU 2的指令来生成信号，并且将该信号输出到数据线SDDAT[3:0]。
SD设备5包括例如NAND闪速存储器50、用于控制闪速存储器50的操作的控制器60，以及连接到SD I/F 34的时钟线、命令线和4比特数据线的时钟终端、命令终端和数据终端。
图2示出了SD设备5的存储映射的例子。NAND闪速存储器50包括用户区域51、引导代码区域52、保护区域53和系统区域54。
用户区域51是主机装置1和主机装置1的用户可以自由访问和使用的区域。用户区域51存储任意数据，诸如对于主机装置的操作来说所必需的程序和各种数据。用户区域51中的数据例如通过文件分配表(FAT)来管理。
保护区域53存储例如仅可由指定的主机装置1访问的数据。仅在满足预定条件的情况下，主机装置1的用户才可以访问保护区域53。
系统区域54是主机装置1和用户无法直接访问的区域。系统区域54是通过SD设备中的控制器(未示出)来管理的区域。例如，系统区域54存储了安全信息以及控制器的控制信息。
引导代码区域52存储了例如引导代码1和引导代码2。引导代码1和引导代码2中的每一个均是用于执行在主机装置1加电之后和在起动系统(OS)之前需要执行的一系列处理中的至少一部分处理的代码集。引导代码1和引导代码2是相同的。例如，在引导代码1中出现缺陷的情况下，使用引导代码2。
引导代码区域52中的数据不是由文件系统来管理的。在引导代码区域52中，例如，按照从较低地址页到较高地址页的顺序来存储引导代码。在加电之后，控制器60根据从主机控制器3递送的(下文将描述的)快速引导请求，按照从较低地址到较高地址的顺序，连续地读取引导代码区域52中的引导代码1，并且将引导代码1传输到主机控制器3。
(快速引导操作)
接下来描述了根据本实施例的快速引导操作。
如果主机装置1被加电，则CPU 2激活主机控制器3。此外，在加电时，CPU 2将指令递送到主机控制器3。该指令是用于起动在CPU 2中预置的快速引导操作的激活指令，并且该激活指令包括例如指令代码(其指示快速引导)以及数据存储地址。该激活指令经由主机控制器3的主机I/F31和DMA控制器32而被递送到SD I/F 34。根据该激活指令，SD I/F 34的CMD生成器35输出用于指示数据读取操作的命令CMD0，并且DAT生成器36输出特定信号。
图3示出了根据激活指令生成的CMD0和特定信号。具体地，在时钟信号SDCLK的下降沿上，CMD生成器35生成命令CMD0并将该命令CMD0递送到命令线。在命令CMD0之前和之后添加开始比特“S”和结束比特“E”。DAT生成器36生成特定信号(按照命令CMD0的时段将该特定信号设置在低电平)，并且将该信号递送到数据线SDDAT0。具体地，按照命令CMD0的输出将数据线SDDAT0的特定信号设置在低电平，并且在与命令CMD0的结束比特的相同时间将该特定信号恢复到高电平。这对SD设备5变为快速引导请求。
响应于快速引导请求，SD设备5的控制器60从闪速存储器50的引导代码区域52读取例如引导代码1，并且在1秒内将引导代码1输出到数据线SDDAT 0-3。所读取的引导代码1按照与例如512字节+CRC(循环冗余校验码)的每个数据相关联的4比特模式而被传输到主机控制器3。
主机控制器3的DMA控制器32经由主机I/F 31将已经经由SD I/F 34而被传输到缓冲器33的引导代码1传输到系统存储器4。换句话说，DMA控制器32根据从CPU 2递送的激活指令来将缓冲器33中的引导代码1传输到系统存储器4。CPU 2执行已经被传输到系统存储器4的引导代码1，并且激活主机装置。
图4是图示了控制器60对引导代码区域52的访问方法的流程图。
如以上所描述的，引导代码区域52存储了相同的引导代码1和2。响应于快速引导请求，控制器60首先读取引导代码1(ST1)。然后，确定对引导代码1的读取是否成功(ST2)。如果对引导代码1的读取是成功的，则正常地完成该处理。
另一方面，如果对引导代码1的读取失败，则读取引导代码2(ST3)。然后，确定对引导代码2的读取是否成功(ST4)。如果对引导代码2的读取是成功的，则正常的引导代码2被复制到引导代码1的存储区域。结果，用引导代码2来覆写引导代码1。由此，首先访问正常的引导代码。
图5示出了本实施例的应用的示例。图5示出了作为例如移动电话的移动终端装置10。根据上述实施例，移动终端装置10在其主体中合并了包括CPU 2的主机装置1、系统存储器4和主机控制器3。另外，根据该实施例的电子设备5被嵌入到移动终端装置10中。此外，包括NAND闪速存储器的电子设备11被附接到移动终端装置10。
移动终端装置并不限于移动电话，并且可以是个人计算机、便携式音乐记录/回放装置等。
根据上述实施例，当接通电源时，主机控制器3按照来自CPU 2的指令来生成命令和特定信号。SD设备5基于该命令和特定信号来读取引导代码。随后，由主机控制器3的DMA控制器32将引导代码传输到系统存储器4。因而，不同于现有技术，不需要用于存储引导加载器的系统ROM。因此，可以减少主机装置1的制造成本。
此外，SD设备5存储了相同的引导代码1和2。如果在引导代码1中出现缺陷，则可以读取引导代码2。因此，可以稳当地执行引导操作，并且可以增加主机装置1的寿命。
此外，如果在引导代码1中出现缺陷，则引导代码2被复制到引导代码1的存储区域。因而，由于首先访问正常的引导代码，所以可以增加引导操作的速度。
本领域技术人员将很容易想到附加的优点和修改。因此，本发明在其更宽泛的方面中不限于在此示出和描述的特定细节和代表性实施例。因此，在不背离由所附权利要求及其等同物所限定的一般发明概念的精神或范围的情况下，可以进行各种修改。
工业适用性：
举例来说，在其中安装了闪速存储器的移动终端中使用本发明。
权利要求书(按照条约第19条的修改)
1.一种电子设备系统，其包括：
第一控制器，所述第一控制器包括用于向电子设备输出命令的命令终端以及用于传送/接收数据的多个数据终端；以及
电子设备，所述电子设备经由所述命令终端和所述数据终端而耦合于所述第一控制器，所述电子设备存储了引导信息；
其中，当接通电源时，所述第一控制器生成信号并将所述信号从所述数据终端之一供应到所述电子设备，以及接收按照所述信号从所述电子设备读取的引导信息。
2.根据权利要求1所述的系统，其中，所述引导信息包括第一引导代码和第二引导代码。
3.根据权利要求2所述的系统，其中，所述第二引导代码与所述第一引导代码相同。
4.根据权利要求3所述的系统，其中，与所述第二引导代码相比，所述第一引导代码被存储在较低的地址处。
5.根据权利要求2所述的系统，其中，所述电子设备包括第二控制器，所述第二控制器被配置以便按照所述信号来读取所述第一引导代码。
6.根据权利要求5所述的系统，其中，所述第二控制器被配置以便：在对所述第一引导代码的读取已经失败的情况下，读取所述第二引导代码。
7.根据权利要求6所述的系统，其中，所述第二控制器被配置以便：在读取了所述第二引导代码的情况下，用所述第二引导代码来覆写所述第一引导代码。
8.根据权利要求1所述的系统，其中，所述第一控制器包括直接存储访问(DMA)控制器，所述DMA控制器被配置以便：将已经从所述电子设备读取的引导信息传输到系统存储器。
9.根据权利要求1所述的系统，其中，通过使用所述多个数据终端来接收所述引导信息。
10.一种电子设备，其包括：
存储器，所述存储器被配置以便存储引导信息；
命令终端，所述命令终端被配置以便接收命令；
多个数据终端，所述多个数据终端被配置以便传送/接收数据；以及
控制器，所述控制器被配置以便：在接收到当接通电源时被递送到所述数据终端之一的信号时，从所述存储器读取所述引导信息，所述控制器从所述数据终端输出所述引导信息。
11.根据权利要求10所述的设备，其中，所述引导信息包括第一引导代码和第二引导代码。
12.根据权利要求11所述的设备，其中，所述第二引导代码与所述第一引导代码相同。
13.根据权利要求12所述的设备，其中，与所述第二引导代码相比，所述第一引导代码被存储在较低级别的地址处。
14.根据权利要求13所述的设备，其中，所述控制器被配置以便：按照所述信号来读取所述第一引导代码。
15.根据权利要求14所述的设备，其中，所述控制器被配置以便：在对所述第一引导代码的读取已经失败的情况下，读取所述第二引导代码。
16.根据权利要求15所述的设备，其中，所述控制器被配置以便：在读取了所述第二引导代码的情况下，用所述第二引导代码来覆写所述第一引导代码。
17.根据权利要求10所述的设备，其中，通过使用所述多个数据终端来输出所述引导信息。
18.一种包括权利要求1的电子设备系统的移动终端。
19.一种包括权利要求10的电子设备的移动终端。

Claims (19)

1.一种电子设备系统，其包括：
处理器，所述处理器被配置以便当接通电源时，发布用于命令读取引导信息的指令；以及
第一控制器，所述第一控制器包括用于向电子设备输出命令的命令终端以及用于向/从所述电子设备传送/接收数据的多个数据终端，所述第一控制器被配置以便：按照来自所述处理器的指令来发布用于读取所述引导信息的命令，将所述命令从所述命令终端递送到所述电子设备，按照发布所述命令的时段来发布信号，以及将所述信号从所述数据终端之一供应到所述电子设备。
2.根据权利要求1所述的系统，其中，所述引导信息包括第一引导代码和第二引导代码。
3.根据权利要求2所述的系统，其中，所述第二引导代码与所述第一引导代码相同。
4.根据权利要求3所述的系统，其中，与所述第二引导代码相比，所述第一引导代码被存储在较低的地址处。
5.根据权利要求2所述的系统，其中，所述电子设备包括第二控制器，所述第二控制器被配置以便按照所述命令和所述信号来读取所述第一引导代码。
6.根据权利要求5所述的系统，其中，所述第二控制器被配置以便：在对所述第一引导代码的读取已经失败的情况下，读取所述第二引导代码。
7.根据权利要求6所述的系统，其中，所述第二控制器被配置以便：在读取了所述第二引导代码的情况下，用所述第二引导代码来覆写所述第一引导代码。
8.根据权利要求1所述的系统，其中，所述第一控制器包括直接存储访问(DMA)控制器，所述DMA控制器被配置以便：将已经从所述电子设备读取的引导信息传输到系统存储器。
9.根据权利要求1所述的系统，其中，通过使用所述多个数据终端来接收所述引导信息。
10.一种电子设备，其包括：
存储器，所述存储器用于存储引导信息；
命令终端，所述命令终端被配置以便接收命令；
多个数据终端，所述多个数据终端被配置以便传送/接收数据；以及
控制器，所述控制器被配置以便：在接收到作为引导信息读取请求的用于读取引导信息的命令以及按照发布所述命令的时段而被递送到所述多个数据终端之一的信号时，从所述存储器读取所述引导信息，所述控制器从所述数据终端输出所述引导信息，其中，用于读取引导信息的命令在接通电源时被递送到所述命令终端。
11.根据权利要求10所述的设备，其中，所述引导信息包括第一引导代码和第二引导代码。
12.根据权利要求11所述的设备，其中，所述第二引导代码与所述第一引导代码相同。
13.根据权利要求12所述的设备，其中，与所述第二引导代码相比，所述第一引导代码被存储在较低级别的地址处。
14.根据权利要求13所述的设备，其中，所述控制器被配置以便：按照所述命令和所述信号来读取所述第一引导代码。
15.根据权利要求14所述的设备，其中，所述控制器被配置以便：在对所述第一引导代码的读取已经失败的情况下，读取所述第二引导代码。
16.根据权利要求15所述的设备，其中，所述控制器被配置以便：在读取了所述第二引导代码的情况下，用所述第二引导代码来覆写所述第一引导代码。
17.根据权利要求10所述的设备，其中，通过使用所述多个数据终端来输出所述引导信息。
18.一种包括权利要求1的电子设备系统的移动终端。
19.一种包括权利要求10的电子设备的移动终端。
CN200980149597.3A 2008-12-11 2009-12-11 电子设备和电子设备系统 Pending CN102246143A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP316063/2008 2008-12-11
JP2008316063A JP2010140266A (ja) 2008-12-11 2008-12-11 電子デバイスシステムと電子デバイス
PCT/JP2009/071071 WO2010067901A1 (en) 2008-12-11 2009-12-11 Electronic device and electronic device system

Publications (1)

Publication Number Publication Date
CN102246143A true CN102246143A (zh) 2011-11-16

Family

ID=42242882

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200980149597.3A Pending CN102246143A (zh) 2008-12-11 2009-12-11 电子设备和电子设备系统

Country Status (7)

Country Link
US (1) US20110246760A1 (zh)
EP (1) EP2366145A4 (zh)
JP (1) JP2010140266A (zh)
KR (1) KR20110094047A (zh)
CN (1) CN102246143A (zh)
TW (1) TW201030620A (zh)
WO (1) WO2010067901A1 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108287671A (zh) * 2018-04-10 2018-07-17 南京扬贺扬微电子科技有限公司 一种具有boot功能的SD卡及其制卡方法
CN109154916A (zh) * 2016-08-22 2019-01-04 惠普发展公司，有限责任合伙企业 连接的设备的信息
CN112119400A (zh) * 2018-05-15 2020-12-22 罗莫尔有限公司 电子设备和数据传输系统
CN114793452A (zh) * 2020-11-24 2022-07-26 松下知识产权经营株式会社 主机装置、从机装置以及数据转发系统
CN114793452B (zh) * 2020-11-24 2024-05-24 松下知识产权经营株式会社 主机装置、从机装置以及数据转发系统

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8464020B2 (en) 2009-12-07 2013-06-11 Panasonic Corporation Non-volatile storage device, host device, storage system, data communication method and program
US8589730B2 (en) * 2010-08-31 2013-11-19 Apple Inc. Handling errors during device bootup from a non-volatile memory
JP5681576B2 (ja) * 2011-06-29 2015-03-11 ルネサスエレクトロニクス株式会社 ホストコントローラ装置、情報処理装置及びイベント情報出力方法
US8706955B2 (en) 2011-07-01 2014-04-22 Apple Inc. Booting a memory device from a host
US9557802B2 (en) * 2013-08-01 2017-01-31 Mediatek Inc. Method of controlling SDIO device and related SDIO system and SDIO device
US10275624B2 (en) 2013-10-29 2019-04-30 Hand Held Products, Inc. Hybrid system and method for reading indicia
KR102225313B1 (ko) * 2014-08-20 2021-03-10 에스케이하이닉스 주식회사 데이터 저장 장치의 동작 방법
CN115226405A (zh) * 2021-02-16 2022-10-21 松下知识产权经营株式会社 主机装置、从机装置以及数据传送系统

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030172261A1 (en) * 2002-03-08 2003-09-11 Seok-Heon Lee System boot using NAND flash memory and method thereof
JP2004220258A (ja) * 2003-01-14 2004-08-05 Its Sogo Kenkyusho:Kk 電子ナンバープレートと車両搭載機器とからなるデータ送受信システム
CN101246429A (zh) * 2007-02-13 2008-08-20 三星电子株式会社 将闪存模块用作主存储器的电子系统和相关系统引导方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08171483A (ja) * 1994-12-19 1996-07-02 Fanuc Ltd データ処理装置
US7409539B2 (en) * 2004-08-06 2008-08-05 International Business Machines Corporation System design and code update strategy to implement a self-healing, self-verifying system
EP1797645B1 (en) * 2004-08-30 2018-08-01 Google LLC Systems and methods for providing nonvolatile memory management in wireless phones
JP4406339B2 (ja) * 2004-09-21 2010-01-27 株式会社東芝 コントローラ、メモリカード及びその制御方法
JP2006146485A (ja) * 2004-11-18 2006-06-08 Toshiba Corp 携帯端末
KR100708128B1 (ko) * 2005-04-30 2007-04-17 삼성전자주식회사 낸드 플래시 메모리 제어 장치 및 방법
JP2007086920A (ja) * 2005-09-20 2007-04-05 Nec Saitama Ltd 携帯型電子機器
US7490177B2 (en) * 2006-01-23 2009-02-10 Infineon Technologies Ag System method for performing a direct memory access for automatically copying initialization boot code in a new memory architecture
US7849302B2 (en) * 2006-04-10 2010-12-07 Apple Inc. Direct boot arrangement using a NAND flash memory
KR100880379B1 (ko) * 2006-05-25 2009-01-23 삼성전자주식회사 외부로부터 제공받는 부트 코드로 부팅되는 정보기기시스템
TWI327290B (en) * 2006-10-03 2010-07-11 Magic Pixel Inc Electronic system with nand flash memory storing boot code and a highly reliable boot up method

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030172261A1 (en) * 2002-03-08 2003-09-11 Seok-Heon Lee System boot using NAND flash memory and method thereof
JP2004220258A (ja) * 2003-01-14 2004-08-05 Its Sogo Kenkyusho:Kk 電子ナンバープレートと車両搭載機器とからなるデータ送受信システム
CN101246429A (zh) * 2007-02-13 2008-08-20 三星电子株式会社 将闪存模块用作主存储器的电子系统和相关系统引导方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109154916A (zh) * 2016-08-22 2019-01-04 惠普发展公司，有限责任合伙企业 连接的设备的信息
CN108287671A (zh) * 2018-04-10 2018-07-17 南京扬贺扬微电子科技有限公司 一种具有boot功能的SD卡及其制卡方法
WO2019196315A1 (zh) * 2018-04-10 2019-10-17 南京扬贺扬微电子科技有限公司 一种具有boot功能的SD卡及其制卡方法
CN112119400A (zh) * 2018-05-15 2020-12-22 罗莫尔有限公司 电子设备和数据传输系统
CN112119400B (zh) * 2018-05-15 2024-05-24 罗莫尔有限公司 电子设备和数据传输系统
CN114793452A (zh) * 2020-11-24 2022-07-26 松下知识产权经营株式会社 主机装置、从机装置以及数据转发系统
CN114793452B (zh) * 2020-11-24 2024-05-24 松下知识产权经营株式会社 主机装置、从机装置以及数据转发系统

Also Published As

Publication number Publication date
US20110246760A1 (en) 2011-10-06
TW201030620A (en) 2010-08-16
KR20110094047A (ko) 2011-08-19
EP2366145A4 (en) 2012-11-28
EP2366145A1 (en) 2011-09-21
JP2010140266A (ja) 2010-06-24
WO2010067901A1 (en) 2010-06-17

Similar Documents

Publication Publication Date Title
CN102246143A (zh) 电子设备和电子设备系统
USRE49643E1 (en) Card and host device
US10108373B2 (en) Host, system, and methods for transmitting commands to non-volatile memory card
CN101266829B (zh) 存储卡、包含存储卡的存储系统及存储卡的操作方法
CN102375788A (zh) 为具有非易失性存储器的系统动态地分配功率预算的方法及装置
US8897092B2 (en) Memory storage device, memory controller and controlling method
TW201329707A (zh) 資料保護方法、記憶體控制器與記憶體儲存裝置
CN110059032A (zh) 存储器接口及具有存储器接口的存储器控制器
CN110797058A (zh) 数据存储装置、操作该数据存储装置的方法以及存储系统
CN109426627B (zh) 数据存储装置及其操作方法
KR20200054534A (ko) 메모리 시스템 및 그것의 동작 방법
CN112732170A (zh) 控制器和具有该控制器的数据存储系统
EP2618259B1 (en) Data erasable method of memory in smart card and smart card thereof
US20080162479A1 (en) Memory card system and method for transmitting background information thereof
CN108257629B (zh) 非易失性存储器装置和包括其的数据存储装置的操作方法
CN110874335A (zh) 数据存储装置、其操作方法以及具有该装置的存储系统
CN116521057A (zh) 数据处理系统、其操作方法及其存储装置
KR102609473B1 (ko) 데이터 저장 장치 및 그것의 동작 방법
CN110442302B (zh) 存储器系统及用于操作存储器系统的方法
KR102423278B1 (ko) 메모리 시스템 및 그것의 동작 방법
US20150012688A1 (en) Computer system and operating method thereof
US11847325B2 (en) Semiconductor integrated apparatus, operating method thereof and data processing apparatus including the same
KR20230001257A (ko) 메모리 시스템
CN112540932A (zh) 存储控制器以及写入辅助方法
KR20210035517A (ko) 메모리 시스템 및 그것을 포함하는 데이터 처리 시스템

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20111116