一种宽带密集梳状谱信号的全数字生成方法
技术领域
本发明属于无线电电子学、电信技术领域,涉及一种宽带密集梳状谱信号的全数字生成方法。
背景技术
跳频和扩频技术在各个方面都得到了较好的广泛的应用,特别地,宽带密集梳状谱信号在电子对抗领域具有极大的应用价值。为了实现对这类信号的有效干扰,现在较为常用的方法是使用梳状谱信号对其实现全频带或部分频带的拦阻干扰。梳状谱信号对超宽带雷达也具有明显的干扰效果。而通常的梳状谱信号生成大多采用模拟产生的办法,由于模拟电路由于易受环境因素的影响,所以输出幅度的平坦度性能不好,配置不灵活,信号质量也一般。
发明内容
本发明为解决上述技术问题,通过FPGA(Field Programmable Gate Array,即现场可编程门阵列)和高速模数转换芯片(DAC)采用全数字合成方式来产生宽带密集梳状谱信号,得到的梳状谱信号输出幅度平坦度性能较好,受温度等环境因素影响小、梳状谱根数和带宽可灵活配置,信号质量较好,而且原理简单易于实现和推广。
本发明的技术方案如下:
一种宽带密集梳状谱信号的全数字生成方法,其特征在于具体生成步骤为:
步骤1,将宽带密集梳状谱分解成单个的单音点频信号,对每一个单音点频信号进行M(其中M>1)路分解,得到每一路的频率和相位;
步骤2,将步骤1得到的每一路的频率和相位转换成DDS(Direct Digital Synthesizer,直接数字频率合成器)的频率控制字和相位控制字;
步骤3,通过现场可编程门阵列FPGA根据步骤2中转换得到的频率控制字和相位控制字同时进行多根单音点频信号的生成,将生成的多根单音点频信号存入高速大容量存储器(比如DDRII SRAM)中;单次进行多少根单音点频信号的生成是根据FPGA的资源规模而定的;
步骤4,继续进行多根单音点频信号的生成,将生成的数据与步骤3中存入存储器中的数据进行相加运算,并将相加结果继续存入存储器;
步骤5,重复步骤3和步骤4,直到生成的单音点频信号根数满足宽带密集梳状谱需要生成的总根数要求;
步骤6,将最终生成完的存储器中的数据读入FPGA,在FPGA中采用并串转换接口将数据进行提速,并将提速后的数据结果送入高速模数转换芯片(DAC)进行信号合成,得到所需的宽带密集梳状谱。
所述对每一个单音点频信号进行M路分解的原理:
假设要生成的任意点频信号为
(1)
数字域表示
其中,
为单频信号频率,
为采样周期,那么采样率
,
为初相。
(3)
则
(5)
将式(6)展开可得:
所以通过式(7)可以看出,
可以用M路低采样率(
)的正弦信号进行合成,这M路正弦信号的频率都是
,只是相位不一样,第一个通道的初相是
,第二个通道的初相是
,第M个通道的初相是
。
在FPGA中,可以用DDS(Direct Digital Synthesizer,直接数字频率合成器)来实现这M路正弦信号,其频率控制字都一样,唯一区别就是相位控制字。
本发明采用大规模现场可编程门阵列FPGA、大容量存储器和高速模数转换芯片相结合的生成方法。该方法可以应用到任何采样率情况下,因为分解路数M可以任意设置,当采样率特别高时M就取更大的值,比如采样率为4GSPS,则M可取16,这样在每一路上的采样率就可降为250MSPS,这个采样率就可以在现场可编程门阵列FPGA中实现了。在该生成方法过程中,梳状谱信号生成在现场可编程门阵列FPGA中实现,存储器用来存储中间处理数据,最终的数字信号经过高速模数转换芯片进行合成,得到所需要的梳状谱信号。由于现在现场可编程门阵列FPGA内部信号处理的时钟频率最高只能到300MHz左右,远远低于高速模数转换芯片的采样率要求,所以需要在现场可编程门阵列FPGA内部做多路分解,采用并行处理的方式,将单路高速信号处理降低成多路数据进行并行处理,最后再通过现场可编程门阵列FPGA中的并串转换功能模块提速成,送给高速模数转换芯片合成宽带密集梳状谱信号。由于现场可编程门阵列FPGA的资源所限,每次可实时生成的单音数量有限(假设为N,N≥1),当要生成大于单次可实时生成的数量时,就需要经过迭代的方法产生密集梳状谱,即先生成N根单音信号存入存储器,然后再生成N根单音信号,并和存储器中的数据相加,将相加后的结果继续存入存储器,不停的这样迭代处理,就可以生成所需要的密集梳状谱。
本发明的有益效果如下:
本发明原理简单易于实现推广,可满足不同采样率要求,生成的宽带密集梳状谱具有幅度平坦度好、受温度等环境因素影响小、梳状谱根数和带宽可灵活配置等优点。
附图说明
图1为本发明实现的原理图
图2为本发明将单音点频信号进行16路分解然后合成的示意图
图3为本发明中一个DDS的实现示意图。
具体实施方式
要利用高速模数转换芯片生成宽带密集梳状谱信号,最关键的就是0~
/2(
为模数转换芯片采样率)中任意点频信号的生成。由于现在FPGA内部处理的时钟频率最高只能到300MHz左右,远远不能满足模数转换芯片的采样频率需求,所以需要在FPGA内部做多路分解,采用并行处理的方式,将单路高速信号处理降低成多路FPGA可处理的低速率数据进行处理,最后再通过FPGA中的并串转换功能提速,送给高采样率的模数转换芯片合成宽带梳状谱信号。由于FPGA的资源所限,每次可实时生成的单音数量有限(假设为N),当要生成大于单次可实时生成的数量时,就需要经过迭代的方法产生密集梳状谱,即先生成N根单音信号存入存储器,然后再生成N根单音信号,并和存储器中的数据相加,将相加后的结果继续存入存储器,不停的这样迭代处理,就可以生成所需要的密集梳状谱。这其中最关键的技术就是单路高速信号处理的多路分解。
一种宽带密集梳状谱信号的全数字生成方法,其特征在于具体生成步骤为:
步骤1,将宽带密集梳状谱分解成单个的单音点频信号,对每一个单音点频信号进行M(其中M>1)路分解,得到每一路的频率和相位;
步骤2,将步骤1得到的每一路的频率和相位转换成DDS的频率控制字和相位控制字;
步骤3,通过FPGA根据步骤2中转换得到的频率控制字和相位控制字同时进行多根单音点频信号的生成,将生成的多根单音点频信号存入存储器中;进行多根单音点频信号的生成是根据FPGA的规模而定的;
步骤4,继续进行多根单音点频信号的生成,将生成的数据与步骤3中存入存储器中的数据进行相加运算,并将相加结果继续存入高速大容量存储器,例如DDRII SRAM;
步骤5,重复步骤3和步骤4,直到生成的单音点频信号根数满足宽带密集梳状谱需要生成的总根数要求;
步骤6,将最终生成完的存储器中的数据读入FPGA,在FPGA中采用并串转换接口(比如XILINX公司FPGA的OSERDES模块)将数据进行提速,并将提速后的数据结果送入高速模数转换芯片进行信号合成,得到所需的宽带密集梳状谱。
所述对每一个单音点频信号进行M路分解的原理:
假设要生成的任意点频信号为
(1)
数字域表示
(2)
其中,
为单频信号频率,
为采样周期,那么采样率
,
为初相。
(3)
则
将式(6)展开可得:
所以通过式(7)可以看出,
可以用M路低采样率(
)的正弦信号进行合成,这M路正弦信号的频率都是
,只是相位不一样,第一个通道的初相是
,第二个通道的初相是
,第M个通道的初相是
。
在FPGA中,可以用DDS来实现这M路正弦信号,其频率控制字都一样,唯一区别就是相位控制字,图2就给出了M=16时的合成框图。DDS在许多数字通信系统中都是非常重要的组成部分,它是建立在采样定理基础上,首先对需要产生的波形进行采样,将采样值数字化后存入存储器作为查找表,然后通过查表读取数据,将需要的波形重新合成出来。在现在的FPGA中都有现成免费的DDS IP Core可以使用,只需要控制其“频率控制字”和“相位控制字”就可以达到输出所需正弦信号的目的,图3就是一个DDS的实现框图。
本发明采用大规模FPGA、大容量存储器和高速模数转换芯片相结合的生成方法,实现框图如图1所示。该方法可以应用到任何采样率情况下,因为分解路数M可根据采样率进行设置,采样率高时M取值大,采样率低时M取值小。在该生成方法过程中,梳状谱信号生成在FPGA中实现,存储器用来存储中间处理数据,最终的数字信号经过高速模数转换芯片进行合成,得到所需要的梳状谱信号。