CN208689465U - 一种高精度频率合成器 - Google Patents
一种高精度频率合成器 Download PDFInfo
- Publication number
- CN208689465U CN208689465U CN201820408816.1U CN201820408816U CN208689465U CN 208689465 U CN208689465 U CN 208689465U CN 201820408816 U CN201820408816 U CN 201820408816U CN 208689465 U CN208689465 U CN 208689465U
- Authority
- CN
- China
- Prior art keywords
- register
- frequency synthesizer
- frequency
- control
- control word
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
一种频率合成器,包括单片机系统和可编程逻辑门列阵,所述单片机系统包括LCD1602显示器、矩阵键盘和STC89S52单片机芯片;所述可编程逻辑门列阵包括接口单元和DDS单元;所述接口单元包括控制电路和寄存器组,所述寄存器组包括控制寄存器,状态寄存器,频率控制字寄存器,所述控制寄存器用于寄存所述频率合成器的控制指令,所述状态寄存器用于寄存所述频率合成器的状态,所述频率控制字寄存器用于寄存控制字K;所述DDS单元包括参考时钟、相位累加器、地址变换器、1/4波形存储器、数据变换器。该频率合成器具有电路简单,成本低廉,抗干扰能力强、控制精度高和系统易于升级等优点。
Description
技术领域
本实用新型涉及一种频率处理装置,尤其是涉及一种高精度频率合成器。
背景技术
频率合成器实质是一信号发生器,它能根据一定频率的参考信号源,产生不同频率信号。频率合成器是现代电子设备的重要组成部分,例如,在通信、雷达和导航系统中,利用频率合成器产生发射机的激励信号和接收机的本振信号;在电子对抗系统中,利用频率合成器产生宽带干扰信号源。随着各种技术的飞速发展,人们对频率合成器的频率稳定度、频谱纯度、频率范围和输出频率的个数提出了越来越高的要求。因此,研制高性能的频率合成器具有重要的意义。
目前传统频率合成主要直接模拟合成法和锁相环合成法。直接模拟合成法虽然频率转换时间短,但谐波、噪声及寄生频率都难以抑制,目前已基本不被采用;锁相环合成法虽然结构简单和纯度高,但分辨率低和转换速度慢,一般只能用于小步进频率合成技术中。
本发明利用可编程逻辑门列阵(FPGA)技术和直接数字频率合成技术(DDS)技术设计频率合成器,具有频率转换速度快,频率分辨率高,并在频率转换时可保持相位的连续输出波形灵活等优点,广泛应用于教学科研、通信、雷达、自动控制和电子测量等领域。
发明内容
为了解决现有技术中存在的问题,本实用新型由此提供了一种频率合成器,包括单片机系统和可编程逻辑门列阵,所述单片机系统包括LCD1602显示器、矩阵键盘和STC89S52单片机芯片,所述LCD1602显示器与STC89S52单片机的P0.0-P0.7和P1.0-P1.2相连,用于显示所述频率合成器的状态参数;所述矩阵键盘与所述STC89S52单片机的P2.0-P2.7相连,用于输入频合成器的状态;所述可编程逻辑门列阵包括接口单元和DDS单元;所述接口单元包括控制电路和寄存器组,所述寄存器组包括控制寄存器,状态寄存器,频率控制字寄存器,所述控制寄存器用于寄存所述频率合成器的控制指令,所述状态寄存器用于寄存所述频率合成器的状态,所述频率控制字寄存器用于寄存控制字K;所述DDS单元包括参考时钟、相位累加器、地址变换器、1/4波形存储器、数据变换器,所述相位累加器输入端与所述频率控制字寄存器相连,所述相位累加器输出端作为地址信号,地址信号的低位与地址变换器相连,地址信号的最高位地址与数据变换器相连。
进一步的,所述控制电路的一端通过数据线分别与STC89S52单片机的P3.0-P3.7和P1.3-P1.7相连,另一端与所述寄存器组相连,所述控制电路用于对地址信号进行地址译码,从而实现所述单片机系统能读写所述寄存器组中的相关寄存器。
进一步的,所述1/4波形存储器用于通过只存储[0~π/2]正弦波而获得整个周期内的正弦波。
本实用新型利用FPGA技术和DDS技术构造的载波频率和传输速度都可变的2DPKS频率合成器。经测试表明,该频率合成器具有电路简单,成本低廉,抗干扰能力强、控制精度高和系统易于升级等优点。
附图说明
当结合附图考虑时,参考下面的描述能够很好的理解本实用新型的结构、原理、工作特点和优点,但此处说明的附图用来对本实用新型的进一步解释,所附示意图只是为了更好的对本实用新型进行说明,并不对本实用新型构成不当限定,其中:
图1为本实用新型的一种高精度频率合成器的组成示意图;
图2为本实用新型的一种高精度频率合成器的DDS单元的组成示意图;
图3为本实用新型的一种高精度频率合成器的算法流程图;
具体实施方式
下面结合实例和附图对本实用新型作进一步的描述,应当指出的是,以下实施例仅仅为示意性的,其并非意图限制本实用新型。
图1为本发明的频率合成器的组成原理框架图,主要由单片机系统和可编程逻辑门列阵(FPGA)两大部分组成。单片机系统是频率合成的控制主机,包括LCD1602显示器、矩阵键盘和STC89S52单片机芯片组成,LCD1602显示器与STC89S52单片机的P0.0-P0.7和P1.0-P1.2相连,用于显示频率合成器的状态参数;矩阵键盘与STC89S52单片机的P2.0-P2.7相连,可以通过矩阵键盘输入频合成器的状态;可编程逻辑门列阵(FPGA),是频率合成器的信号产生单元,主要由接口单元和DDS单元组成。接口单元主要由控制电路和寄存器组组成,寄存器组由控制寄存器,状态寄存器,频率控制字寄存器组成,控制寄存器用于寄存频率合成器的控制指令,状态寄存器用于寄存频率合成器的状态,频率控制字寄存器用于寄存控制字K。DDS单元主要由参考时钟、相位累加器、地址变换器、1/4波形存储器、数据变换器组成。所述相位累加器输出端作为地址信号,地址信号的低位与地址变换器相连,地址信号的最高位地址与数据变换器相连。
为了实现DDS单元与单片机系统之间通信,在可编程逻辑门列阵(FPGA)中设计接口单元,主要由控制电路和寄存器组组成,所述控制电路的一端通过数据线分别与STC89S52单片机的P3.0-P3.7和P1.3-P1.7相连,另一端与所述寄存器组相连,所述控制电路用于对地址信号进行地址译码,从而实现所述单片机系统能读写所述寄存器组中的相关寄存器。寄存器组包括控制寄存器,状态寄存器,频率控制字寄存器,控制寄存器用于寄存频率合成器的控制指令,状态寄存器用于寄存频率合成器的状态,频率控制字寄存器用于寄存控制字K,这些寄存器、相对地址、方向和功率描述如表1所示。
表1内部存器的定义与地址分配
DDS单元设计是数字频率合成器的关键功能模块,由由参考时钟、相位累加器、地址变换器、1/4波形存储器、数据变换器组成,如图2所示。
为了提高系统的分辨率和降低FPGA资源的利用率,DDS单元采用了1/4波形直接数字频率合成(DDS)信号合成技术,在1/4波形存储器中只存储[0~π/2]正弦波,利用正弦波对称性特点,通过地址和幅值数据变换,可得到整个周期内的正弦波。具体实现过程为,当地址信号最高位与次高位都为“0”时,表示输出正弦波正处在[0~π/2]区间内,这时,地址与输出数据都不需要变换;当最高位为“0”,次高位为“1”时,输出正弦波正处在[π/2~π]区间内,这时,地址变换器对地址进行求补操作,而输出数据不变;当最高位为“1”,次高位为“0”时,输出正弦波正处在[π~3π/2]区间内,这时,地址不变,而输出变换器对输出数据进行求补操作;当最高位与次高位都为“1”时,输出正弦波正处在[3π/2~2π]区间内,这时,地址和输出数据都进行求补操作。当相位累加器溢出时,频率合成器完成一个周期的信号输出,其频率表达式为:
fo=fc×K/2N (1)
其中,fc为参考时钟,K为频率控制字,N为相位累加器的位宽。当K值取不同值时,信号fo不同。当K=1时,频率分辨率表达式为:
Δfo=fc×/2N (1)式
采用keil uvision4单片机开发软件进行设计,软件算法流程图如图3所示。上电启动系统,首先CPU初始化系统,调用LCD显示子程序,显示频率合成器的当前状态,然后再判断是否有键按下,如果此时没有任何键按下,则等待,如果判断有键按下,则调用键盘输入子程序,根据输入的频率计算频率控制置控制字K值大小,并把K值依次写到频率控制字寄存器中,控制频率合成器的信号输出。
为了验证以上设计正确性,利用芯驿电子科技(上海)有限公司的FPGA开发板进行测试,
在测试过程中,可以用quartusII软件自带的嵌入式逻辑分析仪(SigalTap IILogic Analyzer)观察FPGA器件内部产生的波形,可以得到正弦波,矩形波,锯齿波,验证了设计正确性。
在无线通信中,为满足现代宽带无线高质量传输要求[1]和提高无线通信的保密性,采用宽频带频率实时跳变技术进行通信。数字调制器是跳频无线通信系统关键组成部分,调制器的性能决定了无线通信系统的性能。利用FPGA技术和DDS技术设计的载波频率和传输速度都可变的2DPKS数字调制器。经测试表明,本调制器具有电路简单,成本低廉,抗干扰能力强、控制精度高和系统易于升级等优点,因此,本调制器有较好的实用价值。
尽管已经结合实施例对本实用新型进行了详细地描述,但是本领域技术人员应当理解地是,本实用新型并非仅限于特定实施例,相反,在没有超出本申请精神和实质的各种修正,变形和替换都落入到本申请的保护范围之中。
Claims (2)
1.一种频率合成器,其特征在于,包括单片机系统和可编程逻辑门列阵,所述单片机系统包括LCD1602显示器、矩阵键盘和STC89S52单片机芯片,所述LCD1602显示器与STC89S52单片机的P0.0-P0.7和P1.0-P1.2相连,用于显示所述频率合成器的状态参数;所述矩阵键盘与所述STC89S52单片机的P2.0-P2.7相连,用于输入频合成器的状态;所述可编程逻辑门列阵包括接口单元和DDS单元;所述接口单元包括控制电路和寄存器组,所述寄存器组包括控制寄存器,状态寄存器,频率控制字寄存器,所述控制寄存器用于寄存所述频率合成器的控制指令,所述状态寄存器用于寄存所述频率合成器的状态,所述频率控制字寄存器用于寄存控制字K;所述DDS单元包括参考时钟、相位累加器、地址变换器、1/4波形存储器、数据变换器,所述相位累加器输入端与所述频率控制字寄存器相连,所述相位累加器输出端作为地址信号,地址信号的低位与地址变换器相连,地址信号的最高位地址与数据变换器相连。
2.根据权利要求1所述的一种频率合成器,其特征在于,所述控制电路的一端通过数据线分别与STC89S52单片机的P3.0-P3.7和P1.3-P1.7相连,另一端与所述寄存器组相连,所述控制电路用于对地址信号进行地址译码,从而实现所述单片机系统能读写所述寄存器组中的相关寄存器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201820408816.1U CN208689465U (zh) | 2018-03-26 | 2018-03-26 | 一种高精度频率合成器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201820408816.1U CN208689465U (zh) | 2018-03-26 | 2018-03-26 | 一种高精度频率合成器 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN208689465U true CN208689465U (zh) | 2019-04-02 |
Family
ID=65875841
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201820408816.1U Expired - Fee Related CN208689465U (zh) | 2018-03-26 | 2018-03-26 | 一种高精度频率合成器 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN208689465U (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110399008A (zh) * | 2019-07-16 | 2019-11-01 | 武汉鑫诚欣科技有限公司 | 超短波及微波频段无线信号接收的频率合成器及方法 |
CN112631547A (zh) * | 2020-12-31 | 2021-04-09 | 陕西烽火电子股份有限公司 | 一种使用可编程逻辑器件实现频率合成器控制参数计算的高效方法 |
-
2018
- 2018-03-26 CN CN201820408816.1U patent/CN208689465U/zh not_active Expired - Fee Related
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110399008A (zh) * | 2019-07-16 | 2019-11-01 | 武汉鑫诚欣科技有限公司 | 超短波及微波频段无线信号接收的频率合成器及方法 |
CN112631547A (zh) * | 2020-12-31 | 2021-04-09 | 陕西烽火电子股份有限公司 | 一种使用可编程逻辑器件实现频率合成器控制参数计算的高效方法 |
CN112631547B (zh) * | 2020-12-31 | 2024-01-16 | 陕西烽火电子股份有限公司 | 一种使用可编程逻辑器件实现频率合成器控制参数计算的高效方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102147473B (zh) | 一种同频多系统卫星导航信号生成系统 | |
CN101349740A (zh) | 通用卫星导航信号干扰源及其信号产生方法 | |
CN208689465U (zh) | 一种高精度频率合成器 | |
CN107340505A (zh) | 一种雷达信号的产生结构及方法 | |
CN109085879A (zh) | 一种用于电学多功能校准平台的高精度dds频率合成器 | |
CN108964660A (zh) | 一种基于相位延时补偿的高分辨率低功耗展频控制电路 | |
CN101762818B (zh) | 基于码存储的gps软件接收机基带信号实时跟踪方法 | |
CN108710404A (zh) | 一种混合信号发生器 | |
CN102244526A (zh) | 一种宽带密集梳状谱信号的全数字生成方法 | |
Fang et al. | Design and simulation of DDS based on Quartus II | |
CN104660218A (zh) | 一种任意波形合成器 | |
CN104426557A (zh) | 一种高速跳频发射机 | |
Liu | Design of typical waveform generator based on DDS/SOPC | |
CN205121246U (zh) | 基于fpga的dds信号发生器 | |
CN207234737U (zh) | 一种低噪声信号发生器 | |
CN109274401B (zh) | 一种扩频信号源 | |
CN203133271U (zh) | 一种高频地波雷达多通道相干频率合成器 | |
CN110212914A (zh) | 基于多阶桥接电容阵列的数控振荡器 | |
CN204583483U (zh) | 利用大功率微波电磁波消除雾霾的装置 | |
CN219643912U (zh) | 一种由手机控制的信号发生器 | |
CN216623078U (zh) | 一种基于fpga的信号源 | |
CN108322189A (zh) | 一种微扰相位调制dds信号产生方法 | |
CN211606515U (zh) | 一种数字频率合成器 | |
CN102427365B (zh) | 时钟变换与锁定方法及其电路 | |
CN111812592B (zh) | 一种任意波形宽带雷达中频信号源 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20190402 Termination date: 20200326 |
|
CF01 | Termination of patent right due to non-payment of annual fee |