CN102244104A - 一种平、台结合双向二极管芯片及制作工艺 - Google Patents
一种平、台结合双向二极管芯片及制作工艺 Download PDFInfo
- Publication number
- CN102244104A CN102244104A CN2011101896450A CN201110189645A CN102244104A CN 102244104 A CN102244104 A CN 102244104A CN 2011101896450 A CN2011101896450 A CN 2011101896450A CN 201110189645 A CN201110189645 A CN 201110189645A CN 102244104 A CN102244104 A CN 102244104A
- Authority
- CN
- China
- Prior art keywords
- chip
- flat
- bidirectional diode
- oxidation layer
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Dicing (AREA)
Abstract
本发明公开了一种平、台结合双向二极管芯片,由P型原始硅片加工而成,芯片的两面靠近两端处均设置有一次氧化层,芯片的两面还设置有磷扩散层,所述一次氧化层和所述磷扩散层上还设置有二次氧化层,二次氧化层与一次氧化层的重叠区域内开有台面槽,台面槽上设有氮化硅钝化层,芯片两面的表层还设置有镍层。本发明还公开了一种平、台结合双向二极管芯片的制作工艺,包括以下步骤:一次氧化、光刻、磷扩散、二次氧化、光刻台面槽、钝化、光刻引线孔、渡镍、切割得到独立芯片。本发明的优点在于:由于硅片机械强度高,不易碎片,所以划片(或称为切割)的效率大大提高,比GPP工艺提高40%以上,能够节约整个图形的面积约20%。
Description
技术领域
本发明涉及一种双向二极管芯片及制作工艺,尤其涉及一种平、台结合双向二极管芯片及制作工艺,属于二极管芯片的加工领域。
背景技术
目前双向二极管芯片(DB3-DB6)的制作工艺有酸洗工艺和GPP玻璃钝化工艺,酸洗工艺主要的问题是用酸量不可控制,用量大,对环境损害比较大。而GPP工艺成本高,腐蚀深度60微米(um)左右,碎片率比较高,整个工艺的可控制性比较差;用上述工艺制作的芯片性能很难达到理想效果,而且抗损力较弱。
发明内容
本发明的目的就在于为了解决上述问题而提供一种平、台结合双向二极管芯片及制作工艺。
为了达到上述目的,本发明采用了以下技术方案:
本发明的平、台结合双向二极管芯片,由P型原始硅片加工而成,芯片的两面靠近两端处均设置有一次氧化层(二氧化硅,化学式:SiO2),芯片的两面还设置有磷扩散层,所述一次氧化层和所述磷扩散层上还设置有二次氧化层,二次氧化层与一次氧化层重叠区域的两端开有台面槽,台面槽上设有氮化硅钝化层(化学式:Si3N4),芯片两面的表层还设置有镍层(化学符号:Ni)。
具体地,所述一次氧化层的厚度为1微米(符号:um);所述台面槽的深度为5微米;所述氮三硅钝化层的厚度为1000埃-2000埃(长度单位,符号:A);所述镍层的厚度为2微米。
所述P型原始硅片的电阻率为0.1-0.5欧姆.厘米(符号:Ω.cm)。
本发明的平、台结合双向二极管芯片的制作工艺,包括以下步骤:
(1)提供一P型原始线切割硅片;
(2)对所述硅片的两面同时进行第一次氧化,分别形成一次氧化层;
(3)对所述硅片两面的一次氧化层同时进行光刻,除去部分一次氧化层,使同一面的一次氧化层呈均匀的不连续分布;
(4)将步骤(3)得到的硅片进行磷扩散,形成磷扩散层;
(5)将步骤(4)得到的硅片进行第二次氧化,在所述硅片的两面分别形成二次氧化层;
(6)在所述一次氧化层和所述二次氧化层的重叠区域光刻台面槽;
(7)在所述台面槽上生长氮化硅钝化层;
(8)在所述硅片的中部光刻引线孔;
(9)通过化学镀的方式,在步骤(8)得到的硅片的两面同时镀镍;
(10)沿着步骤(8)所述引线孔切割得到独立的芯片。
具体地,所述步骤(2)中一次氧化层的厚度为1微米。
所述步骤(6)中台面槽的深度为5微米。
所述步骤(7)中四氮化三硅钝化层的厚度为1000埃-2000埃。
所述步骤(9)中镍层的厚度为2微米。
所述步骤(4)中磷扩散的环境温度为1200℃,扩散时间为20小时。
所述步骤(5)中氧化的环境温度为1100℃,氧化时间为2小时。
本发明的有益效果在于:
本发明的芯片制作工艺采用先光刻再磷扩散,腐蚀深度只有5um左右,硅片机械强度高,不易碎片,而且制作30-200V的产品其电压一致性可控制±5%内,由于腐蚀深度只有5微米,所以制作过程的碎片率低,划片(或者称为切割)的效率大大提高,比GPP工艺提高40%以上,生产过程碎片率下降70%,能够节约整个图形的面积约20%;钝化采用了二氧化硫氧化层(SiO2)+氮化硅(Si3N4)结合的方式,整个工艺的适应性广泛,本工艺对原始硅片表面要求比较低,可使用原始线切割工艺硅片制作,比抛光片成本节约15%;用本发明工艺制作的本发明芯片不仅性能优良,而且抗损力强,不易损坏。
附图说明
图1是本发明双向二极管芯片解除封装时的结构示意图;
图2是本发明芯片制作工艺步骤中芯片的结构变化示意图。
其中,1-硅片,2-一次氧化层,3-磷扩散层,5-台面槽,6-氮化硅钝化层,7-重叠氧化层,8-引线孔,9-镍层。
具体实施方式
下面结合附图对本发明作进一步具体描述:
如图1所示,本发明的平、台结合双向二极管芯片,由P型原始硅片1加工而成,芯片的两面靠近两端处均设置有一次氧化层(,图1中不可视,见图2中一次氧化层2),芯片的两面还设置有磷扩散层3,一次氧化层和磷扩散层3上还设置有二次氧化层,二次氧化层与一次氧化层形成重叠氧化层7,在重叠氧化层7的区域内开有台面槽5,台面槽5上设有氮化硅钝化层6,芯片两面的表层还设置有镍层9。
如图2所示,一次氧化层2的厚度为1微米;如图1所示,台面槽5的深度为5微米;氮化硅钝化层6的厚度为1000埃-2000埃;镍层9的厚度为2微米;P型原始硅片1的电阻率为0.1-0.5欧姆.厘米。
以一片硅片加工为两片芯片为例,如图2所示,本发明的平、台结合双向二极管芯片的制作过程如下(图2中共10幅图,分别用箭头隔开,每一幅图分别对应以下每一个步骤,如:第一幅图为步骤(1)的硅片1,最后一幅图为步骤(10)的两片独立芯片):
(1)提供一P型原始线切割硅片1;
(2)对硅片1的两面同时进行第一次氧化,分别形成一次氧化层2,一次氧化层2的厚度为1微米;
(3)对硅片1两面的一次氧化层2同时进行光刻,除去部分一次氧化层2,使同一面的一次氧化层2呈均匀的不连续分布;
(4)将步骤(3)得到的硅片1进行磷扩散,磷扩散的环境温度为1200℃,扩散时间为20小时,形成磷扩散层3;
(5)将步骤(4)得到的硅片1进行第二次氧化,氧化的环境温度为1100℃,氧化时间为2小时,在硅片1的两面分别形成重叠氧化层7;
(6)在重叠氧化层7内光刻台面槽5,台面槽5分别位于硅片1的中部和两端,台面槽5的两端均保留有重叠氧化层7,台面槽5的深度为5微米;
(7)在台面槽5上生长厚度为1000埃-2000埃的氮化硅钝化层6;
(8)在硅片1的中部光刻引线孔8;
(9)通过化学镀的方式,在步骤(8)得到的硅片1的两面同时镀镍,得到厚度为2微米的镍层9;
(10)沿着步骤(8)所述的引线孔8切割得到独立的芯片,然后经过封装即得芯片成品。
由于台面槽5的深度只有5微米,所以制作过程的碎片率低,划片的效率大大提高。
Claims (10)
1.一种平、台结合双向二极管芯片,由P型原始硅片加工而成,其特征在于:芯片的两面靠近两端处均设置有一次氧化层,芯片的两面还设置有磷扩散层,所述一次氧化层和所述磷扩散层上还设置有二次氧化层,二次氧化层与一次氧化层重叠区域的两端开有台面槽,台面槽上设有氮化硅钝化层,芯片两面的表层还设置有镍层。
2.根据权利要求1所述的平、台结合双向二极管芯片,其特征在于:所述一次氧化层的厚度为1微米;所述台面槽的深度为5微米;所述氮化硅钝化层的厚度为1000埃-2000埃;所述镍层的厚度为2微米。
3.根据权利要求1所述的平、台结合双向二极管芯片,其特征在于:所述P型原始硅片的电阻率为0.1-0.5欧姆.厘米。
4.一种如权利要求1所述的平、台结合双向二极管芯片的制作工艺,其特征在于:包括以下步骤:
(1)提供一P型原始线切割硅片;
(2)对所述硅片的两面同时进行第一次氧化,分别形成一次氧化层;
(3)对所述硅片两面的一次氧化层同时进行光刻,除去部分一次氧化层,使同一面的一次氧化层呈均匀的不连续分布;
(4)将步骤(3)得到的硅片进行磷扩散,形成磷扩散层;
(5)将步骤(4)得到的硅片进行第二次氧化,在所述硅片的两面分别形成二次氧化层;
(6)在所述一次氧化层和所述二次氧化层的重叠区域光刻台面槽;
(7)在所述台面槽上生长氮化硅钝化层;
(8)在所述台面槽上光刻引线孔;
(9)通过化学镀的方式,在步骤(8)得到的硅片的两面同时镀镍;
(10)沿着步骤(8)所述引线孔切割得到独立的芯片。
5.根据权利要求4所述的平、台结合双向二极管芯片的制作工艺,其特征在于:所述步骤(2)中一次氧化层的厚度为1微米。
6.根据权利要求4所述的平、台结合双向二极管芯片的制作工艺,其特征在于:所述步骤(6)中台面槽的深度为5微米。
7.根据权利要求4所述的平、台结合双向二极管芯片的制作工艺,其特征在于:所述步骤(7)中四氮化三硅钝化层的厚度为1000埃-2000埃。
8.根据权利要求4所述的平、台结合双向二极管芯片的制作工艺,其特征在于:所述步骤(9)中镍层的厚度为2微米。
9.根据权利要求4所述的平、台结合双向二极管芯片的制作工艺,其特征在于:所述步骤(4)中磷扩散的环境温度为1200℃,扩散时间为20小时。
10.根据权利要求4所述的平、台结合双向二极管芯片的制作工艺,其特征在于:所述步骤(5)中氧化的环境温度为1100℃,氧化时间为2小时。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 201110189645 CN102244104B (zh) | 2011-07-07 | 2011-07-07 | 一种平、台结合双向二极管芯片及制作工艺 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 201110189645 CN102244104B (zh) | 2011-07-07 | 2011-07-07 | 一种平、台结合双向二极管芯片及制作工艺 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102244104A true CN102244104A (zh) | 2011-11-16 |
CN102244104B CN102244104B (zh) | 2013-05-22 |
Family
ID=44962056
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN 201110189645 Active CN102244104B (zh) | 2011-07-07 | 2011-07-07 | 一种平、台结合双向二极管芯片及制作工艺 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102244104B (zh) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102522333A (zh) * | 2012-01-09 | 2012-06-27 | 薛列龙 | 一种平面型双向触发二极管芯片制造方法 |
CN103606522A (zh) * | 2013-10-23 | 2014-02-26 | 蚌埠天宇机械工具有限公司 | Gpp二极管芯片生产工艺流程 |
CN104485282A (zh) * | 2014-12-18 | 2015-04-01 | 常熟市聚芯半导体科技有限公司 | 一种放电管芯片的制造方法 |
CN105576042A (zh) * | 2016-02-23 | 2016-05-11 | 安丘众一电子有限公司 | 一种硅基玻璃钝化双向触发管芯片制造工艺 |
CN107275224A (zh) * | 2017-07-27 | 2017-10-20 | 重庆平伟实业股份有限公司 | 二极管切筋整形机构 |
CN113380622A (zh) * | 2021-06-11 | 2021-09-10 | 青岛海宜丰电力电子有限公司 | 高温二极管制备方法及高温二极管 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5567140A (en) * | 1978-11-14 | 1980-05-21 | Mitsubishi Electric Corp | Method for manufacturing semiconductor device |
JPH05275689A (ja) * | 1992-03-26 | 1993-10-22 | Fuji Electric Co Ltd | 半導体装置の製造方法 |
CN101399201A (zh) * | 2008-11-13 | 2009-04-01 | 杭州杭鑫电子工业有限公司 | 一种硅双向触发二极管的制造方法 |
CN101593693A (zh) * | 2009-06-19 | 2009-12-02 | 常州银河电器有限公司 | 制作高压双向触发二极管的方法 |
CN201699017U (zh) * | 2010-06-22 | 2011-01-05 | 南通明芯微电子有限公司 | 一种大功率平面结双向tvs二极管芯片 |
CN102082093A (zh) * | 2010-12-10 | 2011-06-01 | 天津中环半导体股份有限公司 | 一种双向稳压二极管db3芯片及其生产工艺 |
-
2011
- 2011-07-07 CN CN 201110189645 patent/CN102244104B/zh active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5567140A (en) * | 1978-11-14 | 1980-05-21 | Mitsubishi Electric Corp | Method for manufacturing semiconductor device |
JPH05275689A (ja) * | 1992-03-26 | 1993-10-22 | Fuji Electric Co Ltd | 半導体装置の製造方法 |
CN101399201A (zh) * | 2008-11-13 | 2009-04-01 | 杭州杭鑫电子工业有限公司 | 一种硅双向触发二极管的制造方法 |
CN101593693A (zh) * | 2009-06-19 | 2009-12-02 | 常州银河电器有限公司 | 制作高压双向触发二极管的方法 |
CN201699017U (zh) * | 2010-06-22 | 2011-01-05 | 南通明芯微电子有限公司 | 一种大功率平面结双向tvs二极管芯片 |
CN102082093A (zh) * | 2010-12-10 | 2011-06-01 | 天津中环半导体股份有限公司 | 一种双向稳压二极管db3芯片及其生产工艺 |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102522333A (zh) * | 2012-01-09 | 2012-06-27 | 薛列龙 | 一种平面型双向触发二极管芯片制造方法 |
CN102522333B (zh) * | 2012-01-09 | 2013-12-25 | 薛列龙 | 一种平面型双向触发二极管芯片制造方法 |
CN103606522A (zh) * | 2013-10-23 | 2014-02-26 | 蚌埠天宇机械工具有限公司 | Gpp二极管芯片生产工艺流程 |
CN104485282A (zh) * | 2014-12-18 | 2015-04-01 | 常熟市聚芯半导体科技有限公司 | 一种放电管芯片的制造方法 |
CN104485282B (zh) * | 2014-12-18 | 2017-05-24 | 常熟市聚芯半导体科技有限公司 | 一种放电管芯片的制造方法 |
CN105576042A (zh) * | 2016-02-23 | 2016-05-11 | 安丘众一电子有限公司 | 一种硅基玻璃钝化双向触发管芯片制造工艺 |
CN105576042B (zh) * | 2016-02-23 | 2019-02-26 | 安丘众一电子有限公司 | 一种硅基玻璃钝化双向触发管芯片制造工艺 |
CN107275224A (zh) * | 2017-07-27 | 2017-10-20 | 重庆平伟实业股份有限公司 | 二极管切筋整形机构 |
CN113380622A (zh) * | 2021-06-11 | 2021-09-10 | 青岛海宜丰电力电子有限公司 | 高温二极管制备方法及高温二极管 |
Also Published As
Publication number | Publication date |
---|---|
CN102244104B (zh) | 2013-05-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102244104B (zh) | 一种平、台结合双向二极管芯片及制作工艺 | |
CN104170100B (zh) | 发光二极管及其制造方法 | |
CN110690296A (zh) | 一种高效背钝化晶硅太阳能电池及其制备方法 | |
CN102610638B (zh) | 用于功率集成电路的SiC-BJT器件及其制作方法 | |
CN104934486B (zh) | 太阳能电池 | |
CN104576872B (zh) | 一种半导体发光二极管芯片及其制作方法 | |
CN102931311B (zh) | 一种倒装led芯片的制作方法 | |
US20130000700A1 (en) | Solar cell and manufacturing method of the same | |
JP5710024B2 (ja) | 太陽電池の製造方法 | |
CN105405895B (zh) | 一种低存储电荷快恢复二极管芯片 | |
CN102037575A (zh) | 发光元件及其制造方法 | |
TW201432925A (zh) | 矽晶太陽能電池結構 | |
CN102931324B (zh) | 一种led芯片 | |
KR20090028581A (ko) | 박막 광기전 구조 및 그 제조 방법 | |
CN107408588A (zh) | 太阳能电池单元和太阳能电池单元的制造方法 | |
CN103618042B (zh) | 一种半导体发光二极管芯片 | |
CN103474478A (zh) | 一种碳化硅sbd器件 | |
CN103346210A (zh) | 一种太阳能电池及其制作方法 | |
CN102789970A (zh) | 一种快恢复二极管芯片的制备方法 | |
KR20150050096A (ko) | 기판 구조체, 이를 포함한 cmos 소자 및 cmos 소자 제조 방법 | |
CN101969082A (zh) | 一种两次丝网印刷与刻槽结合的太阳能电池制造工艺 | |
CN103066133A (zh) | 光电装置 | |
CN103325885A (zh) | 一种p型背钝化太阳能电池及其制作方法 | |
CN103887354B (zh) | 太阳能电池及其制造方法与太阳能电池模块 | |
CN101273462A (zh) | 带有改进的接触焊盘的半导体器件及其制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |