CN102215627A - 多层电路板 - Google Patents
多层电路板 Download PDFInfo
- Publication number
- CN102215627A CN102215627A CN2010101621148A CN201010162114A CN102215627A CN 102215627 A CN102215627 A CN 102215627A CN 2010101621148 A CN2010101621148 A CN 2010101621148A CN 201010162114 A CN201010162114 A CN 201010162114A CN 102215627 A CN102215627 A CN 102215627A
- Authority
- CN
- China
- Prior art keywords
- perforation
- signal
- circuit board
- substrate
- ground connection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
一种多层电路板,首先对一第一电路板的测试区贯设一第一讯号贯孔,接着提供一第二电路板,对第二电路板的焊点区贯设一第二讯号贯孔,接着再提供多数个相互堆栈的第三电路板,将第一电路板与第二电路板分别压合至该些第三电路板的上、下表面,并对第一电路板的走线区、第二电路板的走线区,以及该些第三电路板的走线区贯设一第三讯号贯孔与二位于第三讯号贯孔周围的接地贯孔;由此,本发明所制成的多层电路板并未具有埋孔的结构而可省略掉孔与孔之间的对位过程,以增加制造上的便利性。
Description
技术领域
本发明与印刷电路板有关,特别有关于一种方便制造的多层电路板,特别适用于高频探针卡。
背景技术
中国台湾公开编号第200635451号专利所公开的「用于高频应用的包括贯穿连接结构」是于贯穿连接结构的周围设置阻抗调适结构,以维持高频传输所需的特性阻抗。
然而,贯穿连接结构与阻抗调适结构之间仅有微小的特定间距以维持高频讯号传输的特性阻抗,但是电路板表面的电路组件之间的间距却无法实际对应贯穿连接结构与阻抗调适结构之间的间距,导致彼此之间无法达到有效电性连接的作用,甚至可能发生不必要的漏电流以及电性短路现象。
为了解决上述问题,中国台湾公开编号第200908850号专利所公开的「具有空间转换的多层电路板」则是由上、下转接面的接地平面将接地讯号导通至高频讯号维持阻抗匹配所需的特定间距处,使得高频讯号于贯穿电路板的纵向传输过程中仍具有阻抗匹配的特性。
就此专利的多层电路板的制造过程而言,必须事先在每一个电路板的预定位置钻孔之后,再将所有的电路板分成数次进行压合,使位于中间各层电路板的孔相互连通而可形成出多数个埋孔,以完成多层电路板的制造。然而,由于电路板的数量相当多且需要经过多次的压合,将造成不同层电路板的孔与孔之间的对位会变得非常困难,使得此专利的多层电路板于内部形成多数个埋孔的过程将具有相当高的难度,制作实属不易。
中国台湾公告编号第I247330号专利所公开的「高宽带阻抗匹配的传输孔」是于中间四个电路层形成埋孔型式的垂直接地导通孔,同样会遭遇到前述所提及的孔与孔之间的对位问题,增加制作上的困难度。
发明内容
本发明的目的在于提供一种多层电路板,可省略孔与孔之间的对位问题,以增加制造多层电路板的便利性。
为实现上述目的,本发明提供的多层电路板,其结构包含有:
多数个相互堆栈的基板,各该基板可由外至内依序定义出一测试区、一走线区与一焊点区;
一讯号电路,具有至少二讯号贯孔、一第一讯号导线与一第二讯号导线,其中一该讯号贯孔于该测试区贯穿最靠近上层的至少一该基板,另一该讯号贯孔贯穿该些基板的走线区,该第一讯号导线水平布设于最靠近上层的一该基板,并以其两端分别电性连接该二讯号贯孔,该第二讯号导线水平布设于最靠近下层的一该基板,并以其一端电性连接贯穿该些基板的走线区的讯号贯孔,而以其另一端延伸至该焊点区;以及
一接地电路,邻近该讯号电路所布设,该接地电路具有至少一接地贯孔,该接地贯孔由该走线区的上表面贯穿至该走线区的下表面,并位于贯穿该些基板的走线区的讯号贯孔周围。
所述的多层电路板中,该接地电路具有至少一第一接地贯孔及至少一第一接地平面,该第一接地贯孔于该测试区贯穿最靠近上层的至少一该基板,并位于贯穿最靠近上层的该基板的该讯号贯孔周围,该第一接地平面水平布设于最上层的该基板并电性连接该第一接地贯孔与该走线区的接地贯孔。
所述的多层电路板中,该讯号电路的其中一该讯号贯孔与该接地电路的第一接地贯孔于该测试区贯穿最靠近上层的二该基板。
所述的多层电路板中,该接地电路具有二该第一接地平面,该些第一接地平面设于最上层的二该基板的上表面、下表面。
所述的多层电路板中,该讯号电路具有三该讯号贯孔而分别定义为一第一讯号贯孔、一第二讯号贯孔与一第三讯号贯孔,该第一讯号贯孔于该测试区贯穿最靠近上层的至少一该基板,该第二讯号贯孔于该焊点区贯穿最靠近下层的至少一该基板,并电性连接该第二讯号导线,该第二讯号导线水平布设于最靠近下层的该基板的上表面,该第三讯号贯孔贯穿该些基板的走线区。
所述的多层电路板中,该接地电路具有至少一第二接地贯孔与至少一第二接地平面,该第二接地贯孔由该焊点区贯穿最靠近下层的至少一该基板,并位于该第二讯号贯孔周围,该第二接地平面设于最靠近下层的该基板的下表面并电性连接该第二接地贯孔与该走线区的接地贯孔。
所述的多层电路板中,该讯号电路的第二讯号贯孔与该接地电路的第二接地贯孔贯穿最靠近下层的二该基板。
所述的多层电路板中,该接地电路具有二该第二接地平面,而该些第二接地平面设于最靠近下层的二该基板的上表面、下表面。
所述的多层电路板中,该第二讯号导线水平布设于最靠近下层的该基板的下表面。
本发明提供的多层电路板,其结构还包含有:
多数个相互堆栈的基板,各该基板的外环部位定义出一测试区,各该基板的内环部位定义出一焊点区;
一讯号电路,具有一第一讯号贯孔、一第二讯号贯孔与一讯号导线,该第一讯号贯孔于该焊点区贯穿最下层的一该基板,该第二讯号贯孔于该测试区贯穿该些基板,该讯号导线水平布设于最下层的一该基板的上表面,并以其两端分别电性连接该第一、第二讯号贯孔;以及
一接地电路,邻近该讯号电路所布设,并具有至少一接地贯孔,该接地贯孔于该测试区贯穿该些基板,并位于该第二讯号贯孔的周围。
所述的多层电路板中,该接地电路具有二该接地贯孔而分别定义为第一接地贯孔与第二接地贯孔,该第一接地贯孔于该焊点区贯穿最下层的一该基板,并位于该第一讯号贯孔的周围,该第二接地贯孔于该测试区贯穿该些基板,并位于该第二讯号贯孔的周围。
所述的多层电路板中,该接地电路具有一第一接地平面与一第二接地平面,该第一接地平面布设于最下层的一该基板的下表面,并与该第一接地贯孔电性连接,该第二接地平面布设于最上层的一该基板的上表面,并与该第二接地贯孔电性连接。
由本发明的制造方法所制成的多层电路板并未具有任何的埋孔而可省略掉不同层电路板之间孔与孔的对位过程,以增加制造上的便利性。
附图说明
图1为本发明第一较佳实施例所制成的多层电路板的分解示意图。
图2为本发明第一较佳实施例所提供的第一电路板的俯视图。
图3为本发明第一较佳实施例所提供的第一电路板的仰视图。
图4为本发明第一较佳实施例所制成的多层电路板的结构示意图。
图5类同于图4,主要显示第三讯号贯孔的残段金属被去除后的状态。
图6为本发明第二较佳实施例所制成的多层电路板的结构示意图。
图7类同于图6,主要显示第一讯号贯孔、第二讯号贯孔以及第三讯号贯孔的残段金属被去除后的状态。
图8为本发明第三较佳实施例所制成的多层电路板的结构示意图。
图9为本发明第四较佳实施例所制成的多层电路板的结构示意图。
附图中主要组件符号说明:
第一实施例
测试头1,探针2,多层电路板10测试区102,走线区104,焊点区106,第一电路板20,第一基板22,第一讯号贯孔24,第一讯号导线25,第一接地贯孔26,第一接地平面27,第一绝缘区域28,第二电路板30,第二基板32,第二讯号贯孔34,第二讯号导线35,第二接地贯孔36,第二接地平面37,第二绝缘区域38,第三电路板40,第三基板42,第三讯号贯孔44,第三接地贯孔46,讯号焊垫50、54,接地焊垫52、56。
第二实施例
多层电路板60,测试区602,走线区604,焊点区606,第一电路板61,第一接地平面611,第一讯号贯孔612,第一讯号导线613,第一接地贯孔614,第一基板62,第二电路板63,第二接地平面631,第二讯号贯孔632,第二讯号导线633,第二接地贯孔634,第二基板64,第三基板66。
第三实施例
多层电路板70,测试区702,走线区704,焊点区706,第一电路板71,第一基板72,第一讯号贯孔722,第一讯号导线724,第一接地贯孔726,第一接地平面728,第二电路板73,第二基板74,第二接地平面742,第二讯号导线744,绝缘区域746,第三基板76,第三讯号贯孔762,第三接地贯孔764。
第四实施例
多层电路板80,测试区802,焊点区804,第一电路板81,第一讯号贯孔812,第一接地贯孔814,第一讯号导线816,第一接地平面818,第一基板82,第二电路板83,第二讯号贯孔832,第二接地贯孔834,第二接地平面836,第二基板84,讯号电路85,接地电路86。
具体实施方式
本发明所提供的制造方法包含有下列步骤:a提供一第一电路板,对该第一电路板的一测试区贯设一第一讯号贯孔,该第一讯号贯孔电性连接该第一电路板的一第一讯号导线;b提供一第二电路板,对该第二电路板的一焊点区贯设一第二讯号贯孔,该第二讯号贯孔电性连接该第二电路板的一第二讯号导线;c提供多数个相互堆栈的第三电路板,将该第一电路板与该第二电路板分别压合至该些第三电路板的上、下表面,并对该第一电路板的一走线区、该第二电路板的一走线区,以及该些第三电路板的一走线区同时贯设一第三讯号贯孔与二位于该第三讯号贯孔周围的接地贯孔,该第三讯号贯孔分别电性连接该第一电路板的第一讯号导线与该第二电路板的第二讯号导线。
为了详细说明本发明的制造方法、特征及功效所在,举以下较佳实施例并配合附图作详细说明。
请参阅图1与图4,为本发明第一较佳实施例的制造方法所制造而成的多层电路板10。本发明第一较佳实施例的制造方法包含有下列步骤:
步骤a:请配合参阅图2至图3,提供一第一电路板20,第一电路板20的外环部位可定义出一测试区102,用以供一测试机台(图中未示)的测试头1点触,并对第一电路板20的测试区102贯设一第一讯号贯孔24与二第一接地贯孔26。图2及图3为第一电路板20的俯视及仰视图。第一讯号贯孔24贯穿第一电路板20的一第一基板22,并电性连接水平布设于第一基板22下表面的一第一讯号导线25,而该些第一接地贯孔26则位于第一讯号贯孔24的周围,并电性连接布设于第一基板22上表面的一第一接地平面27。测试区102的内侧可定义出一走线区104,对布设于走线区104的第一接地平面27形成一第一绝缘区域28。
步骤b:提供一第二电路板30,第二电路板30的内环部位可定义出一焊点区106,用以供多数个探针2电性连接,并对第二电路板30的焊点区106贯设一第二讯号贯孔34与二第二接地贯孔36。第二讯号贯孔34贯穿第二电路板30的一第二基板32,并电性连接水平布设于第二基板32上表面的一第二讯号导线35,而该些第二接地贯孔36则位于第二讯号贯孔34的周围,并电性连接布设于第二基板32下表面的一第二接地平面37。焊点区106的外侧亦对应为该走线区104,对布设于走线区104的第二接地平面37形成一第二绝缘区域38与该第一绝缘区域28相对应。第二电路板30与第一电路板20的结构相似,但第二电路板30的上、下表面与第一电路板20上、下表面相反,即第二电路板30的上表面的结构与图3相同,第二电路板30的下表面的结构与图2相同。
需要注意的是,步骤a与步骤b的顺序可以对调或者同时进行。
步骤c:提供一第三电路板40,第三电路板40由多数个第三基板42相互堆栈而成,将第一电路板20与第二电路板30分别压合至该第三电路板40的上、下表面,再由第一电路板20的第一绝缘区域28贯设一第三讯号贯孔44至第二电路板30的第二绝缘区域38,由第一电路板20的第一接地平面27贯设第三接地贯孔46至第二电路板30的第二接地平面37。第三讯号贯孔44由上而下贯穿第一电路板20的第一基板22、各第三电路板40的一第三基板42与第二电路板30的第二基板32,并电性连接第一电路板20的第一讯号导线25与第二电路板30的第二讯号导线35,使得第一讯号贯孔24、第一讯号导线25、第三讯号贯孔44、第二讯号导线35与第二讯号贯孔34可形成一讯号电路。该些第三接地贯孔46位于第三讯号贯孔44的周围,并以其两端分别电性连接第一接地平面27与第二接地平面37,使得第一接地贯孔26、第一接地平面27、第三接地贯孔46、第二接地平面37与第二接地贯孔36可形成一接地电路。
需要注意的是,步骤c中将第一电路板20与第二电路板30分别压合至第三电路板40的上、下表面,可以是同时进行,或者分开进行。在此分开进行意指,先将第一电路板20压合至第三电路板40上表面,之后,再将第二电路板30压合至第三电路板40的下表面;或者,先将第二电路板30压合至第三电路板40的下表面,之后,再将第一电路板20压合至第三电路板40上表面。
当测试机台的测试头1点触设于测试区102的一讯号焊垫50与二接地焊垫52之后,各讯号焊垫50所接收的测试讯号即通过第一电路板20的第一讯号贯孔24、第一电路板20的第一讯号导线25、第三电路板40的第三讯号贯孔44、第二电路板30的第二讯号导线35,以及第二电路板30的第二讯号贯孔34传输至设于焊点区106的一讯号焊垫54,而接地讯号则通过第一电路板20的第一接地贯孔26、第一电路板20的第一接地平面27、第三接地贯孔46、第二电路板30的第二接地平面37,以及第二电路板30的第二接地贯孔36导通至设于焊点区106的一接地焊垫56,使各测试讯号从输入至输出时都能由接地讯号维持高频特性阻抗。
另一方面,本发明的制造方法是在形成讯号传输路径所需的纵向传输结构上,直接贯穿单层或多层电路板而制作出贯孔的结构,以取代公知方式构成的埋孔结构,使得本发明的制造方法可省略掉孔与孔之间的对位过程而有效简化了多层电路板的制造过程,用以增加多层电路板于制造时的便利性。
值得一提的是,第二电路板30的第二接地贯孔36可因焊点区106的孔位间距过于密集而不设置,甚至第一电路板20的第一接地贯孔26亦可不设置,仅通过第一电路板20的第一接地平面27、第三接地贯孔46与第二电路板30的第二接地平面37同样能够提供维持高频测试讯号所需要的阻抗。
请再参阅图5,本发明的制造方法可再提供一步骤d:分别从第一电路板20的上表面朝该第一电路板20的内部以及从第二电路板30的下表面朝该第二电路板30的内部将非讯号传输路径的局部第三讯号贯孔44所构成的线路残段去除,亦即对第三讯号贯孔44去除残段的金属,用以消除于讯号传输结构转折部位产生的讯号不连续效应,避免因过多的线路残段造成严重的反射耗损以致降低讯号接收增益。
请参阅图6,为本发明的第二较佳实施例的制造方法所制造而成的多层电路板60。本发明的第二较佳实施例与第一实施例的差异在于步骤a的第一电路板61由两个第一基板62相互堆栈而成,而步骤b的第二电路板63由两个第二基板64相互堆栈而成,其中:
步骤a:提供了一第一电路板61,第一电路板61由二个第一基板62相互堆栈而成,对第一电路板61贯设一第一讯号贯孔612与二第一接地贯孔614。而在第一电路板61的两第一基板62之间水平布设一第一讯号导线613,第一讯号导线613与第一讯号贯孔612电性连接,在第一电路板61的上表面及下表面分别布设有一第一接地平面611,第一接地平面611与第一接地贯孔614电性连接。当然,第一接地平面611并不限于布设于第一电路板61的上、下表面,只要布设于该第一电路板61的上、下表面的其中之一即可。
步骤b:提供一第二电路板63,第二电路板63由二个第二基板64相互堆栈而成,对第二电路板63贯设一第二讯号贯孔632与二第二接地贯孔634。而在第二电路板63的两第二基板64之间水平布设一第二讯号导线633,第二讯号导线633与第二讯号贯孔632电性连接,在第二电路板63的上表面及下表面分别布设有一第二接地平面631,第二接地平面631与第二接地贯孔634电性连接,同样地,第二接地平面64只要布设于该第二电路板63的上、下表面的其中之一即可。
步骤c:与第一实施例的步骤c相同,故在此不再赘述。主要是使得第一讯号贯孔612、第一讯号导线613、第三讯号贯孔642、第二讯号导线633与第二讯号贯孔632可形成一讯号电路。而第一接地贯孔614、第一接地平面611、第三接地贯孔644、第二接地平面631与第二接地贯孔634可形成一接地电路。
需要注意的是,步骤a与步骤b的顺序可以对调或者同时进行。
本实施例的制造方法也不需要孔与孔之间的对位即可达到本发明的目的,并可利用上、下两层的第一接地平面与第二接地平面以维持高频讯号所需的阻抗。另外,为了消除讯号贯孔的线路残段造成的讯号反射耗损效应,如图5所示,本实施例可于步骤a对第一讯号贯孔612去除残段的金属,于步骤b对第二讯号贯孔632去除残段的金属,并同样于步骤c对第三讯号贯孔642去除残段的金属。
请参阅图8,为本发明的第三较佳实施例的制造方法所制造而成的多层电路板70。本实施例与第一实施例所制造而成的多层电路板10的差别在于省略掉第二讯号贯孔34与第二接地贯孔36的设置,使得本实施例在制作时,不需要对第二基板74进行贯孔步骤,并且只需要经过一次的压合过程即可,以简化制造过程。另外,本实施例将第二讯号导线744水平布设于第二基板74的下表面而位于第二接地平面742所形成的一绝缘区域746中,用以电性连接焊点区706的讯号焊垫54,一般而言,可以外部导线分别连接第二讯号导线744及讯号焊垫54,使得本实施例的多层电路板70还可应用在探针密度较低的状况。
综合以上方法,请参阅图4到图8,本发明提出一种多层电路板的结构,主要是由多数个相互堆栈的基板组成,各基板可由外至内依序定义出一测试区、一走线区与一焊点区。以图4及图5而言,多数个相互堆栈的基板是指第一基板22、第二基板32及多数个第三基板42相互堆栈,各基板22,32,42可定义出测试区102、走线区104与焊点区106。而以图6及图7而言,多数个相互堆栈的基板是指二第一基板62、二第二基板64及多数个第三基板66相互堆栈,各基板62,64,66可定义出测试区602、走线区604与焊点区606。以图8而言,多数个相互堆栈的基板是指一第一基板72、一第二基板74及多数个第三基板76相互堆栈,各基板72,74,76可定义出测试区702、走线区704与焊点区706。此外,讯号电路及接地电路是设置在各基板上。以图4及图5而言,讯号电路是由第一讯号贯孔24、第一讯号导线25、第三讯号贯孔44、第二讯号导线35与第二讯号贯孔34所形成,其中,第一讯号贯孔24于测试区102贯穿第一基板22,第一讯号导线25水平布设于第一基板22下表面,第三讯号贯孔44于走线区104贯穿各基板2、,32、42,第二讯号导线35水平布设于第二基板32上表面,第二讯号贯孔34于焊点区106贯穿第二基板32;接地电路是由第一接地贯孔26、第一接地平面27、第三接地贯孔46、第二接地平面37与第二接地贯孔36所形成,其中,第一接地贯孔26位于第一讯号贯孔24的周围而贯穿第一基板22,第一接地平面27布设于第一基板22上表面,第三接地贯孔46位于第三讯号贯孔44的周围而贯穿各基板22,32,42,第二接地平面37布设于第二基板32下表面,第二接地贯孔36位于第二讯号贯孔34的周围贯穿第二基板32。以图6与图7而言,讯号电路由第一讯号贯孔612、第一讯号导线613、第三讯号贯孔642、第二讯号导线633与第二讯号贯孔632所形成,其中,第一讯号贯孔612贯穿两个第一基板62,第一讯号导线613水平布设于两第一基板62之间,第三讯号贯孔642于走线区604贯穿各基板62、64、66,第二讯号导线633水平布设于两第二基板64之间,第二讯号贯孔632贯穿两第二基板64;接地电路是由第一接地贯孔614、第一接地平面611、第三接地贯孔644、第二接地平面631与第二接地贯孔634所形成,其中,第一接地贯孔614位于第一讯号贯孔612的周围而贯穿两个第一基板62,第一接地平面611布设于第一电路板61的上表面及下表面,第三接地贯孔644位于第三讯号贯孔642的周围而贯穿各基板62、64、66,第二接地平面631布设于第二电路板63的上表面及下表面,第二接地贯孔634位于第二讯号贯孔632的周围而贯穿两第二基板64。以图8而言,讯号电路是由第一讯号贯孔722、一第一讯号导线724、第三讯号贯孔762与第二讯号导线742所形成,其中,第一讯号贯孔722于测试区702贯穿第一基板72,第一讯号导线724布设于第一基板72下表面,第三讯号贯孔762贯穿各基板72,74,76,第二讯号导线742水平布设于第二基板74的下表面;接地电路是由第一接地贯孔726、第一接地平面728、第二接地平面742与第三接地贯孔764所形成,其中,第一接地贯孔726位于第一讯号贯孔722的周围而贯穿第一基板72,第一接地平面728布设于第一电路板71的上表面,第二接地平面742布设于第二电路板73的下表面,第三接地贯孔764位于第三讯号贯孔762的周围而贯穿各基板72、74、76。
请参阅图9,为本发明的第四较佳实施例的制造方法所制造而成的多层电路板80。本实施例与上述实施例的差别在于:
步骤a:提供一第一电路板81,第一电路板具有一第一基板82,第一基板82的外环部位与内环部位分别定义出一测试区802与一焊点区804,对第一基板82的焊点区804贯设一第一讯号贯孔812与二第一接地贯孔814,并于第一基板81的上表面水平布设一第一讯号导线816,第一讯号导线816与第一讯号贯孔812电性连接,而于第一基板81的下表面布设一第一接地平面818,第一接地平面818与第一接地贯孔814电性连接。
步骤b:提供一第二电路板83,第二电路板83由多数第二基板84相互堆栈而成,而于该些第二基板84的外环部位定义出一测试区802。将第一电路板81压合至第二电路板83的下表面,并对该第二基板84的测试区802与第一基板82的测试区802贯设一第二讯号贯孔832与二第二接地贯孔834,而于第二电路板83的上表面布设一第二接地平面836,第二讯号贯孔832电性连接第一电路板81的第一讯号导线816并与第一接地平面818电性绝缘,该二第二接地贯孔834位于第二讯号贯孔832周围,并以其顶端电性连接第二接地平面836,而以其底端电性连接第一接地平面818,使得第二讯号贯孔832、第一讯号导线816,以及第一讯号贯孔812可形成一讯号电路85,而第一接地贯孔834、第一接地平面818、第二接地平面836与第二接地贯孔834可形成一接地电路86。
由此,各讯号焊垫50所接收的高频测试讯号即通过第二讯号贯孔832、第一讯号导线816,以及第一讯号贯孔812而传输至设于焊点区804的讯号焊垫54;接地讯号则是以第二接地贯孔834、第一接地平面818,以及第一接地贯孔814与设于焊点区804的讯号焊垫56导通,使各测试讯号从输入至输出时都能藉由接地讯号维持高频特性阻抗,以达到本发明的目的。
综合本发明的第四较佳实施例的制造方法,本发明提出一种多层电路板80,包含有多数个相互堆栈的基板82、84,一讯号电路85及一接地电路86。各基板82、84的外环部位定义出一测试区802,各基板82、84的内环部位定义出一焊点区804。而讯号电路85具有一第一讯号贯孔812、一第二讯号贯孔832与一讯号导线816,该第一讯号贯孔812于该焊点区804贯穿最下层的一该基板,即第一基板82,该第二讯号贯孔832于该测试区802贯穿该些基板,即基板82、84,该讯号导线816水平布设于最下层的一该基板的上表面,即第一基板82的上表面,并以其两端分别电性连接该第一812、第二讯号贯孔814。接地电路86邻近讯号电路85所布设,并具有至少一接地贯孔834,接地贯孔834于测试区802贯穿该些基板82、84,并位于第二讯号贯孔832的周围。
需要注意的是,在各实施例中,各讯号贯孔周围仅需设置一接地贯孔,再视设计需求增加接地贯孔的数目,而接地贯孔与讯号贯孔之间的相对位置,并无限制。以图1及图2为例,第一讯号贯孔24周围设置一个第一接地贯孔26即可。当然,亦可在第一讯号贯孔24周围设置二个以上的第一接地贯孔26。
以上所述,仅为本发明的较佳可行实施例而已,故举凡应用本发明说明书及权利要求范围所为的等效结构变化,理应包含在本发明的权利要求范围内。
Claims (12)
1.一种多层电路板,包含有:
多数个相互堆栈的基板,各该基板可由外至内依序定义出一测试区、一走线区与一焊点区;
一讯号电路,具有至少二讯号贯孔、一第一讯号导线与一第二讯号导线,其中一该讯号贯孔于该测试区贯穿最靠近上层的至少一该基板,另一该讯号贯孔贯穿该些基板的走线区,该第一讯号导线水平布设于最靠近上层的一该基板,并以其两端分别电性连接该二讯号贯孔,该第二讯号导线水平布设于最靠近下层的一该基板,并以其一端电性连接贯穿该些基板的走线区的讯号贯孔,而以其另一端延伸至该焊点区;以及
一接地电路,邻近该讯号电路所布设,该接地电路具有至少一接地贯孔,该接地贯孔由该走线区的上表面贯穿至该走线区的下表面,并位于贯穿该些基板的走线区的讯号贯孔周围。
2.如权利要求1所述的多层电路板,其中,该接地电路具有至少一第一接地贯孔及至少一第一接地平面,该第一接地贯孔于该测试区贯穿最靠近上层的至少一该基板,并位于贯穿最靠近上层的该基板的该讯号贯孔周围,该第一接地平面水平布设于最上层的该基板并电性连接该第一接地贯孔与该走线区的接地贯孔。
3.如权利要求2所述的多层电路板,其中,该讯号电路的其中一该讯号贯孔与该接地电路的第一接地贯孔于该测试区贯穿最靠近上层的二该基板。
4.如权利要求3所述的多层电路板,其中,该接地电路具有二该第一接地平面,该些第一接地平面设于最上层的二该基板的上表面、下表面。
5.如权利要求1所述的多层电路板,其中,该讯号电路具有三该讯号贯孔而分别定义为一第一讯号贯孔、一第二讯号贯孔与一第三讯号贯孔,该第一讯号贯孔于该测试区贯穿最靠近上层的至少一该基板,该第二讯号贯孔于该焊点区贯穿最靠近下层的至少一该基板,并电性连接该第二讯号导线,该第二讯号导线水平布设于最靠近下层的该基板的上表面,该第三讯号贯孔贯穿该些基板的走线区。
6.如权利要求2或5所述的多层电路板,其中,该接地电路具有至少一第二接地贯孔与至少一第二接地平面,该第二接地贯孔由该焊点区贯穿最靠近下层的至少一该基板,并位于该第二讯号贯孔周围,该第二接地平面设于最靠近下层的该基板的下表面并电性连接该第二接地贯孔与该走线区的接地贯孔。
7.如权利要求6所述的多层电路板,其中,该讯号电路的第二讯号贯孔与该接地电路的第二接地贯孔贯穿最靠近下层的二该基板。
8.如权利要求7所述的多层电路板,其中,该接地电路具有二该第二接地平面,而该些第二接地平面设于最靠近下层的二该基板的上表面、下表面。
9.如权利要求1所述的多层电路板,其中,该第二讯号导线水平布设于最靠近下层的该基板的下表面。
10.一种多层电路板,包含有:
多数个相互堆栈的基板,各该基板的外环部位定义出一测试区,各该基板的内环部位定义出一焊点区;
一讯号电路,具有一第一讯号贯孔、一第二讯号贯孔与一讯号导线,该第一讯号贯孔于该焊点区贯穿最下层的一该基板,该第二讯号贯孔于该测试区贯穿该些基板,该讯号导线水平布设于最下层的一该基板的上表面,并以其两端分别电性连接该第一、第二讯号贯孔;以及
一接地电路,邻近该讯号电路所布设,并具有至少一接地贯孔,该接地贯孔于该测试区贯穿该些基板,并位于该第二讯号贯孔的周围。
11.如权利要求10所述的多层电路板,其中,该接地电路具有二该接地贯孔而分别定义为第一接地贯孔与第二接地贯孔,该第一接地贯孔于该焊点区贯穿最下层的一该基板,并位于该第一讯号贯孔的周围,该第二接地贯孔于该测试区贯穿该些基板,并位于该第二讯号贯孔的周围。
12.如权利要求11所述的多层电路板,其中,该接地电路具有一第一接地平面与一第二接地平面,该第一接地平面布设于最下层的一该基板的下表面,并与该第一接地贯孔电性连接,该第二接地平面布设于最上层的一该基板的上表面,并与该第二接地贯孔电性连接。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 201010162114 CN102215627B (zh) | 2010-04-08 | 2010-04-08 | 多层电路板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 201010162114 CN102215627B (zh) | 2010-04-08 | 2010-04-08 | 多层电路板 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102215627A true CN102215627A (zh) | 2011-10-12 |
CN102215627B CN102215627B (zh) | 2013-02-27 |
Family
ID=44746682
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN 201010162114 Active CN102215627B (zh) | 2010-04-08 | 2010-04-08 | 多层电路板 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102215627B (zh) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1365249A (zh) * | 2001-01-10 | 2002-08-21 | 松下电器产业株式会社 | 抗篡改多层板及其设计装置、方法、程序和程序记录介质 |
TWI274162B (en) * | 2005-12-29 | 2007-02-21 | Mjc Probe Inc | Probe card apparatus with protection circuit function |
CN101557683A (zh) * | 2008-04-09 | 2009-10-14 | 旺矽科技股份有限公司 | 多层电路板 |
-
2010
- 2010-04-08 CN CN 201010162114 patent/CN102215627B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1365249A (zh) * | 2001-01-10 | 2002-08-21 | 松下电器产业株式会社 | 抗篡改多层板及其设计装置、方法、程序和程序记录介质 |
TWI274162B (en) * | 2005-12-29 | 2007-02-21 | Mjc Probe Inc | Probe card apparatus with protection circuit function |
CN101557683A (zh) * | 2008-04-09 | 2009-10-14 | 旺矽科技股份有限公司 | 多层电路板 |
Also Published As
Publication number | Publication date |
---|---|
CN102215627B (zh) | 2013-02-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN100535668C (zh) | 高频探针卡 | |
CN100547406C (zh) | 垂直式高频探针卡 | |
TWI615065B (zh) | 柔性線路板及其製作方法 | |
JP4259311B2 (ja) | 多層配線基板 | |
CA2712949A1 (en) | A radio frequency circuit board topology | |
CN104125705B (zh) | 软性电路板焊垫区的抗损耗接地图型结构 | |
CN101925253A (zh) | 印刷电路板及其钻孔方法 | |
CN102480852B (zh) | 电路板的制作方法 | |
US20120139655A1 (en) | Electrical impedance precision control of signal transmission line for circuit board | |
CN206807859U (zh) | 用于高速传输的印刷电路板 | |
CN101453825B (zh) | 低耗损的多层电路板 | |
CN101374382B (zh) | 具空间转换的多层电路板以及探针卡 | |
CN101557683B (zh) | 用于集成电路晶片电性测试的探针卡 | |
CN201830545U (zh) | 印刷电路板 | |
US8536456B2 (en) | Printed circuit board | |
US20050011674A1 (en) | Via and via landing structures for smoothing transitions in multi-layer substrates | |
US8585432B2 (en) | Connector and optical transmission apparatus | |
CN102300400A (zh) | 具有低电容的电路板结构 | |
CN102215627B (zh) | 多层电路板 | |
US20080151513A1 (en) | High-frequency PCB connections that utilize blocking capacitors between the pins | |
CN107360663B (zh) | 可选择对应接地层的电路板结构 | |
TWI810885B (zh) | 用於半導體測試之電路板 | |
TWM553914U (zh) | 用於高速傳輸之印刷電路板 | |
JP3133555U (ja) | 高周波回路基板装置 | |
TWI461698B (zh) | Probe unit and its making method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |