CN1365249A - 抗篡改多层板及其设计装置、方法、程序和程序记录介质 - Google Patents

抗篡改多层板及其设计装置、方法、程序和程序记录介质 Download PDF

Info

Publication number
CN1365249A
CN1365249A CN02101620A CN02101620A CN1365249A CN 1365249 A CN1365249 A CN 1365249A CN 02101620 A CN02101620 A CN 02101620A CN 02101620 A CN02101620 A CN 02101620A CN 1365249 A CN1365249 A CN 1365249A
Authority
CN
China
Prior art keywords
holding wire
wiring
information
layer
distorting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN02101620A
Other languages
English (en)
Other versions
CN1311718C (zh
Inventor
高桥英治
福本幸弘
齐藤义行
柴田修
谷本真一
中山武司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN1365249A publication Critical patent/CN1365249A/zh
Application granted granted Critical
Publication of CN1311718C publication Critical patent/CN1311718C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0275—Security details, e.g. tampering prevention or detection
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/114—Pad being close to via, but not surrounding the via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09627—Special connections between adjacent vias, not for grounding vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09772—Conductors directly under a component but not electrically connected to the component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10151—Sensor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

一种要求抗篡改的信号线,该信号线位于一个六层板中并将组件101的接线端102与组件114的接线端115相连接。该信号线包括:外层上的箔103、通孔104、第三层上的箔111、通孔105、第四层上的箔112、通孔106、第六层上的箔113。信号线位于外层的部分全都隐藏在电路组件之下。箔103和通孔104的一端被安置于第一层116上的组件101之下,通孔105的一端被安置在116层上的组件107之下,通孔106的一端被安置于层116上的组件108之下,通孔104的另一端被安置于第六层121上的组件109之下,通孔105的另一端被安置于层121上的组件110之下,并且箔113和通孔106的另一端被安置于层121上的组件114之下。

Description

抗篡改多层板及其设计装置、方法、程序和程序记录介质
技术领域
本发明涉及高度抗篡改的多层板及其设计装置、方法、程序。
近来，由于数字信息技术的发展以及数字信息通讯基础设施的广泛应用，各领域如音乐、静止图像、运动图像、和游戏等内容都以数字信息的形式传播。
与此同时，人们一直担忧非授权方采用通讯截取、线路窃听、或假扮手段获取这些数字信息的内容，以及将所获取的内容在记录介质中进行非法篡改和复制。因此处理上述内容的任何抗篡改即：难以被非授权访问的装置在保护所有者版权或者经销商利益方面是非常重要的。
技术背景
已有很多常规保密技术使通讯介质具有抗篡改性。例如：在查询-响应类的相互鉴别过程中，发送方与接收方通过交换随机数和响应值来进行自我鉴别，并且只有当鉴别成功时才允许受版权保护的保密数据在他们之间传送。
不仅通讯介质而且用于内容复制的包括半导体的多层板都要求高度抗篡改性。这是因为通过多层板信号线的信息可能会被探测和复制。因此为了使多层板具有抗篡改能力，传送保密信号(用于进行鉴别的内容、信号等)的信号线必须是抗篡改的。
已知下列方法用来使多层板上的信号线成为抗篡改的。
(1)多层板所包括的所有功能由一种单片集成电路芯片获得，使得任何保密信号不直接传送到该多层板上。
(2)在多层板的组件中嵌入加密和解密工艺。更具体而言，在用于输出保密信号的组件中嵌入对保密信号进行加密的逻辑电路，并且在用于输入保密信号的组件中嵌入对保密信号进行解密的逻辑电路。
(3)用树脂对多层板上用于传送保密信号的信号线进行涂覆。
但是，在第一种方法中，无法使用现成的集成电路；在第二种方法中，需要将加密和解密逻辑电路嵌入到相应的组件中；在第三种方法中，需要树脂作为添加材料，所以上述三种方法中的每一种都将增加成本。
发明内容
因此，本发明的目的是提供高度抗篡改的多层板而且不增加生产成本。
上述目的通过一种多层板达到，该多层板包括：要求高度抗篡改的信号线，该信号线包括：(a)印刷电路，以及(b)穿过多层板若干层的导电通孔，其中将印刷电路与多层板外层上的导电通孔放置于固定在外层上的一个或多个电路组件之下。
由上述结构获得一个高度抗篡改的多层板，其中外层要求抗篡改的信号线是难以进行接触探测的。
在上述的多层板中，该信号线还可以包括一个内层上的印刷电路，它被夹在箔片和/或放置在层上和层下的电路组件之间，使得在从上或下方进行观察时，这些箔片和/或电路组件将内层上的印刷电路隐藏起来。
由上述的结构获得了一个高度抗篡改的多层板，其中内层要求抗篡改的信号线是难以进行非接触探测的，如磁性探测。
在上述的多层板中，放置在内层之外的层上的箔片可以接地或者与电源连接。
通过提高屏蔽效应和使多层板成为非接触探测，使上述的结构获得了一个高度抗篡改的多层板。
在上述的多层板中，当从上或者下方进行观察时，外层的印刷电路还可以被另一外层上的电路组件覆盖。
由上述的结构获得了一个高度抗篡改的多层板，其中在一个外层上要求抗篡改的信号线是难以从外层和与之相对的外层进行非接触探测的。
在上述的多层板中，该要求具有高度抗篡改性的信号线可以是加密单元输入信号线或者解密单元输出信号线。
由上述的结构获得了一个高度抗篡改的多层板，其中传送要求加密的保密信号的信号线是高度抗篡改的。
上述目的还可以通过一种多层板达到，该多层板包括：一种特定的信号线，该信号线包括：(a)印刷电路，以及(b)穿过多层板若干层的导电通孔，其中将印刷电路与多层板外层上的导电通孔的一端被安置于固定在该外层上的一个或多个电路组件之下，该特定的信号线还包括在一个内层上的印刷电路，该内层被夹在箔片和/或安置在内层之上和之下的层上的电路组件中间，使得当从上或下进行观察时箔片和/或电路组件将内层上的印刷电路隐藏起来，该特定的信号线是数据线或地址线。
上述结构使在通过多条信号线传送保密信号的多层板中获得了高度抗篡改性，因为所有在该多层板中的信号线和地址线都被隐藏在组件之下或者被夹在组件或箔片中间。该结构还使得难以从多条信号线中确定正在传送保密信号的信号线，从而获得了高度抗篡改的多层板。
上述目的还可以通过一种多层板设计装置达到，该设计装置包括：用于获取组件信息的组件信息获取装置，该组件信息表明(a)电路组件的位置、(b)组件尺寸、和(c)组件所包括的接线端；抗篡改信号线指定装置，该装置从与接线端相连的信号线中指定要求抗篡改的信号线；外层布线设定装置，该装置用来查询组件信息并将被电路组件覆盖的外层区设置为可能的外层布线区；通孔设定装置，该装置用来查询组件信息，检测重叠区，和将检测到的区域设为可能的通孔区，所述的重叠区是指：沿垂直方向从上或下进行观察时，第一外层的第一可能外布线区与第二外层(与第一外层相对)的另一可能外布线区相重叠的区域；以及布线信息生成装置，该装置用来确定布线图使得只在外层的可能布线区和可能通孔区内布出抗篡改的信号线，并且生成布线信息，该信息表明所确定的布线图。
采用上述的结构有可能设计出一种布线图，因为该布线图使得在确定组件位置之后把要求抗篡改的信号线隐藏在外层上的组件之下，所以有可能设计出高度抗篡改的多层板，其中的要求在外层上具有抗篡改性的信号线是难以接触探测的。
上述的多层板还可以包括一个内层布线设定装置，该装置用来查询组件信息，检测重叠区，和将检测到的区域设为可能的内层布线区，所述的重叠区域是指：沿垂直方向从上或下进行观察时，一个外层的第一可能外布线区与第二外层(与第一外层相对)的另一可能外布线区相重叠的区域，其中的布线信息生成装置确定布线图使得只在以下区域内布出要求抗篡改的信号线即：可能的外层布线区、可能通孔区、和可能的内层布线区，并且生成布线信息，该信息表明所确定的布线图。
因为采用上述的结构有可能设计出一种布线图，使得在确定组件位置之后，有可能设计出高度抗篡改的多层板，其中要求抗篡改性的信号线(该内层中的信号线被夹在二外层上的组件之间)是难以非接触探测的。
上述的多层板还可以包括一个相对层布线设定装置，该装置用来查询组件信息和在一个被组件所覆盖的外层上设定相对层的可能布线区。其中的布线信息生成装置确定布线图使得只在与该外层相对的另一外层上的区域内布出要求抗篡改的信号线，当沿垂直方向从上或下进行观察时其它外层上的该区域与该相对层的可能布线区重叠。
采用上述的结构有可能设计出一种布线图，该布线图使得当沿垂直方向从上或下进行观察时把要求抗篡改的信号线隐藏在相对外层上的组件之下，所以有可能设计出在外层上有抗篡改的信号线的高度抗篡改的多层板，从该相对外层难以对其中的要求在外层上具有抗篡改性的信号线进行非接触探测。
上述目的还可以通过一种用于多层板的设计装置达到，该设计装置包括：用于获取板信息的板信息获取装置，该信息包括(a)层数和(b)地/电源层；用于指示抗篡改信号线的抗篡改信号线指示装置；内层布线设定装置，该装置用来查询板信息以及将夹在二个地/电源层之间的层设为内层的可能布线层；以及用来确定布线图的布线信息生成装置使得只在内层的可能布线层内布出要求抗篡改的信号线，并且生成布线信息，该信息表明所确定的布线图。
采用上述的结构在确定与信号线相连的组件位置以及确定该信号线的布线图之后，有可能设计出一种布线图，该布线图把内层中的要求抗篡改的信号线夹在地/电源层之间，所以有可能设计出高度抗篡改的多层板，其中的要求高度抗篡改性的信号线是难以非接触探测的。
上述目的还可以通过一种用于多层板的设计装置达到，该设计装置包括：用于获取板信息的板信息获取装置，该信息表明(a)要求抗篡改的信号线的布线和(b)与该信号线相连接部件的位置；暴露部分检测装置，该装置用于查询板信息和检测未被与在外层上的信号线相连接组件覆盖的信号线部分；以及布局信息生成装置，该装置用于确定布局图得以用一个或多个还未安置的组件来覆盖检测到的部分，并且生成布局信息，该信息表明所确定的布局图。
因为如果要求在外层上具有抗篡改性的信号线没有被隐藏在外层的组件之下，在与信号线相连的组件位置和该信号线的布线图被确定之后，有可能用任何还未被安置的组件来覆盖未隐藏部分，所以采用上述的结构，有可能设计出一种高度抗篡改的多层板，其中的要求具有抗篡改性的在外层上的信号线是难以接触探测的。
上述的设计装置还可以包括内层布线检测装置，该装置用于检测布在内层上的信号线，当沿垂直方向从上或下进行观察时，这些内层没有夹在外层上的组件之间，其中该布局信息生成装置确定布局图，使得当从上或下进行观察时，用一个或多个外层上的一个或多个还未安置的组件来覆盖由内层布线检测装置检测到的部分，并且生成表明所确定的布局图的布局信息。
因为在与信号线相连的组件位置和要求具有抗篡改性的信号线的布线图确定之后，如果检测到内层中该信号线的一部分没有夹在二个外层上的组件之间，有可能用任何还未被安置的组件来隔离未被夹的部分，所以采用上述的结构，有可能设计出一种高度抗篡改的多层板，其中的要求在外层上具有抗篡改性的信号线是难以非接触探测的。
上述的设计装置还可以包括一个相对层暴露部分检测装置，该装置用于查询板信息和检测被布在一个外层上的信号线部分，该部分没有被与在另一外层(与前一个外层相对)上的信号线相连接的组件所覆盖，其中的布局信息生成装置确定布局图使得当从上或下进行观察时，用上述相对外层上的还未被安置的一个或多个组件未覆盖由相对层暴露部分检测装置所检测到的部分，并且生成表明所确定的布局图的布局信息。
在与信号线相连的组件位置和要求具有抗篡改性的信号线的布线图确定之后，如果检测到在外层上的要求具有抗篡改性的信号线的一部分没有被相对外层上的任何组件所覆盖，有可能用任何还未被安置的相对外层上的组件来覆盖未覆盖部分，所以采用上述的结构，有可能设计出一种高度抗篡改的多层板，其中的要求在外层上具有抗篡改性的信号线是难以非接触探测的。
上述目的还可以通过一种多层板设计装置达到，该设计装置包括：用于获取板信息的板信息获取装置，该信息表明(a)层数和(b)信号线的布线；用于指示抗篡改信号线的抗篡改信号线指示装置；平板层检测装置，该装置对把布有信号线的层夹在当中的二个层作为平板层检测出来；以及布局信息生成装置，该装置用于确定布局图，该布局图的确定使得当沿垂直方向从上或下进行观察时，该平板层上的箔片对被该平板层夹在中间的信号线的布线进行覆盖，该装置还用于生成表明所确定的布局图的布局信息。
在要求具有抗篡改性的信号线的布线图确定之后，有可能确定将内层中信号线布线夹在中间的平板的布局图，所以采用上述的结构，有可能设计出一种高度抗篡改的多层板，其中要求抗篡改的信号线是难以非接触探测的。
上述目的还可以通过一种多层板设计检验装置达到，该设计检验装置包括：用于获取板信息的板信息获取系统，该板信息表明(a)要求抗篡改性的信号线的布线，和(b)部件布局；暴露部分检测装置，该装置用于查询板信息和检测信号线的未被外层组件所覆盖的部分；以及用于输出警告指示的警告装置，该警告指示指明由暴露部分检测装置检测到的部分。
如果检测到要求抗篡改但没有隐藏在外层上的组件之下的信号线的部分，在多层板设计的过程中或之后，该部分会被警告指示指出，所以采用上述的结构，有可能检验是否实现了高度抗篡改设计。
上述的设计检验装置还可以包括：内层未覆盖部分检测装置，该装置用于查询板信息和当沿垂直方向从上或下进行观察时，检测内层中信号线的未被夹在二外层上组件或箔片之间的部分，其中的警告装置还输出一个指明由内层未覆盖部分检测装置所检测到的该部分的警告。
如果检测到没有被夹在二个外层上的组件或箔片中间的信号线部分，在多层板的设计过程中或之后，所检测到部分由警告指示指出，所以用上述结构有可能检验是否实现了高度抗窜改的设计。
上述的设计检验装置还可以包括：相对层未覆盖部分检测装置，该装置用于查询板信息和沿垂直方向从上或下进行观察时，检测布在一个外层，但没有被与此外层相对的另一外层上的组件所覆盖的信号线部分。其中，警告装置将输出一个指明被相对层未覆盖部分检测装置检测到的部分的警告。
因为如果检测到布在一个外层上的但没有被在相对外层上的组件所覆盖的这种信号线的部分，在多层板设计的过程中或之后，该部分由该警告指出，所以采用上述的结构，有可能检验是否实现了高度抗篡改设计。
附图说明
从以下的描述并接合与其对应的对本发明具体实施例进行说明的附图可以对本发明的诸项目的、优点以及特点有更将清晰的了解。
在这些附图中：
图1展示出一种在数字图像传送系统中使用的电路；
图2展示出实施方式1中的多层板结构；
图3展示出实施方式2中的多层板结构；
图4是实施方式3中设计装置结构的方框图；
图5A是多层板的截面图；
图5B是多层板的顶视图；
图6A展示出板信息；
图6B展示出组件信息；
图6C展示出接线端信息；
图6D展示出信号线信息；
图7A展示出外层可能布线区；
图7B展示出可能通孔区；
图7C展示出内层可能布线区；
图8展示出生成的布线信息；
图9是实施方式3的设计装置的操作程序流程图；
图10是实施方式4的设计装置结构的方框图；
图11展示出一个6层板；
图12A展示出板信息；
图12B展示出组件信息；
图12C展示出接线端信息；
图12D展示出信号线信息；
图13展示出内层可能布线区；
图14展示出生成的布线信息；
图15是实施方式4的设计装置运行过程的流程图；
图16实施方式5的设计装置结构的方框图
图17A至17C展示出一个4层板的设计过程；
图18A展示出板信息；
图18B展示出组件信息；
图18C展示出信号线信息；
图19A展示出布局信息，该信息表明了与要求抗篡改的信号线相连接组件的确定的位置；
图19B展示出布线信息；
图20展示出暴露的布线；
图21展示出生成的布局信息；
图22是实施方式5中设计装置的运行过程的流程图；
图23展示出布置组件的另一种方法；
图24展示出实施方式6的设计装置结构的方框图；
图25展示出一种多层板；
图26A展示出该板信息；
图26B展示出该组件信息；
图26C展示出接线端信息；
图26D展示出该信号线信息；
图26E展示出布线信息；
图27A展示出所检测的抗篡改布线区；
图27B展示出抗篡改的地/电源层；
图28展示出生成的平板布局信息
图29是实施方式6的设计装置的运行过程的流程图；
图30是实施方式7的布线检验装置的结构方框图；
图31A和31B展示出一种多层板；
图32A展示出该板信息；
图32B展示出该组件信息；
图32C展示出该接线端信息；
图32D展示出该信号线信息；
图32E展示出该布线信息；
图33展示出所暴露的布线信息；以及
图34是一幅流程图，该流程图展示出实施方式7的布线检验装置的运行过程。
具体实施方式
以下参照附图对本发明的实施方式进行描述。
图1展示出数字图像传送系统中使用的电路。
抗篡改信号线
首先对设置在多层板的电路中的抗篡改信号线进行描述。
如图1所示，传送电路10包括输入接口组件11和加密/传送组件12。输入接口组件11从外部以外部输入的专用格式输入数字图像数据。输入接口组件11分别通过信号线14和15发送像素数据和时钟给加密/传送组件12。加密/发送组件12对所接收的与所接收时钟一致的像素数据进行加密，并且通过电缆30将加密的数据发送给接收电路20。
用于传送被加密像素的信号线14要求具有抗篡改性，以使得像素数据不会在非授权的情况下被复制。
接收线路20包括接收/解密组件21和一个输出接口组件22。接收/解密组件21接收并对加密数据解密以得到像素数据。接收/解密组件21分别通过信号线24和25传送像素数据和时钟给输出接收组件22。输出接口组件22将接收到的像素数据转换成适于输出的格式，并将转换后的数据以数字图像数据输出。
用来传送解密后的像素数据的信号线24要求抗篡改，以使得该像素数据不能通过非授权的方式进行复制。
直到目前，已经对电路中用于传送数字图像数据的要求抗篡改信号线的实例进行了解释。但是，要求抗篡改的信号线并不局限上述的信号线。要求抗篡改的信号线通常包括：(a)用于将加密前数据向加密组件传送的信号线，和(b)用于传送在解密之后数据的信号线，该解密后数据是从传送解密组件输出的。要求抗篡改的信号线通常还包括：用来传送待加密数据的信号线以防止通过未授权方式被探测。
实施方式1
实施方式1涉及一种多层板，其中如果要求抗篡改的信号线有一部分出现在外层的，该部分被放置于外层上的一个组件之下使该部分被该组件所覆盖。
结构
图2展示出实施方式1中的一种多层板结构。本实施方式描述的是6层板的情况。如图2所示，该多层板包括第一层116、第二层117、第三层118、第四层119、第五层120、和第六层121。其中，第一层116和第六层121是外层，其它层是内层。这里假设：连接组件101的接线端102与组件114的接线端115的信号线要求具有抗篡改性。该信号线包括外层上的箔103、通孔104、第三层上的箔111、通孔105、第四层上的箔112、通孔106、以及第六层上的箔113。
这里应当注意，在以下的实施方式中，包括实施方式1，作为举例提供了包含信号线各层箔，但是可以采用其它的任何印刷电路来取代箔片。
在包括要求抗篡改信号线的部分之外，将外层上的各部分安置在一定的组件之下。即：将箔103和通孔104的一端安置于第一层116上的组件101之下，将通孔105的一端安置于第一层116上的组件107之下，将通孔106的一端安置于第一层116上的组件108之下，将通孔104的另一端安置于第六层121上的组件109之下，将通孔105的另一端安置于第六层121上的组件110之下，并且将箔113和通孔106的另一端安置于第六层121上的组件114之下。
概述
如上所述，在本实施方式的多层板中，(a)安置箔片于外层并构成这种要求抗篡改的信号线以及(b)穿过若干层用于连接的并构成这种要求抗篡改信号线的通孔被安置于一定的外层组件之下。这使得任何人都难以通过接触探测该信号线从而获得高度抗篡改的多层板。
变型
本发明并不局限于上述的实施方式而且可以进行如下变化。
(1)在本实施方式的情况下，只采用了穿过多层板所有层的通孔。但是可以采用只是穿过该所有层中一定层的通孔。在这种情况下，将外层上的通孔一端安置于一定的组件之下使得这些通孔端没有向外暴露。
(2)在本实施方式的情况下，多层板采用的是一个6层板。但是形成多层板的层数可以是2或者大于2。
(3)在本实施方式以及所有其它实施方式中所采用组件的侧面不带有空孔，因此使得探头不能从侧面上的空孔插入，这是令人满意的
实施方式2
本实施方式涉及一种多层板，其中如果要求抗篡改的信号线有一部分在一内层上，该部分被夹在内层之上和内层之下的层上的箔片之间。
结构
图3展示出实施方式2中的多层板的结构。图2和图3中相同的组件具有相同的数，在这里不再作详细解释。以下主要描述差别。
在本实施方式中，如果要求抗篡改的信号线有一部分在一内层上，该部分被夹在平板(箔片)之间，从而防止信号线受到磁探测。更具体而言，第三层118上的箔111和第四层119上的箔112被夹在平板201于平板202之间。
概述
如上所述，在本实施方式的多层板中，将安置于内层并且包括抗篡改信号线的箔片被夹在层上的板之间，该层位于内层之外。这提供了屏蔽效应并防止信号线受到例如磁性探测等，非接触探测，从而获得了高度抗篡改的多层板。
变型
本发明并不局限于上述的实施方式，可以有如下的变化。
(1)平板201可以位于任何一层，只要该层处于箔片111和112所在层之外，例如可以位于第一层116。这也适用于平板202，因此例如可以它可以位于第六层121
(2)为增加屏蔽效应，平板201和202可以接电源或接地。
(3)箔片111和112可以被夹在外层上的组件与内层上的平板之间，箔片111和112也可以被夹在二外层上的组件之间。
(4)在本实施方式中，防止被非接触探测的目标是内层上的箔片。但是构成要求抗篡改的信号线的通孔的一端也可以被夹在组件或者箔之间。
(5)在本实施方式中，防止被非接触探测的目标是安置于内层上的信号线的部分。但是，存在这样的情况：应当防止从相对的外层对安置于外层上的信号线的部分进行非接触探测。为处理这种情况，
(a)将信号线的目标部分安置于第一层上的一个区域，沿垂直方向该区域对应于被第六层上的组件所覆盖的区域或者被内层上的箔所覆盖的区域；或者(b)将信号线的部分安置于第一层的一个区域内，例如，该区域沿垂直方向对应于被第二层上的箔覆盖的区域。
(6)在实施方式1和2中，将要求抗篡改的一定的信号线的部分被安置在一定的组件之下或者被夹在组件之间或者被夹在箔片之间。但是可以将这种布置扩展到多层板的所有数据线和地址线。
实施方式3
本实施方式涉及确定布线图的设计装置使得在组件位置确定之后，一定的信号线成为抗篡改的。
结构
图4是一幅展示实施方式3中的设计装置结构的方框图。如图4所示，设计装置300包括命令输入单元301、数据输入单元302、命令分析单元303、外层布线设定单元304、通孔设定单元305、内层布线设定单元306、布线信息生成单元307、设计信息存储单元308、显示单元309。
图5A是一个多层板的截面图。图5B是一个多层板的顶视图。现在参照这些附图对设计装置300的组件进行描述。
显示单元309在屏幕上显示目标布线板的设计过程。
数据输入单元302输入电路图信息和设计信息或由CAD等装置生成的类似信息。设计信息包括板信息、组件信息、以及接线端信息。图6A展示出板信息。图6B展示组件信息。图6C展示出接线端信息。图6D展示出信号线信息。
命令输入单元301可以是键盘和/或鼠标，该单元被用户用来输入各种设计命令。该设计命令有以下类型：组件布局命令、布线命令、和抗篡改技术指标命令。这里假定输入抗篡改技术指标命令并且指定连接接线端523和524的信号线为要求抗篡改的信号线。
命令分析单元303对输入到命令输入单元301的设计命令进行分析，并确定命令类型。
设计信息存储单元308存储由数据输入单元302所输入的电路图信息和设计信息。
外层布线设定单元304对存储在设计信息存储单元308中的设计信息进行查询并且将一个被组件覆盖的外层区域设定为外层可能布线区。
通孔设定单元305对存储在设计信息存储单元308中的设计信息进行查询，检测前外层(层1)的外层可能布线区与后外层(层2)的外层可能布线区相互重叠的区域，并设定该检测到的区域为可能通孔区，该通孔区可以包括一个用于对抗篡改信号线布线的通孔。
内层布线设定单元306对存储在设计信息存储单元308中的设计信息进行查询并将一个是内层的布线层设定为内层可能布线区。
图7A展示出外层可能布线区。图7B展示出一个可能的通孔区。图7C展示出一个内层可能布线区。
布线信息生成单元307确定布线图使得要求抗篡改的信号线只布在外层可能布线区、可能通孔区、和内层可能布线区内，并且将其它信号线布在可能布线区内，从而生成展示所确定的布线图的布线信息。图8展示出生成的布线信息。
运行
以图5A和5B所示的板为例对本发明的设计装置的运行进行说明。
图9是一幅流程图，它展示了实施方式3的设计装置运行过程。
数据输入单元302将设计信息输入到设计信息存储单元308中(步骤S401)。
命令输入单元301输入抗篡改技术指标命令，该命令指定信号线525为要求抗篡改的信号线(步骤S402)。
外层布线设定单元304查询设计信息，检测区域502、504、和506，这些区域被属于是板外层的第一层513上的组件501、503、和505覆盖，并且将区域502、504、和506设定为在第一层513上的外层可能布线区。
外层布线设定单元304查询设计信息，检测区域508、510、和512，这些区域被属于是多层板另一外层的第六层518上的组件507、509、和511覆盖，并且将区域508、510、和512设定为在第六层518上的外层可能布线区(步骤S403)。
通孔设定单元305检测区域519、520、和521，这些区域是第一层的外层可能布线区502、504、和506与第六层的外层可能布线区508、510、和512相重叠的区域，并且将区域519、520、和521设为可能通孔区(步骤S404)。
内层布线设定单元306将内层514(第二层)、515(第三层)、516(第四层)、和517(第五层)设为内层可能布线区522(步骤S405)。
采用Lee算法(Lee’algorithm)布线信息生成单元307确定布线图使得要求抗篡改的信号线525只布在外层可能布线区502、504、506、508、510、和512，可能通孔区519、520、和521，以及内层可能布线区522内，并且生成展示所确定的布线图的布线信息(步骤S406)。
概述
如上所述，本实施方式的设计装置可以确定一个布线图使得在确定外层组件位置后，把要求抗篡改的信号线部分安置于外层上的组件之下。这使得设计出高度抗篡改的多层板成为可能，该高度抗篡改的多层板具有难以被接触探测的信号线。
变型
本发明并不局限于上述的实施方式，可以有以下变化。
(1)本实施方式确定一个布线图使的要求抗篡改的信号线部分(箔片和通孔端)被隐藏在外层组件之下，以使信号线难以被接触探测。但是为了使该信号线也难以被非接触探测，当从上和下进行观察时，位于内层之中和之上的信号线的各部分可以包含在二外层上的组件覆盖区域之间的重叠区域中，使得从上和下进行观察时该信号线的部分被隐藏在组件之下。
另外，通过将第一层上的信号线部分安置在第一层上的一个与被第六层上组件覆盖的区域相重叠的区域，有可能使第一层上的信号线部分难以从第六层进行非接触探测到。
(2)在本实施方式中，命令输入单元301指明了要求抗篡改的信号线。但是该指明信号线的信息可以作为信号线信息的一部分输入并存储在设计信息存储单元308中。
(3)在本实施方式中，布线信息生成单元307采用Lee算法确定布线图。但是并不局限与此，也可以采用其它方法。作为替代，设计人员可以人工确定布线图。
实施方式4
本实施方式描述一种确定布线图的设计装置，该装置使要求抗篡改的信号线被布在夹在二个地/电源层之间的内层上。
结构
图10是一幅展示出实施方式4中的设计装置结构的方框图。如图10所示，设计装置900包括命令输入单元301、数据输入单元302、命令分析单元303、中间的地/电源布线检测单元901、内层布线设定单元902、布线信息生成单元903、设计信息存储单元904、以及显示单元309。在图3和图10中相同的组件拥有相同的号码，在这里不作详细解释。以下主要描述差别。
图11展示出一个六层板。现在参照图11对设计装置的组件进行描述。
设计信息存储单元904对由数据输入单元302所输入的电路图信息和设计信息进行存储。该设计信息包括板信息、组件信息、和接线端信息。图12A展示出板信息。如图12A所示，该板信息包括指明被设计为地/电源层的层信息。图12B展示出组件信息。图12C展示出接线端信息。图12D展示出信号线信息。
中间的地/电源层布线检测单元901检测位于地/电源层之间作为中间的地/电源层的布线层。
内层布线设定单元902将所检测到的中间地/电源层设为内层可能布线区。图13展示出由内层布线设定单元902所设的内层可能布线区。如图13所示，夹在地/电源层(第三层和第五层)之间的第三和第四层被设为内层可能布线区。
布线信息生成单元903确定布线图使得要求抗篡改的信号线被布在内层可能布线区内，并生成展示所确定的布线图的布线信息。图14展示出生成的布线信息。
运行
以图12A到图12D所示的电路板为例对本发明设计装置的运行进行说明。
图15是展示实施方式4的设计装置的运行过程的流程图。
数据输入单元302将设计信息输入到设计信息存储单元904中(步骤S1001)。
命令输入单元901输入抗篡改技术指标命令，该命令指明信号线1155线为要求抗篡改的信号线(步骤S1002)。中间地/电源层布线检测单元901查询设计信息并且对作为中间地/电源层而存在于地/电源层(第二层1102和第五层1105)中间的第三层1103和第四层1104进行检测(步骤S1003)。
内层布线设定单元902将第三层设为1103和第四层1104设为内层可能布线区(步骤S1004)。
布线信息生成单元903确定布线图使的要求抗篡改的信号线1155包括在内层可能布线区的第三层1103上的部分1108，并且生成展示所确定的布线图的布线信息(S1005)。
概述
如上所述，本实施方式的设计装置可以确定布线图使得要求抗篡改的信号线的部分被布在夹在二个地/电源层之间的内层上。这使得有可能设计出高度抗篡改的多层板，其信号线是难以非接触探测的。
实施方式5
本实施方式涉及一种设计装置，该装置确定与一定信号线相连接组件的位置、确定该一定信号线的布线图、并且如果该信号线的一部分没有被隐藏在外层的组件之下，用一个还没有安置的组件去覆盖该暴露部分。
结构
图16是展示实施方式5的设计装置结构的方框图。如图16所示，设计装置600包括命令输入单元301、数据输入单元302、显示单元309、命令分析单元303、组件检测单元601、布局信息生成单元602、布线信息生成单元603、暴露的布线检测单元604、和设计信息存储单元606。在图3和图16中相同组件具有相同的号码并且在此不做详细解释。下面对差别进行详细描述。
图17A到图17C展示出设计一个四层板的过程。现在参照图17A到图17C对该设计装置的组件进行描述。
设计信息存储单元606存储电路图信息和由数据输入单元302所输入的设计信息。该设计信息包括板信息、组件信息、和信号线信息。图18A展示出板信息。图18B展示出组件信息、图18C展示出信号线信息。
命令输入单元301和命令分析单元303对在信号线信息中示出的信号线之间指明要求一种抗篡改信号线的命令进行输入和分析。在本实例中，假设将连接接线端802与接线端804的信号线888指定为要求抗篡改的信号线。
组件检测单元601查询设计信息并且检测与要求抗篡改信号线相连接的组件。在本实例中，假设检测到与信号线888相连接的组件801和802。
布局信息生成单元602确定由组件检测单元601所检测到的组件位置使该位置满足设计条件，并且生成展示所确定位置的布局信息。图19A展示出与要求抗篡改信号线相连接的组件的所确定位置的布局信息。这里应当注意：在所确定的组件位置中，布局信息生成单元602首先将由暴露布线检测单元604所检测到的暴露的布线位置赋予组件，并且生成展示组件的所确定位置的布局信息。图21展示出生成的布局信息。
布线信息生成单元603确定与接线端相连接的信号线的布线图，并且生成展示所确定的布线图的布线信息。该布线图可以由设计人员人工确定或者通过例如Lee算法的布线算法自动确定。图19B展示出该布线信息。
暴露布线检测单元604在由布线信息生成单元603已经确定的布线图的信号线中检测信号线的暴露部分，该信号线的暴露部分是组件覆盖区之外部分。图20展示出被暴露的布线。
运行
以图17A到图17C所示的板设计过程对本发明的设计装置的运行进行解释。
图22是展示实施方式5的设计装置运行过程的流程图。
数据输入单元302将设计信息输入到设计信息存储单元606中(步骤S701)。
命令输入单元301输入一个抗篡改技术指标命令，该命令将与接线端802和接线端804相连接的信号线888指定为要求抗篡改的信号线(步骤S702)。
组件检测单元601查询设计信息并且检测与要求抗篡改的信号线888相连接的组件801和802(步骤S703)。
布局信息生成单元602确定组件801和802的位置使该位置满足设计条件，并且生成表明所确定位置的布局信息(步骤S704)。注意：只要这些位置满足设计条件，他们可以位于板上的任意处。
布线信息生成单元603确定接线端802和804之间的布线图，并且生成表明所确定的布线图的布线信息。该布线图可以由设计人员人工确定或者采用例如Lee算法的布线算法自动确定。在自动确定的情况下，只要该算法满足指定的布线设计标准可以采用例如Lee算法的常规写算法。在本实例中，如图17A所示，假设接线端802与接线端804由第一层上的箔805、通孔807、内层上的箔808、通孔809、以及第四层上的箔810进行连接(步骤S705)。
暴露布线检测单元604检测由布线信息生成单元603所确定的布线图中一个信号线的暴露部分，该信号线的暴露部分位于被组件覆盖的区域之外。在该实例中，如图17B所示，假设第一层上的箔811和通孔端812和通孔端813和第四层上的通孔端819是被检测到的暴露布线(步骤S706)。
布局信息生成单元602通过首先分配暴露布线的位置来确定组件位置，并且生成表明所确定的组件位置的布局信息。如图17C所示，在第一层上，组件814被用来将箔811和暴露布线的通孔端812覆盖，并且在第四层上，组件815被用来将暴露布线的通孔端819覆盖，并且在第一层上，组件816被用来将暴露布线的通孔端813覆盖(步骤S707)。
布线信息生成单元603确定信号线的布线图，以及生成所确定的布线图的布线信息(步骤S708)。
概述
如上所述，本实施方式的设计装置(1)确定与要求抗篡改的信号线相连接的组件位置(2)确定要求抗篡改信号线的布线图(3)如果该信号线的一部分没有隐藏在外层上的组件之下，那么用一个还没有被安置的组件覆盖该暴露区域。这使得可能设计出高度抗篡改的多层板，该多层板的信号线是难以接触探测的。
变型
本发明并不局限于上述的实施方式，而且可以进行以下改变。
(1)如图23所示，布局信息生成单元602可以将与要求抗篡改的信号线相连接的组件安置于第一层，并且可以放置组件803在位于第六层的一个区，该区与第一层上组件801所覆盖的区域重叠。
(2)在本实施方式中，如果该信号线(要求抗篡改)的一部分没有隐藏在外层上的组件之下，该设计装置将确定一个布局图使得用一个还未被安置的组件来覆盖该暴露部分。这使得该信号线难以被接触探测。但是，为了使该信号线也难以被非接触探测，如果内层中的信号线有一部分没有被夹在二外层上的组件之间，该设计装置可以确定一个布局图以便将一个还未被安置的组件安置在直接位于在内层的该部分之上或之下。
另外，在第一层如果有信号线的一部分没有被布置在沿垂直方向一个与第六层(相对外层)上的任何组件都无关的区域，那么该设计装置可以安置一个第六层上的还未安置组件在与在第一层的同区域对应，以使信号线难以被非接触探测。
(3)在本实施方式中，该设计装置确定(a)与要求抗篡改信号线相连接的组件的位置和(b)要求抗篡改信号线的布线图。但是设计装置可以接收设计信息，该设计信息指明：(a)与要求抗篡改信号线相连接的组件的位置，(b)要求抗篡改信号线的布线图，从而设计装置可以确定还没有被安置的组件的位置以覆盖该信号线的暴露部分。
实施方式6
本实施方式涉及一种确定平板位置的设计装置，在确定要求抗篡改的信号线的布线图之后，该平板被用来将在内层上的该信号线部分夹在中间。
结构
图24是一幅展示实施方式6中设计装置的结构的方框图。如图24所示，设计装置1200包括命令输入单元301、数据输入单元302、命令分析单元303、抗篡改布线区检测单元1201、抗篡改地/电源层检测单元1202、抗篡改平板生成单元1203以及涉及信息存储单元1204。图3和图24中相同的组件具有相同的号码并且在此不作详细解释。以下主要对差别进行描述。
图25展示出一种多层板。现在参照图25对设计装置的组件进行描述。
设计信息存储单元1204存储电路图信息和由数据输入单元302输入的设计信息。该设计信息包括：板信息、组件信息、信号线信息、接线端信息。图26A展示出该板信息。图26B展示出组件信息。图26C展示出接线端信息。图26D展示出信号线信息。图26E展示出布线信息。
抗篡改布线区检测单元1201查询设计信息并对在内层中的抗篡改布线区进行检测，在该区域中，安置了要求抗篡改的信号线部分。图27A展示出检测到的抗篡改布线区。
抗篡改地/电源层检测单元1202检测二个内层，这二个内层将一个在其上安置了抗篡改信号线部分的内层夹在中间，并将所检测到的层设为抗篡改地/电源层。图27B展示出该抗篡改地/电源层。
抗篡改平板生成单元1203生成平板布局信息，该信息指明这些平板(箔片)应当被安置在抗篡改地/电源层上以便将所检测到的沿垂直方向的抗篡改布线区夹在中间。图28展示出生成的平板布局信息。
运行
用图25所示板对本发明的设计装置的运行进行解释。
图29是一幅展示实施方式6的设计装置的运行过程的流程图。
数据输入单元302将设计信息输入到设计信息存储单元1204中(步骤S1301)。
命令输入单元301输入抗篡改技术指标命令，该命令将信号线1455指定为要求抗篡改的信号线(步骤S1302)。
抗篡改布线区检测单元1201检测抗篡改布线区1404(步骤S1303)。
抗篡改的地/电源层检测单元1202检测第二层1401和第四层1403，这二层将安置有要求抗篡改信号线部分1404的第三层1402夹在中间，并将所检测到的层设置为抗篡改的地/电源层(步骤S1304)。
抗篡改平板生成单元1203生成平板布局信息，该平板布局信息指明应将平板1405和1406(箔片)安置于抗篡改的地/电源层(即第二层1401和第四层1403)以便沿垂直方向将抗篡改布线区(即包括1404部分的区)夹在中间(步骤S1305)。
概述
如上所述，在要求抗篡改的信号线的布线图被确定之后，本实施方式的设计装置确定平板位置以便将在内层上的信号线部分夹在中间。这使得设计高度抗篡改的多层板成为可能，该多层板的信号线是难以被非接触探测的。
变型
本发明不局限于上述的实施方式，可以进行如下的变化。
(1)在本实施方式中，将要求抗篡改的信号线部分夹在中间的平板不与地/电源相连接。但是为增加屏蔽效果，该平板可以与地/电源连接。
实施方式7
本实施方式涉及布线检验装置，在多层板的设计过程中或者设计完成之后，该装置检验是否布线图已经被设计，从而使要求抗篡改的信号线具有抗篡改性。
结构
图30是一幅展示实施方式7的布线检验装置结构的方框图。如图30所示，布线检验装置1500包括：命令输入单元301、数据输入单元302、命令分析单元303、暴露布线检测单元1501、警告信息生成单元1502、显示单元309、和设计信息存储单元1503。
图3和图30中相同的组件具有相同的号码，这些将不在此进行详细解释，以下只对差别进行描述。
图31A和图31B展示出一种多层板。现在将参照图31A和图31B对设计装置中的组件进行描述。
设计信息存储单元1503存储电路图信息和由数据输入单元302输入的设计信息。该设计信息包括：板信息、组件信息、和接线端信息。图32A展示出板信息。图32B展示出组件信息。图32C展示出接线端信息。图32D展示出信号线信息。如图32D所示，该信号线信息包括指示信号线是否要求抗篡改性的信息。图32E展示出布线信息。
暴露布线检测单元1501查询设计信息，并检测(a)箔片和构成在外层上并要求抗篡改信号线的通孔(b)外层上的被组件覆盖的区域。然后，暴露布线检测单元1501检测箔片和没有被外层上的任何组件所覆盖的通孔端亦可称为暴露布线，并向警告信息生成单元1502发出指明暴露箔片和通孔端的暴露布线信息。图33展示了个暴露布线信息。
警告信息生成单元1502根据从暴露布线检测单元1501接收的暴露布线信息生成一个警告信息。
显示单元309显示由警告信息生成单元1502所生成的警告信息。图31B展示出一个所显示的警告信息实例。
运行
用图31所示板对本发明的布线检验装置的运行进行解释。
图34是一幅展示实施方式7的布线检验装置的运行流程图。
数据输入单元302将设计信息输入到设计信息存储单元1503中(步骤S1601)。
暴露布线检测单元1501查询设计信息并检测构成要求抗篡改信号线的并位于外层上的箔片1701和通孔端1703，同时检测被在外层上的组件1705所覆盖的区域1706。
暴露布线检测单元1501还检测覆盖区1706所不包括的暴露布线：箔1707和通孔端1709，并向警告信息生成单元1502发出指明暴露的箔1707和通孔端1709的暴露布线信息(步骤S1602)。
警告信息生成单元1502根据从暴露布线检测单元1501接收的暴露布线信息生成警告信息(步骤S1603)。
显示单元309显示由警告信息生成单元1502所生成的警告信息1708(步骤S1604)。
概述
如上所述，本实施方式的布线检测装置检测没有被在外层上的任何组件覆盖的要求抗篡改的信号线部分，并显示指明检测部分的警告信息。这使得可以检验是否实现了抗篡改设计。
变型
本发明不局限于上述的实施方式，可以有以下变化。
(1)图31B展示出警告信息的一个实例。可以通过提高亮度和使用不同的颜色来显示暴露布线1707的信息。暴露布线1707所处的层或者其位置坐标等数据可以被输出到文件里。
(2)在本实施方式中，布线检验装置检测要求抗篡改的但是没有被在外层的任何组件覆盖的信号线部分，并显示指明所检测的部分的警告信息。作为一个变型，如果，在内层上的要求抗篡改的信号线具有一个没有夹在外层组件或者箔片之间的部分，那么会显示指明该部分的警告信息。另外，作为另一个变型，如果要求抗篡改的信号线有一部分在一个外层上，而在沿垂直方向的相对外层上的对应区域没有组件，那么显示会指明该部分的警告信息。
(3)本发明可以是一种设计方法或者是一种如上所述的实施方式中说明了步骤的布线检验方法。本发明可以是一个计算机程序，它使计算机来执行这种方法。本发明还可以是一种用来记录该程序的计算机可读的记录介质。
尽管通过参照附图和实例的方法对本发明进行了充分地描述，但应当注意到，对于在本领域的技术人员来说，各种改变和修改是显而易见的。因此，除非这些变化和修改超出了本发明的范围，否则它们应当被理解为包括在本发明中。

Claims (29)

1.一种多层板，其中包括：要求抗篡改的信号线，该信号线包括(a)印刷电路和(b)穿过多层板若干层的导电通孔，其中位于多层板外层的印刷电路和导电通孔的一端被安置于固定在外层上的一个或多个电路组件之下。
2.权利要求1的多层板，其中的信号线还包括在内层上的印刷电路，该内层被夹在安置于内层之上或之下的层上的箔片和/或电路组件中间使得从上或下进行观察时，箔片和/或电路组件将内层上的印刷电路隐藏起来。
3.权利要求2的多层板，其中安置于内层之外的层上的箔片与地或者电源连接。
4.权利要求3的多层板，当从上或下进行观察时，其中在外层上的印刷电路电路还被另一外层上的电路组件所覆盖。
5.权利要求2的多层板，其中要求抗篡改的信号线是一条输入到加密单元的信号线或者是从解密单元输出的信号线。
6.一种多层板，它包括一定的信号线，该信号线包括(a)印刷电路，(b)穿过该多层板若干层的导电通孔，其中
位于多层板外层的印刷电路和导电通孔端被安置于一个或多个在外层的组件之下，
该一定的信号线还包括位于内层的印刷电路，该内层被夹在安置于内层之上和之下的层上的箔片和/或电路组件之间，使得当从上或下进行观察时，这些箔片和/或电路组件将在内层上的印刷电路隐藏起来，并且
该一定的信号线是一条数据线或者是一条地址线。
7.一种用于多层板的设计装置，该设计装置包括：
获取组件信息的组件信息获取装置，该组件信息表明，(a)电路组件的位置、(b)该组件的尺寸、和(c)该组件所包括的接线端；
抗篡改的信号线指定装置，该装置用于在与接线端连接的信号线中指定要求抗篡改的信号线；
外层布线设定装置，该装置用于查询组件信息并且将在被电路组件所覆盖的外层上的区域设为外层可能布线区；
通孔设定装置，该装置用于查询组件信息，当沿垂直方向从上或下进行观察时，该装置检测一个外层的第一外可能布线区与第二外层的另一个外层可能布线区相重叠的区域，该第二外层与第一外层相对，并将所检测到的区域设为可能通孔区；以及
布线信息生成装置，该装置用于确定布线图，使得只将要求抗篡改的信号线布在外层可能布线区和可能通孔区内，并且生成表明所确定的布线图的布线信息。
8.权利要求7的设计装置，其中还包括：
内层布线设定装置，该装置用于查询组件信息，当沿垂直方向从上或下进行观察时，该装置检测一个外层的第一外可能布线区与第二外层的另一外可能布线区重叠的区域，该第二外层与第一外层相对，并将所检测的区域设为内层可能布线区，其中
布线信息生成装置确定布线图，使得只将要求抗篡改的信号线布在外层可能布线区、可能通孔区内和内层可能布线区，并且生成表明所确定的布线图的布线信息。
9.权利要求8的设计装置，其中还包括相对层布线设定装置，该装置用于查询组件信息并且将一个外层上被组件所覆盖的区域设为相对层可能布线区，其中
布线信息生成装置确定布线图使得只将要求抗篡改的信号线布在与该外层相对的另一外层上的区域内，当沿垂直方向从上或下进行观察时，在其它外层上的区域与该相对层可能布线区相重叠。
10.一种用于多层板的设计装置，该装置包括：
用于获取板信息的板信息获取装置，该板信息表明，(a)层数和(b)地/电源层；
用于指定抗篡改信号线的抗篡改信号线指定装置；
内层布线设定装置，该装置用于查询板信息以及将夹在二个地/电源层之间的层设为可能布线内层；以及
布线信息生成装置，该装置用于确定布线图使得将抗篡改的信号线只布在可能布线内层内，并且生成表明已确定的布线图的布线信息。
11.一种用于多层板的设计装置，该设计装置包括：用于获取板信息的板信息获取装置，该板信息表明(a)要求抗篡改的信号线的布线(b)与该信号线相连接的组件位置；
暴露部分检测装置，该装置用于查询板信息并检测没有被外层上的与信号线相连接的组件所覆盖的信号线的部分；以及
布局信息生成装置，该装置用于确定布局图使得安置还没有被安置的一个或多个组件去覆盖已探测的区域，并生成表明所确定的布局图的布局信息。
12.权利要求11的设计装置，其中还包括：内层布线检测装置，该装置用于当沿垂直方向从上或下进行观察时，检测布在没有被外层组件夹在中间的内层上的信号线部分，其中
布局信息生成装置确定布局图使得当从上或下进行观察时，安置在一个或多个外层上的还没有被安置的一个或多个组件去覆盖由内层布线检测装置所检测到的部分，并生成表明所确定的布局图的布局信息。
13.权利要求12的设计装置，其中还包括：
相对层暴露部分检测装置，该装置用于查询板信息以及检测被布在一个外层上并且没有被组件覆盖，该组件与另一外层上的信号线相连接，该另一外层与该外层相对，其中
布局信息生成装置确定布局图，使得从上或下进行观察时，用在相对外层上的一个或多个还没有被安置的组件去覆盖由相对层暴露部分检测装置所检测到的部分，并生成表明已确定的布局图的布局信息。
14.一种用于多层板的设计装置，该设计装置包括：
用于获取板信息的板信息获取装置，该板信息表明，(a)层数和(b)信号线的布线；
用于指定要求抗篡改的信号线的抗篡改信号线指定装置；
平板层检测装置，该装置用于检测二个平板层，这二层将一个在其上布有信号线的层夹在中间；以及
布局信息生成装置，该装置用于确定布局图，使得当沿垂直方向从上或下进行观察时，平板层上的箔片将被该平板层夹在中间的信号线布线覆盖，以及用于生成表明已确定的布局图的布局信息。
15.一种多层板的设计检验装置，该设计检验装置包括：
用于获取板信息的板信息获取装置，该板信息表明，(a)要求抗篡改的信号线的布线，和(b)组件布局；
暴露部分检测装置，该装置用于查询板信息和检测没有被外层上的组件所覆盖的信号线的部分；以及
警告装置，该装置用于输出指明由暴露部分检测装置检测到的部分的警告。
16.权利要求15的设计检验装置，该设计检验装置还包括：
内层未覆盖部分检测装置，该装置用于查询板信息和当沿垂直方向从上或下进行观察时，检测没有被位于二个外层上组件或箔片夹在中间的内层中的信号线的部分，其中
警告装置还输出一个指明由内层未覆盖部分检测装置检测到的部分的警告。
17.权利要求16的设计检验装置，该设计检验装置还包括：
相对层未覆盖部分检测装置，该装置用于查询板信息和当沿垂直方向从上或下进行观察时，检测布在外层上的而且没有被另一外层上的组件覆盖的信号线部分，该另一外层与该外层相对，其中
警告输出装置还输出指明由相对层未覆盖部分检测装置检测到的部分的警告。
18.一种多层板的设计方法，该设计方法包括：
获取组件信息的组件信息获取步骤，该组件信息表明(a)电路组件位置、(b)组件尺寸、和(c)组件包括的接线端；
抗篡改信号线指定步骤，该步骤在与接线端连接的信号线中指定要求抗篡改的信号线；
外层布线设定步骤以查询组件信息并且将被电路组件覆盖的外层上的区设为外层可能布线区；
通孔设定步骤以查询组件信息，当沿垂直方向从上或下进行观察时检测一个外层的第一外可能布线区和与第一外层相对的第二外层的另一可能外布线区相重叠的区域，并且将所检测的区域设为可能的通孔区；以及
布线信息生成步骤以确定布线图使得将要求抗篡改的信号线只布在外层可能布线区和可能的通孔区内，并且生成表明已确定的布线图的布线信息。
19.一种多层板的设计方法，该设计方法包括：
获取板信息的板信息获取步骤，该板信息表明(a)层数和(b)地/电源层；
抗篡改信号线指定步骤，该步骤指定要求抗篡改的信号线；
内层布线设定步骤以查询板信息并且将被夹在二个地/电源层之间的层设为可能布线的内层；以及
布线信息生成装置以确定布线图使得要求抗篡改的信号线只被布在可能布线的内层内，并生成表明已确定布线图的布线信息。
20.一种多层板的设计方法，该设计方法包括：获取板信息的板信息获取步骤，该板信息表明(a)要求抗篡改的信号线的布线(b)与该信号线相连接的组件位置；
暴露部分检测步骤以查询板信息并且检测没有被外层上的与该信号线相连接组件所覆盖的信号线的部分；以及
布局信息生成步骤以确定布局图使得安置一个或多个还没有被安置的组件去覆盖所探测的部分，并生成表明已确定的布局图的布局信息。
21.一种多层板的设计方法，该设计方法包括：
获取板信息的板信息获取步骤，该板信息表明(a)层数和(b)信号线的布线；
指定要求抗篡改的信号线的抗篡改信号线指定步骤；
平板层检测步骤以检测二个平板层，这二层将一个在其上布有信号线的层夹在中间；以及
布局信息生成步骤以确定布局图使得当沿垂直方向从上或下进行观察时，平板层上的箔片将被该平板层夹在中间的信号线布线覆盖，以及生成表明已确定的布局图的布局信息。
22.一种多层板的设计检验方法，该设计检验方法包括：
获取板信息的板信息获取步骤，该板信息表明(a)要求抗篡改的信号线的布线和(b)组件的布局；
暴露部分检测步骤以查询板信息和检测没有被外层上的组件所覆盖的信号线的部分；以及
警告步骤以输出指明由暴露部分检测步骤所检测的部分的警告。
23.一个使计算机进行多层板设计的程序，该程序包括：
获取组件信息的组件信息获取步骤，该组件信息表明(a)电路组件位置、(b)组件尺寸、和(c)组件包括的接线端；
抗篡改信号线指定步骤，该步骤在与接线端连接的信号线中指定要求抗篡改的信号线；
外层布线设定步骤以查询组件信息并且将被电路组件覆盖的外层上的区设为外层可能布线区；
通孔设定步骤以查询组件信息，当沿垂直方向从上或下进行观察时检测一个外层的第一外可能布线区和与第一外层相对的第二外层的另一可能外布线区相重叠的区域，并且将所检测的区域设为可能的通孔区；以及
布线信息生成步骤以确定布线图使得将要求抗篡改的信号线只布在外层可能布线区和可能的通孔区内，并且生成表明已确定的布线图的布线信息。
24.一个使计算机进行多层板设计的程序，该程序包括：
获取板信息的板信息获取步骤，该板信息表明(a)层数和(b)地/电源层；
抗篡改信号线指定步骤，该步骤指定要求抗篡改的信号线；
内层布线设定步骤以查询板信息并且将被夹在二个地/电源层之间的层设为可能布线的内层；以及
布线信息生成步骤以确定布线图使得要求抗篡改的信号线只被布在可能布线的内层内，并生成表明已确定布线图的布线信息。
25.一个使计算机进行多层板设计的程序，该程序包括：
获取板信息的板信息获取步骤，该板信息表明(a)要求抗篡改的信号线的布线(b)与该信号线相连接的组件位置；
暴露部分检测步骤以查询板信息并且检测没有被外层上的与信号线相连接组件所覆盖的信号线的部分；以及
布局信息生成步骤以确定布局图使得利用一个或多个还没有被安置的组件去覆盖所探测的部分，并生成表明已确定的布局图的布局信息。
26.一个使计算机进行多层板设计的程序，该程序包括：
获取板信息的板信息获取步骤，该板信息表明(a)层数和(b)信号线的布线；
指定要求抗篡改的信号线的抗篡改信号线指定步骤；
平板层检测步骤以检测二个平板层，这二层将一个在其上布有信号线的层夹在中间；以及
布局信息生成步骤以确定布局图，使得当沿垂直方向从上或下进行观察时，平板层上的箔片将被该平板层夹在中间的信号线布线覆盖，以及生成表明已确定的布局图的布局信息。
27.一个使计算机进行多层板设计的程序，该程序包括：
获取板信息的板信息获取步骤，该板信息表明(a)要求抗篡改的信号线的布线和(b)组件的布局；
暴露部分检测步骤以查询板信息和检测没有被外层上的组件所覆盖的信号线的部分；以及
警告步骤以输出指明由暴露部分检测步骤所检测的部分的警告。
28.一种记录介质，该介质记录一个使计算机进行多层板设计的程序，该程序包括：
获取组件信息的组件信息获取步骤，该组件信息表明(a)电路组件位置、(b)组件尺寸、和(c)组件包括的接线端；
抗篡改信号线指定步骤，该步骤在与接线端连接的信号线中指定要求抗篡改的信号线；
外层布线设定步骤以查询组件信息并且将被电路组件覆盖的外层上的区设为外层可能布线区；
通孔设定步骤以查询组件信息，当沿垂直方向从上或下进行观察时检测一个外层的第一外可能布线区和与第一外层相对的第二外层的另一可能外布线区相重叠的区域，并且将所检测的区域设为可能的通孔区；以及
布线信息生成步骤以确定布线图使得将要求抗篡改的信号线只布在外层可能布线区和可能的通孔区内，并且生成表明所确定的布线图的布线信息。
29.一种记录介质，该介质记录一个使计算机进行多层板设计的程序，该程序包括：
获取板信息的板信息获取步骤，该板信息表明(a)要求抗篡改的信号线的布线(b)与该信号线相连接的组件位置；
暴露部分检测步骤以查询板信息并且检测没有被外层上的与信号线相连接组件所覆盖的信号线的部分；以及
布局信息生成步骤以确定布局图，使得安置一个或多个还没有被安置的组件去覆盖所探测的部分，并生成表明所确定的布局图的布局信息。
CNB021016208A 2001-01-10 2002-01-10 抗篡改多层板及其设计装置和方法 Expired - Fee Related CN1311718C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2179/01 2001-01-10
JP2001002179 2001-01-10

Publications (2)

Publication Number Publication Date
CN1365249A true CN1365249A (zh) 2002-08-21
CN1311718C CN1311718C (zh) 2007-04-18

Family

ID=18870725

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB021016208A Expired - Fee Related CN1311718C (zh) 2001-01-10 2002-01-10 抗篡改多层板及其设计装置和方法

Country Status (3)

Country Link
US (1) US6901343B2 (zh)
CN (1) CN1311718C (zh)
TW (1) TW520622B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1617654B (zh) * 2003-10-09 2011-03-16 松下电器产业株式会社 一种抗干扰的电路板设计及相关的程序和存储媒体
CN102215627A (zh) * 2010-04-08 2011-10-12 旺矽科技股份有限公司 多层电路板
CN101772775B (zh) * 2007-08-02 2013-07-10 Nxp股份有限公司 抗篡改半导体器件以及制造该抗篡改半导体器件的方法
CN105718068A (zh) * 2015-09-10 2016-06-29 深圳市证通电子股份有限公司 加密键盘及电子设备

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4288893B2 (ja) * 2001-09-26 2009-07-01 ソニー株式会社 情報処理装置、プログラムロード方法、記録媒体、プログラム更新方法及び回路素子
DE102008012572A1 (de) * 2008-03-04 2009-09-10 Continental Automotive Gmbh Leiterbahnanordnung zum Kontaktieren elektronischer Bauteile
US20100153274A1 (en) * 2008-12-16 2010-06-17 Palo Alto Research Center Incorporated Method and apparatus for mutual authentication using small payments
US8938627B2 (en) * 2009-07-07 2015-01-20 International Business Machines Corporation Multilayer securing structure and method thereof for the protection of cryptographic keys and code

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4593384A (en) * 1984-12-21 1986-06-03 Ncr Corporation Security device for the secure storage of sensitive data
GB2182467B (en) * 1985-10-30 1989-10-18 Ncr Co Security device for stored sensitive data
US5835781A (en) * 1992-09-18 1998-11-10 Allen Bradley Company, Llc Break-away key for electronic circuitry
US5369299A (en) * 1993-07-22 1994-11-29 National Semiconductor Corporation Tamper resistant integrated circuit structure
JPH07105248A (ja) * 1993-10-04 1995-04-21 Matsushita Electric Ind Co Ltd 配線を考慮した自動配置方法と装置
JPH0964497A (ja) * 1995-08-30 1997-03-07 Oki Electric Ind Co Ltd プリント配線板設計ｃａｄシステム及びそのシステムに用いる部品データの作成装置
US5956415A (en) * 1996-01-26 1999-09-21 Harris Corporation Enhanced security fingerprint sensor package and related methods
JPH09259155A (ja) * 1996-03-21 1997-10-03 Matsushita Electric Ind Co Ltd プリント基板設計装置
JPH09282339A (ja) * 1996-04-09 1997-10-31 Nec Corp 条件付配線禁止領域設定型プリント配線板ｃａｄシステム
US6175161B1 (en) * 1998-05-22 2001-01-16 Alpine Microsystems, Inc. System and method for packaging integrated circuits
US6236727B1 (en) * 1997-06-24 2001-05-22 International Business Machines Corporation Apparatus, method and computer program product for protecting copyright data within a computer system
GB9719118D0 (en) 1997-09-10 1997-11-12 Ncr Int Inc Security feature for printed circuit boards
JPH11145401A (ja) 1997-11-13 1999-05-28 Tokin Corp 集積半導体装置
US6164548A (en) * 1998-02-05 2000-12-26 Safecard Id System, Inc. Methods of creating a tamper resistant informational article
US6215373B1 (en) * 1998-05-19 2001-04-10 Sun Microsystems, Inc. Method for edge termination of parallel conductive planes including estimating the characteristic impedance of the structure
US6175088B1 (en) * 1998-10-05 2001-01-16 Avaya Technology Corp. Multi-layer printed-wiring boards with inner power and ground layers
JP2000227928A (ja) * 1999-02-05 2000-08-15 Mitsubishi Electric Corp プリント基板設計方法
US6289455B1 (en) * 1999-09-02 2001-09-11 Crypotography Research, Inc. Method and apparatus for preventing piracy of digital content
US6421013B1 (en) * 1999-10-04 2002-07-16 Amerasia International Technology, Inc. Tamper-resistant wireless article including an antenna
US7005733B2 (en) * 1999-12-30 2006-02-28 Koemmerling Oliver Anti tamper encapsulation for an integrated circuit
AU2001253818A1 (en) * 2000-02-14 2001-08-20 Christina Alvarez Security module system, apparatus and process
US6593535B2 (en) * 2001-06-26 2003-07-15 Teradyne, Inc. Direct inner layer interconnect for a high speed printed circuit board

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1617654B (zh) * 2003-10-09 2011-03-16 松下电器产业株式会社 一种抗干扰的电路板设计及相关的程序和存储媒体
CN101772775B (zh) * 2007-08-02 2013-07-10 Nxp股份有限公司 抗篡改半导体器件以及制造该抗篡改半导体器件的方法
CN102215627A (zh) * 2010-04-08 2011-10-12 旺矽科技股份有限公司 多层电路板
CN102215627B (zh) * 2010-04-08 2013-02-27 旺矽科技股份有限公司 多层电路板
CN105718068A (zh) * 2015-09-10 2016-06-29 深圳市证通电子股份有限公司 加密键盘及电子设备

Also Published As

Publication number Publication date
CN1311718C (zh) 2007-04-18
US20030033108A1 (en) 2003-02-13
US6901343B2 (en) 2005-05-31
TW520622B (en) 2003-02-11

Similar Documents

Publication Publication Date Title
CN100346254C (zh) 内容分享系统、内容再现、记录设备及组管理服务器
CN1132358C (zh) 信息信号记录/重放系统和信息信号记录/重放技术
CN1324484C (zh) 可复原只容许唯一存在的专用数据的数据记录装置
CN1291350C (zh) 嵌入许可的机器标识的内容的分配系统
CN1324487C (zh) 数据存储设备
CN1114913C (zh) 数据拷贝系统、数据拷贝设备及数据拷贝方法
CN101065923A (zh) 加密内容再生装置、加密内容再生方法、程序及存放该程序的记录介质
CN1545661A (zh) 信息处理装置和方法、信息处理系统、记录介质和程序
CN1496628A (zh) 内容分配系统
CN1471005A (zh) 信息内容管理系统
CN1930625A (zh) 内容播放设备
CN1423871A (zh) 数据分配系统及其采用的记录介质
CN1263331A (zh) 处理数字产品内容的产品保护系统
CN1735939A (zh) 内容发布系统、记录设备和方法、重放设备和方法及程序
CN1393783A (zh) 具有数字权利管理系统的计算设备中的安全视频卡
CN1692599A (zh) 信号处理系统、记录方法、程序、记录介质、再现装置和信息处理装置
CN1940981A (zh) 电子标书的制作装置和方法、应用系统和方法
CN1479921A (zh) 计算机程序复制管理系统
CN1839609A (zh) 内容再现系统
CN1416074A (zh) 认证系统及认证方法
CN1610917A (zh) 许可管理装置、许可管理方法和计算机程序
CN1855112A (zh) 内容信息提供服务器、系统和方法及内容再现设备和方法
CN1908993A (zh) 价值信息转移系统和价值信息转移方法
CN1311718C (zh) 抗篡改多层板及其设计装置和方法
CN101079940A (zh) 多功能外设和包括多个多功能外设的信息获取系统

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20070418

Termination date: 20140110