CN102214613A - 三维封装方法 - Google Patents

三维封装方法 Download PDF

Info

Publication number
CN102214613A
CN102214613A CN2011101239088A CN201110123908A CN102214613A CN 102214613 A CN102214613 A CN 102214613A CN 2011101239088 A CN2011101239088 A CN 2011101239088A CN 201110123908 A CN201110123908 A CN 201110123908A CN 102214613 A CN102214613 A CN 102214613A
Authority
CN
China
Prior art keywords
substrate
ion
layer
lamination
dimension packaging
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2011101239088A
Other languages
English (en)
Inventor
张峰
曹共柏
魏星
王文宇
王曦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Simgui Technology Co Ltd
Original Assignee
Shanghai Simgui Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Simgui Technology Co Ltd filed Critical Shanghai Simgui Technology Co Ltd
Priority to CN2011101239088A priority Critical patent/CN102214613A/zh
Publication of CN102214613A publication Critical patent/CN102214613A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Pressure Welding/Diffusion-Bonding (AREA)

Abstract

一种三维封装的方法，包括下列步骤：提供一个表面已经制作器件的初始衬底；提供N个叠层衬底，所述叠层衬底包括器件层和位于器件层下方的离子富集层；将初始衬底与一个叠层衬底进行贴合；腐蚀叠层衬底并停止于离子富集层的位置；在叠层衬底中形成器件的电学引线；重复上述步骤，将N个叠层衬底依次键合，形成具有N+1个器件层的三维封装结构；所述N为大于1的整数。

Description

三维封装方法
技术领域
本发明是关于一种制备绝缘体上硅材料的方法，特别涉及一种三维封装方法。
背景技术
为了实现集成电路芯片的三维集成，需要将已经做好电路的硅片或芯片重叠，而重叠的芯片之间又需要保证良好的电信号通路，实现途径就是硅通孔（TSV）技术。现有技术通常是采用体硅片，器件做好后直接减薄到100um左右厚度，此工艺受到硅片减薄技术限制，不能做很薄的硅片，从而难以实现通孔工艺。而一种改进的做法是是用昂贵的SOI片，顶层硅作为器件层，衬底层作为牺牲层，这种做法的工艺成本高，导致产品价格昂贵，不易推广。
申请号为200710173095.7的中国专利申请揭露了一种三维封装方法，采用对剥离层的衬底剥离工艺代替传统的腐蚀或者研磨工艺，可以降低被减薄的衬底的厚度，而且可以提高表面的平整度。但是该方法要在已经形成器件的衬底中通过离子注入的手段形成剥离层，离子注入难免会对已经形成的器件层产生影响，并且这种工艺也无法避免采用昂贵的SOI衬底。
发明内容
本发明所要解决的技术问题是，提供一种三维封装方法，能够简化三维封装工艺，并尽量与体硅的现有工艺兼容。
为了解决上述问题，本发明提供了一种三维封装的方法，包括下列步骤：提供一个表面已经制作器件的初始衬底；提供N个叠层衬底，所述叠层衬底包括器件层和位于器件层下方的离子富集层；将初始衬底与一个叠层衬底进行贴合；腐蚀叠层衬底并停止于离子富集层的位置；在叠层衬底中形成器件的电学引线；重复上述步骤，将N个叠层衬底依次键合，形成具有N+1个器件层的三维封装结构；所述N为大于1的整数。
作为可选的技术方案，所述初始衬底为单晶硅衬底或者绝缘体上的硅衬底。
作为可选的技术方案，所述离子富集层中的富集离子是氮离子、氧离子或者两者混合。
作为可选的技术方案，采用如下方法制备离子富集层：将剂量小于1×1017/cm2离子注入至叠层衬底中；退火，温度为600℃至1400℃，退火时间3小时至20小时，使注入的离子聚集成离子富集层。
本发明的优点在于，通过引入离子富集层，利用低剂量的离子注入（相对于注入SIMOX SOI工艺等常规的注入形成介质层工艺而言），从而注入成本很低，且低注入剂量使器件层的晶体质量不会受到显著影响。在后续的退火步中，通过调节注入剂量、能量，或优化退火温度，可以实现注入介质层的电、热导体性能与体硅相当，从而整个衬底与体衬底的电、热性能完全一样。可以将体衬底（例如体硅）上实现的芯片工艺复制过来，而不需要为该衬底单独设计工艺（如需要为SOI硅片单独设计不同于体硅片的工艺）。由于通过调节离子富集层的形成工艺能够使其不影响后续器件工艺，故可以在器件形成之前首先对衬底进行处理以形成离子富集层，故该方法能够很容易地集成到芯片制造工艺中。
附图说明
附图1所示是本发明的具体实施方式所述方法的实施步骤示意图。
附图2A至附图2E以及附图3所示是本发明的具体实施方式所述方法的工艺示意图。
具体实施方式
接下来结合附图详细介绍本发明所述一种三维封装方法的具体实施方式。
附图1所示是本具体实施方式所述方法的实施步骤示意图，包括：步骤S10，提供一个表面已经制作器件的初始衬底；步骤S11，提供N个叠层衬底，所述叠层衬底包括器件层和位于器件层下方的离子富集层；步骤S12，将初始衬底与一个叠层衬底进行贴合；步骤S13，腐蚀叠层衬底并停止于离子富集层的位置；步骤S14，对腐蚀后的表面进行抛光处理；步骤S15，在叠层衬底中形成器件的电学引线；步骤S16，抛光形成电学引线后的表面，形成具有两个器件层的三维封装结构。重复上述步骤，将N个叠层衬底依次键合，形成具有N+1个器件层的三维封装结构。
附图2A至附图2E以及附图3所示是本具体实施方式所述方法的工艺示意图。
附图2A所示，参考步骤S10，提供一个表面已经制作器件的初始衬底200。所述初始衬底200的材料是单晶硅，也可以是绝缘体上的硅或者应力硅等其他衬底。所述器件是由若干个金属-氧化物-半导体场效应晶体管（MOSFETs）以及电容、电阻等其他器件通过合金层互联形成的集成电路，也可以是其他集成电路领域内常见的半导体器件，例如双极器件或者功率器件等。
附图2B所示，参考步骤S11，提供N个叠层衬底，所述叠层衬底包括器件层和位于器件层下方的离子富集层。所述N为大于1的整数，本具体实施方式以两个叠层衬底为例进行叙述。附图2B所示是其中的第一叠层衬底210，包括第一器件层211以及第一离子富集层212。并且第一器件层211中已经制作了器件。
第一离子富集层212是指在第一叠层衬底210中形成富含有其他元素的层，其作用是在后续的腐蚀工艺中作为停止层。由于腐蚀工艺的本质是利用腐蚀液对被腐蚀表面原子间化学键的破坏来实现去除被腐蚀物质的，而引入了其他离子的第一离子富集层212会使此处的表面化学键状态发生改变，通过选择合适的腐蚀液既能够实现腐蚀停止。例如采用KOH腐蚀液腐蚀单晶硅衬底能够在富氧或者富氮的区域发生腐蚀停止。本实施方式中，所述离子富集层中的富集离子是氮离子、氧离子或者两者混合。
本具体实施方式采用如下方法制备离子富集层：将剂量小于1×1017/cm2离子注入至叠层衬底中；退火，温度为600℃至1400℃，退火时间3小时至20小时，使注入的离子聚集成离子富集层。
此步骤中，由于离子注入剂量很低（相对于注入SIMOX SOI工艺等常规的注入形成介质层工艺而言），从而注入成本很低，且低注入剂量使器件层的晶体质量不会受到显著影响。在后续的退火步中，通过调节注入剂量、能量，或优化退火温度，可以实现注入介质层的电、热导体性能与体硅相当，从而整个衬底与体衬底的电、热性能完全一样。可以将体衬底（例如体硅）上实现的芯片工艺复制过来，而不需要为该衬底单独设计工艺（如需要为SOI硅片单独设计不同于体硅片的工艺）。由于通过调节离子富集层的形成工艺能够使其不影响后续器件工艺，故可以在器件形成之前首先对衬底进行处理以形成离子富集层，故该方法能够很容易地集成到芯片制造工艺中。
在上述步骤实施完毕后，还可以选择在第一器件层211上外延一层目标厚度的外延层（未图示），代替现有的第一器件层211作为新的器件层。
附图2C所示，参考步骤S12，将初始衬底200与第一叠层衬底210进行贴合。这里所述的贴合可以是采用键合的手段。鉴于封装阶段对衬底之间的牢度以及工艺洁净度的要求不高，因此也可以通过焊料等粘合剂将两者贴合在一起。
附图2D所示，参考步骤S13，腐蚀第一叠层衬底210并停止于第一离子富集层212的位置。由于腐蚀工艺的本质是利用腐蚀液对被腐蚀表面原子间化学键的破坏来实现去除被腐蚀物质的，而引入了其他离子的第一离子富集层212会使此处的表面化学键状态发生改变，故在选择了合适的腐蚀液情况下，能够停止于第一离子富集层212。例如采用KOH腐蚀液腐蚀单晶硅衬底能够在富氧或者富氮的区域发生腐蚀停止。
参考步骤S14，对腐蚀后的表面进行抛光处理。此步骤为可选步骤，抛光的目的在于能够使后续其他叠层衬底能够采用键合的手段贴合至此表面。如果后续采用粘合剂进行贴合等方法，此抛光步骤也可以忽略。
附图2E所示，参考步骤S15，在第一叠层衬底210中形成器件的电学引线213。该步骤是将第一器件层211中需要同其他器件建立电学连接的部分通过电学引线213连接至腐蚀后的表面，以便按照预定的设计同后续贴合的器件形成电学连接。制作引线前需要预先形成通孔，所述通孔可以预先在步骤S12之前形成贯穿第一器件层211和第一离子富集层212的通孔，也可以在本步骤中在第一器件层211对应的位置形成。附图2E中所表示的电学引线213的形成位置仅用于示意电学引线213应当穿透第一器件层211以及第一离子富集层212，为了能够简洁的表示出电学引线213，导致附图2E中的电学引线213与已经成的器件产生了交叠，但这并不表示实际工艺中电学引线213与已形成的器件之间的相对关系。实际工艺中电学引线213应当形成在与器件的焊盘（PAD）所对应的位置。
参考步骤S16，抛光形成电学引线后的表面，形成具有两个器件层的三维封装结构。该步骤为可选步骤。抛光的目的在于能够使后续其他叠层衬底能够采用键合的手段贴合至此表面。如果后续采用粘合剂进行贴合等方法，此抛光步骤也可以忽略。
在上述步骤实施完毕后，再将另一个与第一叠层衬底210结构相同的包含有第二器件衬底221与第二离子富集层222的叠层衬底继续采用与步骤S12至S15相同的方法实施贴合，贴合后形成的结构如附图3所示。
综上所述，虽然本发明已用较佳实施例揭露如上，然其并非用以限定本发明，本发明所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作各种的更动与润饰，因此本发明的保护范围当视权利要求书所申请的专利范围所界定者为准。

Claims (4)

1.一种三维封装的方法，其特征在于，包括下列步骤：
提供一个表面已经制作器件的初始衬底；
提供N个叠层衬底，所述叠层衬底包括器件层和位于器件层下方的离子富集层；
将初始衬底与一个叠层衬底进行贴合；
腐蚀叠层衬底并停止于离子富集层的位置；
在叠层衬底中形成器件的电学引线；
重复上述步骤，将N个叠层衬底依次键合，形成具有N+1个器件层的三维封装结构；
所述N为大于1的整数。
2.根据权利要求1所述的三维封装的方法，其特征在于，所述初始衬底为单晶硅衬底或者绝缘体上的硅衬底。
3.根据权利要求1所述的三维封装的方法，其特征在于，所述离子富集层中的富集离子是氮离子、氧离子或者两者混合。
4.根据权利要求1所述的三维封装的方法，其特征在于，采用如下方法制备离子富集层：
将剂量小于1×1017/cm2离子注入至叠层衬底中；
退火，温度为600℃至1400℃，退火时间3小时至20小时，使注入的离子聚集成离子富集层。
CN2011101239088A 2011-05-13 2011-05-13 三维封装方法 Pending CN102214613A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2011101239088A CN102214613A (zh) 2011-05-13 2011-05-13 三维封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2011101239088A CN102214613A (zh) 2011-05-13 2011-05-13 三维封装方法

Publications (1)

Publication Number Publication Date
CN102214613A true CN102214613A (zh) 2011-10-12

Family

ID=44745867

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011101239088A Pending CN102214613A (zh) 2011-05-13 2011-05-13 三维封装方法

Country Status (1)

Country Link
CN (1) CN102214613A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103579103A (zh) * 2013-11-22 2014-02-12 上海新傲科技股份有限公司 三维叠层封装方法以及影像传感器的制作方法
CN104347364A (zh) * 2014-09-23 2015-02-11 武汉新芯集成电路制造有限公司 三维堆叠器件的制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6355501B1 (en) * 2000-09-21 2002-03-12 International Business Machines Corporation Three-dimensional chip stacking assembly
CN101232026A (zh) * 2007-12-28 2008-07-30 上海新傲科技有限公司 半导体衬底、制备技术及在先进三维电子封装中的应用
CN101887864A (zh) * 2007-12-26 2010-11-17 上海新傲科技股份有限公司 三维封装方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6355501B1 (en) * 2000-09-21 2002-03-12 International Business Machines Corporation Three-dimensional chip stacking assembly
CN101887864A (zh) * 2007-12-26 2010-11-17 上海新傲科技股份有限公司 三维封装方法
CN101232026A (zh) * 2007-12-28 2008-07-30 上海新傲科技有限公司 半导体衬底、制备技术及在先进三维电子封装中的应用

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103579103A (zh) * 2013-11-22 2014-02-12 上海新傲科技股份有限公司 三维叠层封装方法以及影像传感器的制作方法
CN104347364A (zh) * 2014-09-23 2015-02-11 武汉新芯集成电路制造有限公司 三维堆叠器件的制备方法

Similar Documents

Publication Publication Date Title
CN101882624B (zh) 在绝缘衬底上形成有高Ge应变层的结构及形成方法
US20130001735A1 (en) Thermally conductive substrate for galvanic isolation
CN207233730U (zh) 电子装置
CN105655314B (zh) 半导体封装体
CN105280625A (zh) 半导体装置和电子设备
CN106024654A (zh) 半导体装置
JPWO2015136821A1 (ja) 積層半導体集積回路装置
CN105140143B (zh) 一种晶圆键合工艺
CN109003907A (zh) 封装方法
CN105185719A (zh) 一种锁扣式混合键合方法
CN103579103A (zh) 三维叠层封装方法以及影像传感器的制作方法
CN104241267B (zh) 一种集成电路及其制造方法
CN102214613A (zh) 三维封装方法
CN102738060B (zh) 一种goi晶片结构的制备方法
CN104241281B (zh) 一种集成电路及其制造方法
CN104979226A (zh) 一种铜的混合键合方法
US20120228713A1 (en) Three-dimensional complementary metal oxide semiconductor device
JP2009260226A (ja) 半導体装置の製造方法
WO2008139684A1 (ja) Ｓｏｉ基板の製造方法及びｓｏｉ基板
CN106206497B (zh) 功率半导体模块及其制造方法
CN103441074B (zh) 一种制造集成有二极管的igbt器件的方法
CN206595257U (zh) 一种双面散热功率模块
US20090072371A1 (en) Methods And Articles Incorporating Local Stress For Performance Improvement Of Strained Semiconductor Devices
CN106206395A (zh) 改善igbt背面应力的方法
CN105448971B (zh) 一种半导体器件及其制作方法和电子装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20111012