CN102214083A - 余数系统的后向转换方法和装置 - Google Patents

Abstract

本发明公开了一种余数系统的后向转换方法及装置，是基于基为{2ⁿ，2ⁿ-1，2^n-1-1}的余数系统的后向转换方法及装置，将RNS数转换为二进制整数。本发明公开的基为{2ⁿ，2ⁿ-1，2^n-1-1}的R2B转换系统包括模减法器模块、数据预处理模块、MODULE_Y计算模块、二进制减法器模块和并位运算模块。本发明在不增加关键路劲时延的同时，减小了实现结构的硬件复杂度，从而降低了功耗。

Description

余数系统的后向转换方法和装置

技术领域

本发明属于信号处理领域，具体地说，涉及用于通信及信号处理中的基于余数系统(RNS)的后向转换——RNS整数到二进制整数的实现方法和转换电路的实现结构。

背景技术

在基于余数系统的信号处理方法，如傅里叶变换、FIR滤波器、矩阵求逆等中，后向转换作为从余数空间到二进制空间转换的必经一步，扮演着极其重要的作用，因为它不仅影响所在系统的速度，还对整个系统的硬件复杂度有很大影响。因此，高速、低复杂度的后向转换结构对余数系统的应用起着积极的作用。

发明内容

本发明的任务是提供一种基于基为{2ⁿ，2^n-1，2^n-1-1}的余数系统的信号处理方法及系统。

本发明的技术方案如下：

一种余数系统的后向转换方法，是基于基为{2ⁿ，2ⁿ-1，2^n-1-1}的后向转换方法，其特征在于包含如下步骤：

a)对输入的三路二进制数据x₁，x₂和x₃分别做循环移位、取反或者补零

做预处理，得到中间变量T1、T2、t3、T4、T5、T5_1，

$T1={\left|2^{n-2}{x}_3\right|}_{2^{n-1}-1}=x_{\mathrm{3,0}}{x}_{3,n-2}...x_{\mathrm{3,1}}---\left(13\right)$

T2＝|2^n-2(x_1，n-2…x_1，0)|＝x_1，0x_1，n-2…x_1，1    (14)

$T3{\left|2^{2n-3}{x}_{1,n-1}\right|}_{2^{n-1}-1}=x_{1,n-1}{<0>}^{n-2}---\left(15\right)$

$T4={|-x_{2,n-2}...x_{\mathrm{2,0}}|}_{2^{n-1}-1}=\stackrel{\&OverBar;}{x_{2,n-2}}...\stackrel{\&OverBar;}{x_{\mathrm{2,0}}}---\left(16\right)$

$T5={|-2^{n-1}{x}_{2,n-1}|}_{2^{n-1}-1}={<1>}^{n-2}\stackrel{\&OverBar;}{x_{2,n-1}}---\left(17\right)$

$T5\_1={|-2^{n-1}{x}_{2,n-1}-1|}_{2^{n-1}-1}={<1>}^{n-3}\stackrel{\&OverBar;}{x_{2,n-1}}{x}_{2,n-1}---\left(18\right)$

b)用模2ⁿ-1减法器模块SUB1对两个余数系统整数进行减法运算，该模减法器采用端回进位的方式，对两个比特的数进行模减法运算，得到两个输出结果，一个是模减法的结果，一个是端回进位位，端回进位作为控制信号，用于后续步骤中的控制信号；

c)对预处理后的数据T1、T2、T3、T4、T5、T5_1和模2ⁿ-1减法器的端回进位进行运算，得到中间的运算结果，其运输过程为：T1、T2、T4经过级联的(n-1)比特的端回进位CSA后输出结果与T3输入下一个级联的(n-1)比特的端回进位CSA，而后再与一个(n-1)比特的2选1的选择器的输出结果共同输入第三个级联的(n-1)比特的端回进位CSA，最后，用一个模2^n-1-1加法器来处理第三个CSA的输出，得到输出结果Y，其中(n-1)比特的2选1的选择器为，当ctr＝1时，输出T5；当ctr＝0时，输出T5_1；

d)对c步骤中的输出结果Y和b步骤中的模减法的结果进行并位运算，输出结果；

e)将c步骤中的输出结果Y与d步骤的输出结果输入二进制减法器模块SUB2，计算最终输出结果的高2n-1比特；

f)将输入信号中的x₁与e步骤的输出结果进行并位运算，得到最终的输出结果。

一种余数系统的后向转换装置，其特征在于，该装置包含以下模块：输入的三路二进制数据x₁，x₂和x₃的信号输入端；对输入的x₁，x₂和x₃做循环移位、取反或者补零等预处理操作的数据预处理模块COMPUTE_T，输出中间变量T1、T2、T3、T4、T5、T5_1，其中：

$T1={\left|2^{n-2}{x}_3\right|}_{2^{n-1}-1}=x_{\mathrm{3,0}}{x}_{3,n-2}...x_{\mathrm{3,1}}---\left(19\right)$

T2＝|2^n-2(x_1，n2…x_1，0)|＝x_1，0x_1，n-2…x_1，1    (20)

$T3{\left|2^{2n-3}{x}_{1,n-1}\right|}_{2^{n-1}-1}=x_{1,n-1}{<0>}^{n-2}---\left(21\right)$

$T4={|-x_{2,n-2}...x_{\mathrm{2,0}}|}_{2^{n-1}-1}=\stackrel{\&OverBar;}{x_{2,n-2}}...\stackrel{\&OverBar;}{x_{\mathrm{2,0}}}---\left(22\right)$

$T5={|-2^{n-1}{x}_{2,n-1}|}_{2^{n-1}-1}={<1>}^{n-2}\stackrel{\&OverBar;}{x_{2,n-1}}---\left(23\right)$

$T5\_1={|-2^{n-1}{x}_{2,n-1}-1|}_{2^{n-1}-1}={<1>}^{n-3}\stackrel{\&OverBar;}{x_{2,n-1}}{x}_{2,n-1}---\left(24\right);$

模2ⁿ-1减法器模块SUB1，对x₁，x₂进行减法运算，该模减法器采用端回进位的方式，对两个比特的数进行模减法运算，得到两个输出结果，一个是模减法的结果，一个是端回进位，端回进位作为控制信号，用于后续步骤中的控制信号；

MODULE_Y计算模块，该模块对预处理后的数据T1、T2、T3、T4、T5、T5_1和模2ⁿ-1减法器的端回进位进行运算，得到中间的运算结果，其运输过程为：T1、T2、T4经过级联的(n-1)比特的端回进位CSA后输出结果与T3输入下一个级联的(n-1)比特的端回进位CSA，而后再与一个(n-1)比特的2选1的选择器的输出结果共同输入第三个级联的(n-1)比特的端回进位CSA，最后，用一个模2^n-1-1加法器来处理第三个CSA的输出，得到输出结果Y，其中(n-1)比特的2选1的选择器为，当ctr＝1时，输出T5；当ctr＝0时，输出T5_1；

并位模块1，MODULE_Y计算模块的输出结果Y和模2ⁿ-1减法器模块SUB1的模减法的结果进行并位运算，输出结果；

并位模块的输出结果与MODULE_Y计算模块的输出结果Y输入二进制减法器模块SUB2，计算最终输出结果的高2n-1比特；

并位模块2，将输入信号中的x₁与e步骤的输出结果进行并位运算，得到最终的输出结果。

本发明余数系统的信号处理方法和系统具有高速、低复杂度，功耗较低的优点，并且在不增加关键路劲时延的同时，减小了实现结构的硬件复杂度，从而降低了功耗。

附图说明

图1是基为{2ⁿ，2ⁿ-1，2^n-1-1}的余数系统的后向转换实现结构视图。

图2是模2ⁿ-1减法器实现结构所需的基本模块视图。

图3是7比特的前缀运算模块视图。

图4是模2ⁿ-1减法器视图。

图5是MODULE_Y计算模块视图。

具体实施例

图1示出了基为{2ⁿ，2ⁿ-1，2^n-1-1}的余数系统的后向转换实现结构。它由模2ⁿ-1减法器、数据预处理模块COMPUTE_T、MODULE_Y计算模块、二进制减法器模块SUB2和并位运算模块等构成。其中模2ⁿ-1减法器和MODULE_Y计算模块会在下面做进一步的详细描述。二进制减法器模块SUB2可由普通的2n-1比特二进制加法器实现。并位运算模块，进行简单的数据拼接操作，不需要额外的逻辑来实现，得到最终的后向转换输出结果。数据预处理模块COMPUTE_T模块主要是对输入的三路数据x₁，x₂和x₃做一些简单的循环移位、取反或者补零等操作，从而得到中间变量T1、T2、T3、T4、T5、T5_1，如式(1)——(5)所示：

$T1={\left|2^{n-2}{x}_3\right|}_{2^{n-1}-1}=x_{\mathrm{3,0}}{x}_{3,n-2}...x_{\mathrm{3,1}}---\left(25\right)$

T2＝|2^n-2(x_1，n-2…x_1，0)|＝x_1，0x_1，n-2…x_1，1    (26)

$T3{\left|2^{2n-3}{x}_{1,n-1}\right|}_{2^{n-1}-1}=x_{1,n-1}{<0>}^{n-2}---\left(27\right)$

$T4={|-x_{2,n-2}...x_{\mathrm{2,0}}|}_{2^{n-1}-1}=\stackrel{\&OverBar;}{x_{2,n-2}}...\stackrel{\&OverBar;}{x_{\mathrm{2,0}}}---\left(28\right)$

$T5={|-2^{n-1}{x}_{2,n-1}|}_{2^{n-1}-1}={<1>}^{n-2}\stackrel{\&OverBar;}{x_{2,n-1}}---\left(29\right)$

$T5\_1={|-2^{n-1}{x}_{2,n-1}-1|}_{2^{n-1}-1}={<1>}^{n-3}\stackrel{\&OverBar;}{x_{2,n-1}}{x}_{2,n-1}---\left(30\right)$

图2示出了模2ⁿ-1减法器实现结构所需的基本模块。201实现式(7)的操作：

$\left\{\begin{array}{c}{g}_i=a_i{b}_i\\ p_i=a_i\&CirclePlus;b_i\end{array}\right.---\left(31\right)$

其中g_i为a_i和b_i相与的结果，为a_i和b_i的进位产生信息；p_i为a_i和b_i做异或的结果，为a_i和b_i的进位传播信息。202实现式(8)的操作：

$\left\{\begin{array}{c}{g}_i^{\&prime;}=g_{i+1}+p_{i+1}{g}_i\\ p_i^{\&prime;}=p_{i+1}{p}_i.\end{array}\right.---\left(32\right)$

203实现式(9)的操作：

c_i＝g_i-1+p_i-1c_out    (33)

204实现式(10)的操作：

$s_i=p_i\&CirclePlus;c_i---\left(34\right)$

其中s_i(i＝0，1，…，n-1)为最后的输出信息。

图3示出了7比特的前缀运算模块。301为Buffer，只用来缓存数据，不进行其它操作。302即为202，实现式(8)的操作。

图4示出了模2ⁿ-1减法器模块。用该模块来实现

操作，并产生控制信号ctr，当x₂≥x₁时ctr＝1；当x₂＜x₁时ctr＝0。令x₂＝a＝a_n-1…a₁a₀，x₁＝b＝b_n-1…b₁b₀，其中a为被减数，b为减数，

为b_i的反码。数据到达401之前，先对减数做取反的操作。402是普通的前缀运算结构，用产生和传播进位信息，其实现结构与图3的前缀运算模块类似，只是随着n的变化而对左边的结构做适当地改变。403是一个或门，对前缀运算的最后一个进位产生和传播信息做或运算，得到的结果就是端回进位位，作为MODULE_Y计算模块的控制信号。404和405分别对应图2的203和204模块，作用分别是对进位信息进行修正和产生最终的输出。

图5示出了MODULE_Y计算模块。6个输入分别来自数据预处理模块COMPUTE_T和模2ⁿ-1减法器的端回进位位ctr。501(1)——502(3)为三个级联的(n-1)比特的端回进位CSA。502为一个(n-1)比特的2选1的选择器，当ctr＝1时，输出T5；当ctr＝0时，输出T5_1。

最后，本说明书中公开的所有特征，或公开的所有方法或过程中的步骤，除了互相排斥的特征和/或步骤以外，均可以以任何方式组合。

本说明书(包括任何附加权利要求、摘要和附图)中公开的任一特征，除非特别叙述，均可被其他等效或具有类似目的的替代特征加以替换。即，除非特别叙述，每个特征只是一系列等效或类似特征中的一个例子而已。

本发明并不局限于前述的具体实施方式。本发明扩展到任何在本说明书中披露的新特征或任何新的组合，以及披露的任一新的方法或过程的步骤或任何新的组合。

Claims (2)

1.余数系统的后向转换方法，是基于基为{2ⁿ，2ⁿ-1，2^n-1-1}的余数系统的后向转换方法，其特征在于包含如下步骤：

a)对输入的三路二进制数据x₁，x₂和x₃做循环移位、取反或者补零等预处理，得到中间变量T1、T2、T3、T4、T5、T5_1，

$T1={\left|2^{n-2}{x}_3\right|}_{2^{n-1}-1}=x_{\mathrm{3,0}}{x}_{3,n-2}...x_{\mathrm{3,1}}---\left(1\right)$

T2＝|2^n-2(x_1，n-2…x_1，0)|＝x_1，0x_1，n-2…x_1，1    (2)

$T3{\left|2^{2n-3}{x}_{1,n-1}\right|}_{2^{n-1}-1}=x_{1,n-1}{<0>}^{n-2}---\left(3\right)$

$T4={|-x_{2,n-2}...x_{\mathrm{2,0}}|}_{2^{n-1}-1}=\stackrel{\&OverBar;}{x_{2,n-2}}...\stackrel{\&OverBar;}{x_{\mathrm{2,0}}}---\left(4\right)$

$T5={|-2^{n-1}{x}_{2,n-1}|}_{2^{n-1}-1}={<1>}^{n-2}\stackrel{\&OverBar;}{x_{2,n-1}}---\left(17\right)$

$T5\_1={|-2^{n-1}{x}_{2,n-1}-1|}_{2^{n-1}-1}={<1>}^{n-3}\stackrel{\&OverBar;}{x_{2,n-1}}{x}_{2,n-1}---\left(6\right)$

b)用模2ⁿ-1减法器模块SUB1对两个余数系统整数进行减法运算，该模减法器采用端回进位的方式，对两个n比特的数进行模减法运算，得到两个输出结果，一个是模减法的结果，一个是端回进位，端回进位作为控制信号，用于后续步骤中的控制信号；

c)对预处理后的数据T1、T2、T3、T4、T5、T51和模2ⁿ-1减法器的端回进位进行运算，得到中间的运算结果，其运算过程为：T1、T2、T4经过级联的(n-1)比特的端回进位CSA后输出结果与T3输入下一个级联的(n-1)比特的端回进位CSA，而后再与一个(n-1)比特的2选1的选择器的输出结果共同输入第三个级联的(n-1)比特的端回进位CSA，最后，用一个模2^n-1-1加法器来处理第三个CSA的输出，得到输出结果Y，其中(n-1)比特的2选1的选择器为，当ctr＝1时，输出T5；当ctr＝0时，输出T5_1；

d)对c步骤中的输出结果Y和b步骤中的模减法的结果进行并位运算，输出结果；

e)将c步骤中的输出结果Y与d步骤的输出结果输入二进制减法器模块SUB2，计算最终输出结果的高2n-1比特；

f)将输入信号中的x₁与e步骤的输出结果进行并位运算，得到最终的输出结果。

2.一种实施权利要求1所述方法的装置，其特征在于，该装置包含以下模块：输入的三路二进制数据x₁，x₂和x₃的信号输入端；对输入的x₁，x₂和x₃分别做循环移位、取反或者补零做预处理的数据预处理模块COMPUTE_T，输出中间变量T1、T2、T3、T4、T5、T5_1，其中：

$T1={\left|2^{n-2}{x}_3\right|}_{2^{n-1}-1}=x_{\mathrm{3,0}}{x}_{3,n-2}...x_{\mathrm{3,1}}---\left(7\right)$

T2＝|2^n-2(x_1，n-2…x_1，0)|＝x_1，0x_1，n-2…x_1，1    (8)

$T3{\left|2^{2n-3}{x}_{1,n-1}\right|}_{2^{n-1}-1}=x_{1,n-1}{<0>}^{n-2}---\left(9\right)$

$T4={|-x_{2,n-2}...x_{\mathrm{2,0}}|}_{2^{n-1}-1}=\stackrel{\&OverBar;}{x_{2,n-2}}...\stackrel{\&OverBar;}{x_{\mathrm{2,0}}}---\left(10\right)$

$T5={|-2^{n-1}{x}_{2,n-1}|}_{2^{n-1}-1}={<1>}^{n-2}\stackrel{\&OverBar;}{x_{2,n-1}}---\left(11\right)$

$T5\_1={|-2^{n-1}{x}_{2,n-1}-1|}_{2^{n-1}-1}={<1>}^{n-3}\stackrel{\&OverBar;}{x_{2,n-1}}{x}_{2,n-1}---\left(12\right);$

模2ⁿ-1减法器模块SUB1，对x₁，x₂进行减法运算，该模减法器采用端回进位的方式，对两个比特的数进行模减法运算，得到两个输出结果，一个是模减法的结果，一个是端回进位，端回进位作为控制信号，用于后续步骤中的控制信号；

MODULE_Y计算模块，该模块对预处理后的数据T1、T2、T3、T4、T5、T5_1和模2ⁿ-1减法器的端回进位进行运算，得到中间的运算结果，其运输过程为：T1、T2、T4经过级联的(n-1)比特的端回进位CSA后输出结果与T3输入到下一个级(n-1)比特的端回进位CSA，而后再与一个(n-1)比特的2选1的选择器的输出结果共同输入第三个级联的(n-1)比特的端回进位CSA，最后，用一个模2^n-1-1加法器来处理第三个CSA的输出，得到输出结果Y，其中(n-1)比特的2选1的选择器为，当ctr＝1时，输出T5；当ctr＝0时，输出T5_1；

并位模块1，MODULE_Y计算模块的输出结果Y和模2ⁿ-1减法器模块SUB1的模减法的结果进行并位运算，输出结果；

并位模块的输出结果与MODULE_Y计算模块的输出结果Y输入二进制减法器模块SUB2，计算最终输出结果的高2n-1比特；

并位模块2，将输入信号中的x1与e步骤的输出结果进行并位运算，得到最终的输出结果。

Images