CN102204185B - 多核路由器 - Google Patents
多核路由器 Download PDFInfo
- Publication number
- CN102204185B CN102204185B CN201180000569.2A CN201180000569A CN102204185B CN 102204185 B CN102204185 B CN 102204185B CN 201180000569 A CN201180000569 A CN 201180000569A CN 102204185 B CN102204185 B CN 102204185B
- Authority
- CN
- China
- Prior art keywords
- interface board
- multinuclear
- router
- web plate
- pcie
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000005540 biological transmission Effects 0.000 claims abstract description 7
- 238000004891 communication Methods 0.000 claims description 9
- 238000000034 method Methods 0.000 claims description 2
- 238000012546 transfer Methods 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 3
- 238000012545 processing Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000004321 preservation Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L45/00—Routing or path finding of packets in data switching networks
- H04L45/60—Router architectures
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Power Sources (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Bus Control (AREA)
Abstract
本发明实施例公开了多核路由器，本发明实施例的多核路由器内部总线是基于PCIE的总线，所述PCIE总线将多核路由器内部的主控板与背板连接；多核路由器内部还包含网板与至少一个接口板，网板及接口板分别采用PCIE连接方式与背板连接，实现数据的传输；主控板上包含多核中央处理器CPU，多核CPU分别控制所述网板及接口板。能够有效的节约硬件资源，减少功耗。
Description
技术领域
本发明实施例涉及通信领域，尤其涉及多核路由器。
背景技术
现有的分布式路由器包括主控板、背板、接口板及网板，主控板是多个功能模块的集合体，对整个路由器的管理，通过主控板上的以太网交换芯片，可实现和接口板以及网板之间的互相通信。在现有技术中，每个接口板和网板都有单独的中央处理器(CPU，Central Processing Unit)，且CPU还与bootrom芯片及flash芯片连接，其中，bootrom芯片用于CPU的启动，flash芯片用于相关配置数据的保存，接口板在启动时，会初始化以太网通讯控制器，通过背板发送报文到主控板，完成本接口板在主控板的注册，从而实现和主控板的通信及相关配置数据的下载。
发明人在研究中发现，路由器中的接口板的数目越来越多，每个接口板上都需要设置CPU，需要大量的硬件资源及功耗。
发明内容
本发明实施例提供了多核路由器，通过在路由器上使用多核CPU对路由器内部的网板及接口板进行管理，且采用PCIE总线进行数据的传输，能够有效减少路由器所需的硬件资源，降低了路由器的功耗。
本发明实施例中的多核路由器包括：多核路由器内部总线是基于PCIE的总线，所述PCIE总线将多核路由器内部的主控板与背板连接；多核路由器内部还包含网板与至少一个接口板，网板及接口板分别采用PCIE连接方式与背板连接，实现数据的传输；主控板上包含多核中央处理器CPU，多核CPU分别控制所述网板及接口板。
从以上技术方案可以看出，本发明实施例具有以下优点：
在主控板上使用多核CPU，且主控板采用PCIE总线与背板连接，使得主控板上的多核CPU能够分别控制网板与接口板，不需要在网板及接口板上设置CPU，及以太网通讯控制器，节约了硬件资源，降低了路由器的功耗。
附图说明
图1为本发明实施例多核路由器的一个示意图；
图2为本发明实施例多核CPU配置访问部署的示意图。
具体实施方式
本发明实施例提供了多核路由器，该多核路由器上的主控板采用PCIE(Peripheral Component Interconnect Express)总线与背板连接，且主控板上的多核CPU分别控制网板和接口板，使得网板及接口板上不需要设置CPU，boootroom芯片及flash芯片，及以太网通讯控制器，减少了路由器所需的硬件资源，降低了路由器的功耗。
请参阅图1，为本发明实施例中多核路由器的实施例，包括：
该多核路由器内部总线是基于PCIE的总线，PCIE总线将多核路由器内部的主控板101与背板102连接，其中，PCIE是总线和接口标准。
在本发明实施例中，主控板101上集成PCIE芯片106，该PCIE芯片106包含PCIE接口，主控板101通过PCIE接口与背板102连接。
在多核路由器的内部还包含网板103及至少一个接口板104，且网板103与接口板104分别采用PCIE连接方式与背板102连接，以实现数据的传输。
在本发明实施例中，网板103及接口板104可采用PCIE总线分别与背板102连接，或者网板103及接口板104分别采用插拔式连接方式与背板102上的PCIE插槽连接，即将网板103及接口板104插入背板102的PCIE接口槽位中实现连接，使用PCIE的方式连接时，不需要在网板103及接口板104设置以太网通信控制器，节约硬件资源。
在主控板101上包含多核CPU105，该多核CPU105分别控制网板103及接口板104，通过主控板101上的多核CPU能够直接访问接口板104及网板103上的硬件资源，由于在路由器内部使用多核CPU105对网板103及接口板104进行管理和控制，使得网板103及接口板104上不需要设置CPU，及用于CPU启动的bootroom芯片，及用于CPU相关配置数据保存的flash芯片，有效的节约硬件资源。
在本发明实施例中，背板102与主控板101、网板103、接口板104分别连接，且背板可将接口板104或网板103传输的数据传输给该接口板104或网板103在多核CPU105上对应的运算内核进行处理。
在本发明实施例中，多核CPU105的内存的划分是根据主控板101，网板103及接口板104的需要进行物理地址区间的划分，以实现内存的物理隔离，请参看图2，为本发明实施例中多核CPU配置访问部署图。
在本发明实施例中，主控板101、接口板104及网板103之间采用核间通信机制，使得多核CPU105内部可以实现核间报文转发。接口板104的映像文件的加载由主控板101上对应的运算内核完成，且当接口板104复位时，该接口板在主控板101上的多核CPU105中对应的运算内核将完成该接口板代码的重新加载。
在本发明实施例中，通过在多核路由器的主控板上使用多核CPU，且多核路由器的内部基于PCIE总线进行通信，使得多核CPU能够分别控制网板及接口板，在网板及接口板上则不需要设置CPU、bootroom芯片及flash芯片，及以太网通信控制器节约了硬件资源，减少了路由器的功耗。
本领域普通技术人员可以理解实现上述实施例方法中的全部或部分步骤是可以通过程序来指令相关的硬件完成，所述的程序可以存储于一种计算机可读存储介质中，上述提到的存储介质可以是只读存储器，磁盘或光盘等。
以上对本发明所提供的多核路由器，进行了详细介绍，对于本领域的一般技术人员，依据本发明实施例的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。
Claims (7)
1.一种多核路由器，其特征在于，所述多核路由器内部总线是基于PCIE的总线，所述PCIE总线将所述多核路由器内部的主控板与背板连接；
所述多核路由器内部还包含网板与至少一个接口板，所述网板及接口板分别采用PCIE连接方式与背板连接，实现数据的传输；
所述主控板上包含多核中央处理器CPU，所述多核CPU分别控制所述网板及接口板，所述背板将所述接口板或所述网板传输的数据传输给所述接口板或所述网板在多核CPU上对应的运算内核进行处理。
2.根据权利要求1所述的多核路由器，其特征在于，所述主控板上集成PCIE芯片，所述PCIE芯片包含PCIE接口。
3.根据权利要求1所述的多核路由器，其特征在于，所述网板及接口板分别采用PCIE连接方式与背板连接包括：
所述网板及接口板分别采用PCIE总线与所述背板连接。
4.根据权利要求1所述的多核路由器，其特征在于，所述网板及各接口板分别采用PCIE连接方式与背板连接包括：
所述网板及接口板分别采用插拔式连接方法与所述背板上的PCIE接口插槽连接。
5.根据权利要求1至4任一项所述的多核路由器，其特征在于，所述多核路由器中的所述主控板、接口板及网板采用核间通信机制。
6.根据权利要求5所述的多核路由器，其特征在于，所述接口板的映像文件的加载由所述主控板上对应的运算内核完成。
7.根据权利要求6所述的多核路由器，其特征在于，所述接口板复位时，所述接口板在所述主控板上对应的运算内核将完成所述接口板代码的重新加载。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/CN2011/075031 WO2011157138A2 (zh) | 2011-05-31 | 2011-05-31 | 多核路由器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102204185A CN102204185A (zh) | 2011-09-28 |
| CN102204185B true CN102204185B (zh) | 2013-08-28 |
Family
ID=44662807
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201180000569.2A Expired - Fee Related CN102204185B (zh) | 2011-05-31 | 2011-05-31 | 多核路由器 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN102204185B (zh) |
| WO (1) | WO2011157138A2 (zh) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103188157B (zh) * | 2011-12-28 | 2016-06-08 | 迈普通信技术股份有限公司 | 一种路由器设备 |
| CN102571443B (zh) * | 2012-01-20 | 2015-04-08 | 华为技术有限公司 | 一种异常处理的方法和装置 |
| CN103401773B (zh) * | 2013-06-26 | 2017-04-19 | 杭州华三通信技术有限公司 | 一种实现板间通信的方法及网络设备 |
| CN105119849B (zh) * | 2015-07-21 | 2018-07-31 | 浪潮(北京)电子信息产业有限公司 | 一种交换机架构及应用于交换机架构的数据管理方法 |
| CN105959090A (zh) * | 2016-06-16 | 2016-09-21 | 国网信息通信产业集团有限公司 | 电力无线专网的业务处理方法及装置 |
| CN106445865A (zh) * | 2016-10-14 | 2017-02-22 | 上海泓戟信息科技有限公司 | 一种冗余计算机背板总线连接方法 |
| CN109753460A (zh) * | 2017-11-06 | 2019-05-14 | 中兴通讯股份有限公司 | 一种存储设备及存储系统 |
| CN109600270B (zh) * | 2019-01-25 | 2021-08-06 | 新华三技术有限公司 | 网络设备控制方法及网络设备 |
| CN109831326B (zh) * | 2019-01-25 | 2021-08-06 | 新华三技术有限公司 | 网络设备控制方法及网络设备 |
| CN115001963B (zh) * | 2022-05-05 | 2024-01-05 | 武汉光迅信息技术有限公司 | 基于多元配置存储通信设备的信息配置方法及装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1642135A (zh) * | 2004-01-17 | 2005-07-20 | 华为技术有限公司 | 一种ggsn/pdsn设备及其数据转发的方法 |
| CN101277195A (zh) * | 2007-03-30 | 2008-10-01 | 杭州华三通信技术有限公司 | 一种交换网通信系统、实现方法及交换装置 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7624250B2 (en) * | 2005-12-05 | 2009-11-24 | Intel Corporation | Heterogeneous multi-core processor having dedicated connections between processor cores |
| CN101277196B (zh) * | 2007-03-30 | 2011-09-28 | 杭州华三通信技术有限公司 | 一种基于pcie交换网的通信系统、通信方法及线卡板 |
| US8335884B2 (en) * | 2009-07-10 | 2012-12-18 | Brocade Communications Systems, Inc. | Multi-processor architecture implementing a serial switch and method of operating same |
-
2011
- 2011-05-31 CN CN201180000569.2A patent/CN102204185B/zh not_active Expired - Fee Related
- 2011-05-31 WO PCT/CN2011/075031 patent/WO2011157138A2/zh active Application Filing
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1642135A (zh) * | 2004-01-17 | 2005-07-20 | 华为技术有限公司 | 一种ggsn/pdsn设备及其数据转发的方法 |
| CN101277195A (zh) * | 2007-03-30 | 2008-10-01 | 杭州华三通信技术有限公司 | 一种交换网通信系统、实现方法及交换装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102204185A (zh) | 2011-09-28 |
| WO2011157138A3 (zh) | 2012-04-26 |
| WO2011157138A2 (zh) | 2011-12-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102204185B (zh) | 多核路由器 | |
| US20170289002A1 (en) | Technologies for deploying dynamic underlay networks in cloud computing infrastructures | |
| CN102510344B (zh) | 机柜服务器系统 | |
| US10148746B2 (en) | Multi-host network interface controller with host management | |
| WO2016037503A1 (zh) | PCIe拓扑的配置方法和装置 | |
| US9804980B2 (en) | System management through direct communication between system management controllers | |
| US20160306634A1 (en) | Electronic device | |
| CN103777726B (zh) | 电子装置及其启动方法 | |
| US11011876B2 (en) | System and method for remote management of network interface peripherals | |
| US9985893B2 (en) | Load sharing method and apparatus, and board | |
| US20140215041A1 (en) | Workload migration determination at multiple compute hierarchy levels | |
| KR101695012B1 (ko) | 동적 노드 서비스 제공 방법 및 그 장치 | |
| CN104978233A (zh) | 动态使用内存的方法与装置 | |
| WO2014067264A1 (zh) | 一种交换板和刀片服务器 | |
| CN110554881A (zh) | 一种基于cpld的交换芯片工作模式远程切换系统及方法 | |
| JP6197195B2 (ja) | 装置、プログラム、および方法 | |
| US9338918B2 (en) | Socket interposer and computer system using the socket interposer | |
| CN107547277A (zh) | 一种虚拟化控制板实现方法及网络通信设备 | |
| US20140229602A1 (en) | Management of node membership in a distributed system | |
| CN104156332A (zh) | 基于外部pci-e连接的高性能并行计算方法 | |
| CN109831326B (zh) | 网络设备控制方法及网络设备 | |
| CN104125292A (zh) | 一种数据处理装置、云服务器及其使用方法 | |
| CN202887074U (zh) | 实现大容量存储的atca机箱 | |
| CN111143055A (zh) | 虚拟云主机预分配方法、装置、可读存储介质与电子设备 | |
| CN107332654B (zh) | 一种基于fpga的多板卡阵列并行解密装置及其方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20130828 |