CN102197335A - 显示装置用Al合金膜、显示装置和溅射靶 - Google Patents

显示装置用Al合金膜、显示装置和溅射靶 Download PDF

Info

Publication number
CN102197335A
CN102197335A CN2009801427158A CN200980142715A CN102197335A CN 102197335 A CN102197335 A CN 102197335A CN 2009801427158 A CN2009801427158 A CN 2009801427158A CN 200980142715 A CN200980142715 A CN 200980142715A CN 102197335 A CN102197335 A CN 102197335A
Authority
CN
China
Prior art keywords
atom
alloy film
display device
mentioned
precipitate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2009801427158A
Other languages
English (en)
Inventor
南部旭
后藤裕史
三木绫
奥野博行
中井淳一
岸智弥
高木敏晃
难波茂信
长尾护
小林宣裕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kobe Steel Ltd
Original Assignee
Kobe Steel Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2008284893A external-priority patent/JP5357515B2/ja
Priority claimed from JP2009004687A external-priority patent/JP5368806B2/ja
Application filed by Kobe Steel Ltd filed Critical Kobe Steel Ltd
Publication of CN102197335A publication Critical patent/CN102197335A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/14—Metallic material, boron or silicon
    • C23C14/18—Metallic material, boron or silicon on other inorganic substrates
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/3407—Cathode assembly for sputtering apparatus, e.g. Target
    • C23C14/3414—Metallurgical or chemical aspects of target preparation, e.g. casting, powder metallurgy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53219—Aluminium alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12014—All metal or with adjacent metals having metal particles

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Inorganic Chemistry (AREA)
  • Nonlinear Science (AREA)
  • Ceramic Engineering (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Thin Film Transistor (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

本发明开发在显示设备所用的薄膜晶体管基板的布线构造中能够使Al合金膜与透明像素电极直接接触、同时能够改善相对于在薄膜晶体管的制造工艺中所用胺系剥离液的腐蚀性的Al合金膜，提供具备该Al合金膜的显示设备。本发明涉及一种显示装置用Al合金膜，其为在显示装置的基板上与透明导电膜直接连接的Al合金膜，该Al合金膜含有0.05～2.0原子％的Ge和选自元素组X(Ni、Ag、Co、Zn、Cu)的至少1种元素，同时含有0.02～2原子％的选自由稀土类元素所构成的元素组Q的至少1种元素，且上述Al合金膜中存在含Ge的析出物和/或Ge浓化部的显示装置用Al合金膜及具备该Al合金膜的显示装置。

Description

显示装置用Al合金膜、显示装置和溅射靶
技术领域
本发明涉及显示装置用Al合金膜、显示装置和溅射靶。
背景技术
在从小型手机至超过30英寸的大型电视的各种领域中使用的液晶显示装置以薄膜晶体管(Thin Film Transistor、以下称作“TFT”。)作为开关元件，由透明像素电极、栅布线和源-漏布线等布线部、具备无定形硅(a-Si)或多晶硅(p-Si)等半导体层的TFT基板、具备相对于TFT基板以规定间隔相对配置的通用电极的对向基板、填充于TFT基板和对向基板之间的液晶层构成。
在TFT基板中，栅布线或源-漏布线等布线材料由于电阻小、微细加工容易等原因，广泛使用纯Al或Al-Nd等Al合金(以下有时将它门一并称作Al系合金)。在以往的TFT基板中，在Al系合金布线与透明像素电极之间通常设有由Mo、Cr、Ti、W等高熔点金属构成的屏蔽金属层。如此介由屏蔽金属层连接Al系合金布线的原因在于：确保耐热性，由于将Al系合金布线与透明像素电极直接连接、连接电阻(接触电阻)上升、画面的显示品位会降低，因而确保此时的导电性。即，其原因在于构成直接连接于透明像素电极的布线的Al非常容易被氧化、通过在液晶显示器的成膜过程中所产生的氧或成膜时所添加的氧等，在Al系合金布线与透明像素电极的界面上产生Al氧化物的绝缘层。另外，构成透明像素电极的ITO等透明导电膜是导电性的金属氧化物，但通过如上产生的Al氧化物层无法进行电欧姆接触。
但是，在形成具有屏蔽金属层的积层构造的布线时，有必要使用组合设备式的溅射装置等分数次将布线蒸镀形成积层构造，除了形成例如栅电极或源电极、进而漏电极所必需的成膜用溅射装置之外，还必须多余地装备屏蔽金属形成用的成膜室。随着液晶显示器的大量生产、低成本化的发展，伴随屏蔽金属层形成的制造成本的上升或生产性的降低不容忽视。而且，由于是积层不同种金属的构造，因此具有难以利用刻蚀速率差或电位差在布线图案形成时形成良好的锥形形状的课题。
另外，布线材料由于在液晶显示装置的制造工艺中受到热过程，因此要求耐热性。阵列基板的构造由薄膜的积层构造而成，在形成布线后通过CVD或热处理加以300℃左右的热量。例如，Al的熔点为660℃，由于玻璃基板和金属的热膨胀率不同，因此当受到热过程时，在金属薄膜(布线材料)与玻璃基板之间产生应力，其变成驱动力，金属元素发生扩散，产生小丘或空隙等塑性变形。当产生小丘或空隙时，由于成品率降低，因而布线材料要求在300℃时不发生塑性变形。
因此，提出了能够省略屏蔽金属层的形成、能够将Al系合金布线直接连接于透明像素电极的电极材料或制造方法。
例如，本申请人公开了在能够省略屏蔽金属层的同时，在不增加工序数的情况下进行简化，可以将Al系合金布线直接且确实地连接于透明像素电极的直接接触技术(专利文献1～4)。详细地说，在这些技术中公开了借助分散于Al合金膜中的合金元素来源的析出物，确保ITO或IZO等的透明导电膜与铝合金膜界面的导电性。更详细地说，专利文献1公开了在显示良好耐热性的同时即便在很低的热处理温度下也显示足够低的电阻的Al合金。详细地说，公开了由含有选自Ni、Ag、Zn、Cu、和Ge的至少1种元素(以下称作“α成分”)和选自Mg、Cr、Mn、Ru、Rh、Pd、Ir、Pt、La、Ce、Pr、Gd、Tb、Sm、Eu、Ho、Er、Tm、Yb、Lu、和Dy的至少1种元素(以下称作“X成分”)的Al-α-X合金构成的Al合金膜。当将上述Al合金膜用于薄膜晶体管基板时，可以在省略屏蔽金属层的同时，在不增加工序数的情况下使由Al合金膜和导电性氧化膜构成的透明像素电极直接且确实地接触。另外，对于Al合金膜例如适用约100℃以上300℃以下的低热处理温度时，也可达成电阻的降低或优异的特性。另外，专利文献3记载了作为具有与透明电极层或半导体层直接接合的构造的显示设备的布线材料，当在Al-Ni合金中使用含有规定量硼(B)的物质时，也不会发生直接接合时的接触电阻值的增加或接合故障。
另外，专利文献5公开了在含碳的铝合金薄膜中通过含有0.5～7.0at％的镍、钴、铁中的至少1种以上的元素，可以实现具有与ITO膜同等程度的电极电位、硅不会发生扩散、比电阻低、耐热性优异的铝合金薄膜。
另外，专利文献6公开了作为合金成分含有0.1～6原子％的选自Au、Ag、Zn、Cu、Ni、Sr、Ge、Sm、和Bi中至少1种的Al合金。当在Al系合金布线中使用由该Al合金构成的成分时，这些合金成分的至少一部分在该Al系合金布线与透明像素电极的界面上作为析出物或浓化层存在，因此即便省略屏蔽金属层，也可降低与透明像素电极的接触电阻。
另外，专利文献1和6提出了即便使Al系合金布线直接连接于透明像素电极，接触电阻也很低、Al系合金布线本身的电阻也很小、优选耐热性或耐腐蚀性也优异的直接接触技术。这些专利文献中记载了通过添加规定量的Ni、Ag、Zn、Co等元素，与透明像素电极的接触电阻很低且将布线本身的电阻抑制在很低。另外还记载了对于耐热性而言，通过添加La、Nd、Gd、Dy等稀土类元素有所改善。而且，在各种实施方式中还记载了能够改良相对于碱显影液的耐腐蚀性或相对于显影后的碱洗涤的耐腐蚀性等。
以往技术文献
专利文献1：日本特开2006-261636号公报
专利文献2：日本特开2007-142356号公报
专利文献3：日本特开2007-186779号公报
专利文献4：日本特开2008-124499号公报
专利文献5：日本特开2003-89864号公报
专利文献6：日本特开2004-214606号公报
发明内容
发明预解决的技术问题
如上述专利文献1～4所述，通过在纯Al中添加合金元素，赋予了能够确保透明导电膜/Al合金膜间的导电性(ITO直接接触性)等在纯Al中从未观察到的各种功能。
但是，当如上述引用文献1～4所示将屏蔽金属层省略时，Al合金膜还要求兼具更优异的耐腐蚀性。特别是，在TFT基板的制造工艺中经由多个湿式工艺，但当添加较Al而言的贵金属时，会出现电镀腐蚀的问题，耐腐蚀性变差。例如，在将光刻工序中所形成的光致抗蚀剂(树脂)剥离的洗涤工序中，使用含有胺类的有机剥离液连续地进行水洗。然而当胺类与水相混合时，会变成碱性溶液，因此会发生短时间内将Al腐蚀的问题。而Al合金在经由剥离洗涤工序之前会经过CVD工序，因此会受到热过程。在该热过程中，在Al基质中合金成分形成析出物。可是，由于该析出物与Al之间具有很大的电位差，因而在剥离液所含的胺类与水相接触的瞬间，由于上述电镀腐蚀发生碱腐蚀，电化学上贱金属的Al发生离子化、溶出，形成坑状的点腐蚀(黑点、黑色点状的刻蚀痕)。该黑色点状的刻蚀痕虽不会对ITO膜/Al合金膜界面的传导特性造成不良影响，但有在TFT基板制造工艺中的检查工序中被判断为不良的担忧，结果会导致成品率的降低。
上述专利文献1～4中，并没有着眼于上述坑状的点腐蚀对为了抑制其发生而控制析出物形状进行充分地研究，结果并不具有确实地提高上述检查工序的成品率的认识。
本发明着眼于该事实而成，其目的如上所述在于以省略屏蔽金属层、确保与透明像素电极直接连接时的低接触电阻为前提，提供相对于显示装置的制造过程中所用剥离液显示高耐受性、还可兼具优异耐热性的显示装置用Al合金膜。
另外，如上所述通过在纯Al中添加合金元素，虽然赋予在纯Al中从未观察到的各种功能，但为了与透明像素电极直接连接使上述析出物等析出时，有该析出物明显变得粗大、由于该粗大的析出物在显示装置的制造后产生黑点的情况。因而，要求利用代替上述粗大析出物的析出的技术，充分且确实地达成低接触电阻。本发明着眼于该事实而完成，其他的目的在于提供即便在省略屏蔽金属层、与透明像素电极直接连接时，也充分且确实地显示低接触电阻的显示装置用Al合金膜。
本发明的其他目的在于提供在省略屏蔽金属层、与透明像素电极直接连接时显示很低的接触电阻，同时膜本身的电阻小、优选耐热性或耐腐蚀性也优异的显示装置用Al合金膜和显示装置。
用于解决技术问题的方法
以下示出本发明的主旨。
[1]一种显示装置用Al合金膜，其为在显示装置的基板上与透明导电膜直接连接的Al合金膜，该Al合金膜含有0.05～2.0原子％的Ge和选自元素组X(Ni、Ag、Co、Zn、Cu)的至少1种元素、并且含有0.02～2原子％的选自由稀土类元素所构成的元素组Q的至少1种元素，且上述Al合金膜中存在含Ge的析出物和Ge浓化部的至少1个。
[2]上述[1]所述的显示装置用Al合金膜，其中上述Al合金膜含有0.05～1.0原子％的Ge、0.03～2.0原子％的选自上述元素组X的Ni、Ag、Co、Zn中的至少1种元素、并且含有0.05～0.5原子％的上述元素组Q中的稀土类元素的至少1种，且上述Al合金膜中每100μm2存在50个以上的长径20nm以上的含Ge的析出物。
[3]上述[2]所述的显示装置用Al合金膜，其中上述稀土类元素包括Nd、Gd、La、Y、Ce、Pr和Dy。
[4]上述[2]或[3]所述的显示装置用Al合金膜，其中，还含有0.1～0.5原子％的上述元素组X中的Cu。
[5]上述[2]～[4]任一项所述的显示装置用Al合金膜，选自上述元素组X的至少1种元素(X组元素)(原子％)与选自上述元素组Q的至少1种元素(Q组元素)(原子％)之比(X组元素/Q组元素)为超过0.1且在7以下。
[6]上述[2]～[5]任一项所述的显示装置用Al合金膜，其含有0.3～0.7原子％的Ge。
[7]上述[1]～[6]任一项所述的显示装置用Al合金膜，存在于上述Al合金膜中的含Ge的析出物与上述透明导电膜直接连接。
[8]上述[1]所述的显示装置用Al合金膜，上述Al合金膜含有0.2～2.0原子％的Ge、和选自上述元素组X中的Ni、Co和Cu的至少1种元素，同时含有0.02～1原子％的选自由稀土类元素所构成的元素组Q的至少1种元素，且粒径超过100nm的析出物每10-6cm2为1个以下。
[9]上述[8]所述的显示装置用Al合金膜，其含有0.02～0.5原子％的上述元素组X的至少1种元素。
[10]上述[8]或[9]所述的显示装置用Al合金膜，其中上述元素组X的元素的含量满足下述式(1)：10(Ni+Co+Cu)≤5...(1)
[式(1)中，Ni、Co、Cu表示Al合金膜所含各元素的含量(单位为原子％)]。
[11]上述[1]所述的显示装置用Al合金膜，其中上述Al合金膜含有0.1～2原子％的Ge、含有0.1～2原子％的选自元素组X中的Ni和Co的至少1种元素，同时存在铝基质晶界的Ge浓度(原子％)超过上述Al合金膜的Ge浓度(原子％)1.8倍的Ge浓化部。
[12]上述[11]所述的显示装置用Al合金膜，其中Ge/(Ni+Co)之比为1.2以上。
[13]上述[11]或[12]所述的显示装置用Al合金膜，其还含有元素组X中的Cu，其含量为0.1～6原子％。
[14]上述[13]所述的显示装置用Al合金膜，其中Cu/(Ni+Co)之比为0.5以下。
[15]一种显示装置，其具备含有[1]～[14]任一项所述显示装置用Al合金膜的薄膜晶体管。
[16]一种溅射靶，其为在显示装置的基板上，用于形成与透明导电膜直接连接的Al合金膜的溅射靶，其特征在于，该溅射靶含有0.05～2.0原子％的Ge、选自元素组X(Ni、Ag、Co、Zn、Cu)的至少1种元素、同时含有0.02～2原子％的选自由稀土类元素所构成的元素组Q的至少1种元素，余量为Al和不可避免的杂质。
[17]上述[16]所述的溅射靶，其含有0.05～1.0原子％的Ge、0.03～2.0原子％的选自上述元素组X中的Ni、Ag、Co和Zn的至少1种、0.05～0.5原子％的上述元素组Q中稀土类元素的至少1种。
[18]上述[17]所述的溅射靶，其还含有0.1～0.5原子％的上述元素组X中的Cu。
[19]上述[16]所述的溅射靶，其中选自上述元素组X的至少1种元素(X组元素)(原子％)与选自上述元素组Q的至少1种元素(Q组元素)(原子％)之比(X组元素/Q组元素)为超过0.1、7以下。
发明效果
通过本发明，可以在不介由屏蔽金属层的情况下使Al合金膜直接连接于透明像素电极(透明导电膜、氧化物导电膜)，且可充分且确实地降低接触电阻。另外，还可提供耐腐蚀性(剥离液耐受性)优异的显示装置用Al合金膜。还可提供也兼具优良耐热性的显示装置用Al合金膜。另外，当将本发明的Al合金膜适用于显示装置时，还可省略上述屏蔽金属层。因而，使用本发明的Al合金膜时，可获得生产性优异、廉价且高性能的显示装置。
附图说明
图1为表示使用了无定形硅TFT基板的代表性液晶显示器构成的概略截面放大说明图。
图2为表示本发明第1实施方式的TFT基板的构成的概略截面说明图。
图3为按顺序显示图2所示TFT基板的制造工序之一例的说明图。
图4为按顺序显示图2所示TFT基板的制造工序之一例的说明图。
图5为按顺序显示图2所示TFT基板的制造工序之一例的说明图。
图6为按顺序显示图2所示TFT基板的制造工序之一例的说明图。
图7为按顺序显示图2所示TFT基板的制造工序之一例的说明图。
图8为按顺序显示图2所示TFT基板的制造工序之一例的说明图。
图9为按顺序显示图2所示TFT基板的制造工序之一例的说明图。
图10为按顺序显示图2所示TFT基板的制造工序之一例的说明图。
图11为表示本发明第2实施方式的TFT基板的构成的概略截面说明图。
图12为按顺序显示图11所示TFT基板的制造工序之一例的说明图。
图13为按顺序显示图11所示TFT基板的制造工序之一例的说明图。
图14为按顺序显示图11所示TFT基板的制造工序之一例的说明图。
图15为按顺序显示图11所示TFT基板的制造工序之一例的说明图。
图16为按顺序显示图11所示TFT基板的制造工序之一例的说明图。
图17为按顺序显示图11所示TFT基板的制造工序之一例的说明图。
图18为按顺序显示图11所示TFT基板的制造工序之一例的说明图。
图19为实施例1的Al-0.2原子％Ni-0.35原子％La合金膜的SEM观察照片。
图20为实施例1的Al-0.5原子％Ge-0.02原子％Sn-0.2原子％La合金膜的SEM观察照片。
图21为实施例1的Al-0.5原子％Ge-0.1原子％Ni-0.2原子％La合金膜的SEM观察照片。
图22为实施例1的Al-0.2原子％Ni-0.35原子％La合金膜的光学显微镜观察照片。
图23为实施例1的Al-0.5原子％Ge-0.02原子％Sn-0.2原子％La的光学显微镜观察照片。
图24的实施例1的Al-0.5原子％Ge-0.1原子％Ni-0.2原子％La合金膜的光学显微镜观察照片。
图25为表示实施例2所形成的电极图案的图。
图26为实施例2的No.5的TEM观察照片。
图27为实施例2的No.14的TEM观察照片。
图28为表示表4的No.3的Ge浓度曲线的图。
图29为表示实施例3的铝基质晶界的Ge浓度测定位置附近的TEM观察照片。
图30为表示实施例3中测定Al合金膜与透明像素电极的直接接触电阻所使用的开尔文图案(TEG图案)的图。
具体实施方式
以下详细地说明本发明。
予以说明，以下所述构成要件的说明是本发明实施方式之一例(代表例)，并非限定于这些内容。
本发明涉及一种显示装置用Al合金膜，其为在显示装置的基板上与透明导电膜直接连接的Al合金膜，该Al合金膜含有0.05～2.0原子％的Ge和选自元素组X(Ni、Ag、Co、Zn、Cu)的至少1种元素、同时含有0.02～2原子％的选自由稀土类元素所构成的元素组Q的至少1种元素，且上述Al合金膜中存在含Ge的析出物和/或Ge浓化部。
这里，Ge浓化部是指相对于Al合金膜的Ge浓度的铝基质晶界的Ge浓度高于规定比例的部分。
在本发明的显示装置用Al合金膜中，作为优选的第1方式可举出上述Al合金膜含有0.05～1.0原子％的Ge、0.03～2.0原子％的选自上述元素组X中的Ni、Ag、Co和Zn的至少1种元素、同时含有0.05～0.5原子％的选自上述元素组Q中的稀土类元素的至少1种，且上述Al合金膜中每100μm2存在50个以上的长径20nm以上的含Ge的析出物。
作为优选的第2方式可举出如下的显示装置用Al合金膜，上述Al合金膜含有0.2～2.0原子％的Ge和选自元素组X中的Ni、Co和Cu的至少1种元素、同时含有0.02～1原子％的选自由稀土类元素所构成的元素组Q的至少1种元素，且粒径超过100nm的析出物每10-6cm2为1个以下。
作为优选的第3方式，可举出如下的显示装置用Al合金膜，上述Al合金膜含有0.1～2原子％的Ge、0.1～2原子％的选自元素组X中的Ni和Co的至少1种元素，同时存在铝基质晶界的Ge浓度(原子％)超过上述Al合金膜的Ge浓度(原子％)1.8倍的Ge浓化部。
首先说明上述优选的第1方式。
本发明人等以实现在省略屏蔽金属层、与透明像素电极直接连接时，充分且确实地显示低接触电阻的显示装置用Al合金膜为目的，对添加于Al的合金元素和含有该合金元素的析出物的形态对接触电阻所造成的影响进行了研究。到目前为止，例如如专利文献6记载所述，认为当使含有添加于Al的合金元素的析出物在与透明像素电极的接触界面上析出时，通过该析出物电易于流通，可以试图低接触电阻化。但是，如Al-Ni析出物等那样、有时也有由于析出物的种类不同而明显变得粗大、被制造工序中使用的剥离液腐蚀、产生黑点的情况。另外，当析出物非常小时，对接触电阻降低所起的作用很小，在接触刻蚀或洗涤工序中会被除去。
由此观点出发，对代替上述Al-Ni等析出物的优选方式的析出物进行了研究，发现含Ge的析出物不会明显变粗大(因而难以成为上述黑点的原因)、且对于低接触电阻有效地发挥作用，而且当存在多个长径20nm以上的含Ge的析出物时，可以确实地实现低接触电阻，因此优选。
小于上述Al-Ni等析出物的含Ge的析出物对于实现低接触电阻有效的原因虽然还不是非常清楚，但从后述的实施例的结果可知，通过在Al合金膜与透明像素电极的界面上存在多个上述长径20nm以上的含Ge的析出物，在Al合金膜与透明像素电极(例如ITO)之间，通过含Ge的析出物，大部分的接触电流流过，可以将接触电阻抑制在很低。作为后述成分组成的Al合金膜的上述含Ge的析出物，可举出选自Al-(Ni、Ag、Co和Zn中的至少1种)-Ge、Al-Ge-稀土类元素(Q组元素)、(选自Ni、Ag、Co和Zn中的至少1种)-Ge-Q组元素、Ge-Q组元素等。
上述析出物的长径为20nm以上时，对于含Ge的析出物，其上限并无特别限定，从操作上的观点出发，含Ge的析出物的长径的最大值为150nm左右。另外，为了寻求充分低的接触，优选使上述长径20nm以上的含Ge的析出物每100μm2存在50个以上。优选每100μm2为100个以上、更优选每100μm2为500个以上。
予以说明，上述含Ge的析出物的长径和密度的测定方法如后述实施例所示。
本发明中，为了容易地使上述方式的含Ge的析出物析出、同时获得耐热性也优异的Al合金膜，对该Al合金膜的成分组成进行了研究。以下，通过上述优选的第1方式详细地说明规定该成分组成的理由。
本发明的Al合金膜如上所述，存在含Ge的析出物，作为Al合金膜中的合金元素优选含有0.05～1.0原子％(at％)的Ge。为了确保一定量以上的该含Ge的析出物，有必要含有0.05原子％以上的Ge。优选为0.1原子％以上、更优选为0.3原子％以上。另一方面，当Ge量过多时，由于作为布线的电阻增加，因此优选Ge量的上限为1.0原子％。优选使Ge量为0.7原子％以下、更优选为0.5原子％以下。
本发明的Al合金膜优选与上述Ge一起含有0.03～2.0原子％的选自Ni、Ag、Co和Zn的至少1种(X组元素)。这样通过一并含有规定量的X组元素和Ge，可以容易地确保20nm以上的较大的含Ge的析出物，可以将接触电阻抑制在很低。
为了充分地发挥上述X组元素所产生的这些作用效果，优选使X组元素的含量为0.03原子％以上。优选为0.05原子％以上、更优选为0.1原子％以上。但是，当X组元素的含量过量时，不仅Al合金膜本身的电阻增高，而且Al-X组元素系析出物(例如Al3Ni)多量地析出，有Al合金膜的耐腐蚀性恶化的危险。即，由于Al-X组元素系析出物与Al基质的电位差很大，因此例如在将光致抗蚀剂(树脂)剥离的洗涤处理中，作为有机剥离液成分的胺类在与水相接触的瞬间会发生电镀腐蚀。此时，电化学上贱金属的Al发生离子化、溶出，形成坑状的点腐蚀(黑点)、透明导电膜(ITO膜)变得不连续、在外观检查中作为缺陷被识别、导致成品率的降低。由此观点出发，本发明中使X组元素的含量上限为2.0原子％。优选为0.6原子％以下、更优选为0.3原子％以下。
本发明中，为了提高耐热性和耐腐蚀性，还含有选自元素组Q中的稀土类元素(优选Nd、Gd、La、Y、Ce、Pr、Dy；更优选Nd、La)的至少1种元素(Q组元素)。
形成有Al合金膜的基板然后通过CVD法等形成氮化硅膜(保护膜)，推测此时由于施加于Al合金膜的高温热量，与基板之间产生热膨胀差别，形成小丘(树节状的突起物)。但是，通过含有上述稀土类元素，可以抑制小丘的形成。另外，通过含有稀土类元素(Q组元素)，作为耐腐蚀性还可提高相对于感光性树脂的剥离所用剥离液的耐受性。
如上所述，为了在确保耐热性的同时提高耐腐蚀性，优选含有0.05原子％以上的选自稀土类元素组(优选Nd、Gd、La、Y、Ce、Pr、Dy)的至少1种元素(Q组元素)。优选为0.2原子％以上。但是，当稀土类元素量(Q组元素)变得过量时，热处理后的Al合金膜本身的电阻会増大。因而，优选使稀土类元素(Q组元素)的总量为0.5原子％以下(优选0.3原子％以下)。
予以说明，这里所说的稀土类元素是指镧系元素(周期表中从原子号57的La～原子号71的Lu的共计15个元素)加上Sc(钪)和Y(钇)的元素组。
上述Al合金膜含有X组元素、Ge和Q组元素，余量为Al和不可避免的杂质，作为由这种Al-X组元素-Ge-Q组元素系合金形成的析出物可举出上述物质(例如Al-X组元素-Ge、X组元素-Ge-Q组元素)。这里，为了抑制使Al合金膜的耐腐蚀性恶化的Al-X组元素系析出物的析出，有效的是通过使含X组元素的含Ge的析出物大量地析出，从而将对于形成Al-X组元素系析出物所必要的X组元素消耗。即，有效的是控制Al合金膜中所含X组元素量和含Ge的析出物量。
而且，当Al合金膜中所含的Ge量为一定时，含Ge的析出物量依赖于Al合金膜中所含的Q组元素量。因此，从抑制Al-X组元素系析出物的形成的观点出发，优选Al合金膜中所含的X组元素(原子％)与Q组元素(原子％)之比(X组元素/Q组元素)超过0.1且为7以下。上述比(X组元素/Q组元素)更优选为0.2以上、进一步优选为4以下、更加优选为1以下。
上述Al合金膜含有上述规定量的选自Ni、Ag、Co和Zn的至少1种、Ge和选自稀土类元素组(Q组元素)的至少1种元素，余量为Al和不可避免的杂质，为了使上述含Ge的析出物多个地析出，有效的是还含有Cu。
Cu是作为含Ge的析出物的微细核析出、对于使该含Ge的析出物更多地析出的有效元素。为了充分地表现Cu所带来的此种效果，优选含有0.1原子％以上的Cu。更优选为0.3原子％以上。但是，当Cu变得过量时，耐腐蚀性会降低。因而优选Cu量为0.5原子％以下。
接着，详细地说明上述优选的第2方式。
本发明人等以即便在省略屏蔽金属层、与透明像素电极(透明导电膜)直接连接时也可充分地降低接触电阻为前提，为了实现相对于在显示装置的制造过程中所用药液(剥离液)的耐受性(耐腐蚀性)优异，以在TFT基板制造工艺的检查工序中不会判断为不良的程度、抑制了黑点(黑色点状的刻蚀痕)的Al合金膜，进行了深入研究。
结果，为了在省略屏蔽金属层、与透明像素电极直接连接时实现低接触电阻，有效的是含有规定量的Ge和选自元素组X(Ni、Co、Cu)的至少1种元素(X组元素)，且通过适当地控制上述合金元素量、适当地将元素进行组合后复合添加、同时控制成膜条件，只要将析出物微细地分散，则可以将产生于该析出物周围的黑点微细化、控制至无法识别的大小。
具体地说，对于上述析出物而言，在观察各个析出物的粒径[(长径+短径)/2]时，优选粒径超过100nm的析出物每10-6cm2为1个以下。如此在TFT基板制造工艺的检查工序中不会判断为不良。上述析出物中的最大析出物的粒径优选为100nm以下、更优选为90nm以下、进一步优选为80nm以下。
予以说明，上述粒径超过100nm的析出物的密度(每10-6cm2的个数)利用后述实施例所示的方法进行测定。
以下对以实现低接触电阻为前提、如上所述用于将析出物微细化的成分组成和所推荐的制造条件详细地进行说明。
首先，本发明如上所述优选在含有0.2～2.0原子％的Ge的同时、含有选自元素组X(Ni、Co、Cu)的至少1种元素(X组元素)。如此，通过在Al合金膜中作为合金成分与X组元素一起含有Ge，作为析出物易于形成较现有更微细的物质、可以抑制黑点。另外，在Al合金膜与透明像素电极(例如ITO膜)之间，通过上述含Ge的析出物、大部分的接触电流流过，可以将接触电阻抑制在很低。
为了充分地发挥上述效果，优选含有0.2原子％以上(更优选0.3原子％以上)的Ge。而当Ge量过多时，Al合金膜本身的电阻增高。耐腐蚀性也会降低。因而，Ge量控制在2.0原子％以下。优选为1.0原子％以下、更优选为0.4原子％以下。
对上述X组元素而言，由于随元素的种类不同，表现效果所需要的含量不同，因此优选如下所述含有。即，当含有上述元素组X中选自Ni、Co和Cu的至少1种元素时，可以含有0.02～0.5原子％。当这些元素过少时，可能无法实现接触电阻的降低。因而，选自Ni、Co和Cu的至少1种元素优选为0.02原子％以上、更优选为0.03原子％以上。而当Ni、Co、Cu的含量过量时，则电阻会上升，优选总量抑制在0.5原子％以下。更优选为0.35原子％以下。
予以说明，作为X组元素单独含有Ni时，更优选使Ni量为0.2原子％以下、进一步优选为0.15原子％以下。另外，作为X组元素单独含有Co时，更优选使Co为0.2原子％以下、进一步优选为0.15原子％以下。
上述Al合金膜中还可含有Ag，此时Ag可含有0.1～0.6原子％。从充分降低接触电阻的观点出发，优选使Ag量为0.1原子％以上、更优选为0.2原子％以上。而Ag量变得过量时，由于膜本身的电阻易于增高，因而优选抑制在0.6原子％以下、更优选为0.5原子％以下、进一步优选为0.3原子％以下。
另外，上述Al合金膜中还可含有In和/或Sn，此时In及/或Sn含有0.02～0.5原子％即可。从充分降低接触电阻的观点出发，优选含有0.02原子％以上的In和/或Sn、更优选为0.05原子％以上。而过量地含有In和/或Sn时，由于膜本身的电阻易于增高、同时Al合金膜与基底的密合性会降低，因此优选抑制在0.5原子％以下。
予以说明，当单独含有In时，优选使In量为0.2原子％以下、更优选为0.15原子％以下。另外，单独含有Sn时，优选使Sn量为0.2原子％以下、更优选为0.15原子％以下。
当为元素之间发生相分离的Ni与Ag、或Co与Ag的组合时，由于各元素各自独立地扩散、形成析出物，因而优选将各添加元素分别抑制在析出物不会发生粗大化的范围(与仅添加1种元素的范围相同)。即，Ni量优选为0.2原子％以下、更优选为0.15原子％以下。Ag量优选为0.5原子％以下、更优选为0.3原子％以下。另外，Co量优选为0.2原子％以下、更优选为0.15原子％以下。
另一方面，X组元素之间在形成无限固溶或化合物的组合时，由于随X组元素的种类不同而析出物种类或形态发生变化，因而优选在下述浓度范围内进行组合。即，上述元素组X的元素的含量优选满足下述式(1)。下述式(1)的左边更优选为2原子％以下、进一步优选为1原子％以下。
10(Ni+Co+Cu)≤5...(1)
[式(1)中，Ni、Co、Cu表示Al合金膜所含各元素的含量(单位为原子％)]
予以说明，含有Ag、In、Sn时，优选满足下述式(2)。下述式(2)的左边更优选为2原子％以下、进一步优选为1原子％以下。
2Ag+10(In+Sn+Ni+Co+Cu)≤5...(2)
[式(2)中，Ag、In、Sn、Ni、Co、Cu表示Al合金膜所含各元素的含量(单位为原子％)]
另外，除了上述X组元素之外，还可含有选自由稀土类元素所构成的元素组Q的至少1种元素(Q组元素)。通过含有上述Q组元素，可以充分地提高相对于在制造工艺中所用的抗蚀剂剥离液的耐受性。另外，形成有Al合金膜的基板然后通过CVD法等形成氮化硅膜(保护膜)，但推测此时由于施加于Al合金膜的高温热量，与基板之间产生热膨胀差别，形成小丘(树节状的突起物)。但是，通过含有上述稀土类元素，可以抑制小丘的形成、还可提高耐热性。
为了充分地发挥上述效果，优选含有0.02原子％以上、更优选0.03原子％以上的Q组元素。但是，当过量地含有Q组元素时，与上述X组元素的情况相同，Al合金膜本身的电阻易于增加。因而，Q组元素的含量优选为1原子％以下(更优选为0.7原子％以下)。
予以说明，这里所说的稀土类元素是指在镧元素(周期表中原子序号57的La～原子序号71的Lu的共计15个元素)加上Sc(钪)和Y(钇)的元素组。上述Q组元素中，例如优选使用La、Nd、Y、Gd、Ce、Dy、Ti、Ta、特别优选La、Nd。还可以任意的组合使用其中的1种或2种以上。
接着，对上述优选的第3方式详细地进行说明。
本发明人等为了提供能够充分减小省略屏蔽金属层、与透明像素电极直接连接时的接触电阻和膜本身的电阻两者的Al合金膜，进行了深入研究。结果在使用含有Ni及/或Co和Ge两者、具有铝基质晶界的Ge浓度相对于Al合金膜的Ge浓度高达规定比例以上的Ge偏析部(Ge浓化部)的Al-(Ni/Co)-Ge合金膜时，达成了所期待的目的。而且发现在上述Al合金膜中，对于提高耐热性，稀土类元素的添加是有用的；对于接触电阻的进一步降低化、稳定化，Cu的添加是有用的。
本发明的Al合金膜在具有Ge浓化部时具有最大的特征。具体地说，具有的最大特征在于，具有铝基质晶界的Ge浓度相对于Al合金膜的Ge浓度之比(以下有时称作Ge偏析比。)超过1.8的Ge浓化部。该Ge浓化部对于接触电阻的降低化·稳定化极为有用，详细地说与剥离液洗涤时间的长短无关，在能够没有不均地、稳定地确保足够低的接触电阻方面极为有用。使用本发明的Al合金膜时，当然可以降低如以往那样进行约1～5分钟左右剥离液洗涤时间时的接触电阻，还可如后述实施例所证实那样，即便使剥离液洗涤时间为约10～50秒左右、较目前明显地缩短洗涤时间，也可稳定地获得很低的接触电阻。因此，当使用本发明的Al合金膜时，还具有不需要剥离液洗涤时间的严格管理、制造效率提高等的优点。
一边参照图28，一边对本发明最具特征的Ge浓化部进行说明。
图28为表示后述实施例3的表4的No.3(满足本发明要件的Al-0.2原子％Ni-0.5原子％Ge-0.2原子％La)中Al晶界的浓度曲线的图，如后述实施例3中观察的图29所示，是对基本垂直于粒界的直线的Ge量进行分析的结果。图28中，横轴为距离晶界的距离(nm)、纵轴为Ge的浓度(原子％)。由图28的浓度曲线可知，本发明的Al合金膜中，在晶界(横轴的0nm附近)具有Ge浓度约2.5原子％的最高峰。使用该Al合金膜时，即便将剥离液洗涤时间缩短至小于1分钟(25秒、50秒)，也可将与ITO膜的接触电阻抑制在1000Ω以下(参照表4)。当然，即便将剥离液洗涤时间如以往那样设定为1～5分钟左右，也可将接触电阻抑制在1000Ω以下。因而，与剥离液的洗涤时间无关，可稳定地获得足够低的接触电阻。
与此相对，现有的Al合金膜中，无法获得如图28的浓度曲线，基本未观察到Ge向晶界的浓化，Al基质和晶界的Ge浓度基本稳定。例如，后述表4的No.28(现有例)的Ge偏析比与实施例相比，约低1.5左右，没有本发明中规定的Ge浓化部(Ge偏析比超过1.8)(未图示)。使用以往例的Al合金膜进行剥离液洗涤时的与ITO膜的接触电阻随洗涤时间而发生很大变化，如以往那样设定为1分钟以上时，虽被抑制在1000Ω以下(表中未示)，但当缩短洗涤时间设定为25秒时，如表4所示会超过1000Ω，变得很高。如此可知，在以往的Al合金膜中，由于剥离液的洗涤时间所导致的接触电阻的不均很大、需要剥离液洗涤工序的严格管理。
这里，本发明所规定的Ge浓化部通过在Al合金膜→SiN膜(绝缘膜)→ITO膜的一连续成膜工序之间的任一者中重新附加(追加)规定的加热处理而获得。加热处理优选在大约270～350℃下进行5～30分钟左右(优选大约300～330℃下进行10～20分钟左右)。Al中的Ge和Ni的扩散系数分别如下所示，Ge由于扩散系数大(扩散快)，因此通过上述短时间的处理，可以在抑制析出物的粗大化的同时、使Ge向晶界移动。
Ge：4.2×10-16m2/s(300℃)
Ni：2.3×10-17m2/s(300℃)
上述的加热处理例如可以举出在SiN膜的成膜后、ITO膜的成膜前进行。
以下，详细地说明本发明第3方式的Al合金膜。
本发明的Al合金膜优选为含有0.1～2原子％的Ni及/或Co、0.1～2原子％的Ge的Al-(Ni/Co)-Ge合金膜。其中，Ni/Co是对于降低接触电阻非常有用的元素，Ge是有助于浓化至晶界、接触电阻的降低·稳定化的元素。
推测如本发明那样含有Ni及/或Co和Ge两者的Al合金膜由于通过以下机理、微细的析出物高密度地分散、同时Ge在铝基质晶界浓化，因此达到接触电阻的降低化和稳定化。
即，Ge由于与Al的晶格常数大大不同(晶格错配大)，因此推测通过热处理，Ge易于移动至铝基质的粒界，该Ge存在的粒界变得通电流，接触性稳定。
予以说明，本发明中作为选择成分所添加的Cu认为是在低温下(从升温过程的观点出发时，从升温的初期阶段开始快速地)析出的元素，由于析出核的数量增加，因此将析出物微细化、促进接触电阻的降低和稳定化。
首先，本发明的Al合金膜优选含有0.1～2原子％的Ni及/或Co。Ni和Co可单独添加、也可并用。这些元素是对降低接触电阻和降低膜本身电阻有用的元素，通过将单独的含量或总含量控制在上述范围内，可获得所需效果。作为其机理，在Al合金膜与透明像素电极的界面上形成导电性的含Ni及/或Co的析出物、在Al合金膜与透明像素电极(例如ITO膜)之间通过上述析出物流过大部分的接触电流。而且推测Ge存在的晶界变得通电流，将接触电阻抑制在很低。
通过使Ni及/或Co的含量为0.1原子％以上，形成多数导电性的上述析出物、可降低接触电阻，因此优选。优选的Ni及/或Co的含量的下限为0.2原子％。当Ni及/或Co的含量过量时，由于膜本身的电阻上升，因此使Ni及/或Co的含量为2原子％以下。优选的Ni及/或Co的含量的上限为1.5原子％。
另外，本发明的Al合金膜优选含有0.1～2原子％的Ge。如上所述，本发明寻求使Ge高度地向晶界偏析、降低接触电阻(特别是实现不依赖于洗涤时间、稳定、很低的接触电阻)，通过使Ge量为0.1原子％以上，可以使Ge向晶界偏析。优选的Ge量的下限为0.3原子％。当Ge量过量时，由于Al合金膜本身的电阻提高，因此使Ge量的上限为2原子％。Ge量的优选上限为1.2原子％。
这里，优选Ge/(Ni+Co)的比为1.2以上，由此可进一步降低接触电阻。如上所述，已知Ge不仅易于存在于晶界、还易于存在于含Ni及/或Co的析出物中，推测通过相对于构成该析出物的Ni及/或Co添加一定量以上的Ge，这些元素所产生的接触电阻的降低作用被进一步提高。Ge/(Ni+Co)的更优选比为超过1.8。予以说明，上述比的上限从接触电阻的降低化的观点出发并无特别限定，考虑到接触电阻的稳定化等时，优选大约为5。
本发明的Al合金膜含有上述元素作为基本成分，余量为Al和不可避免的杂质。
进而，为了提高耐热性，含有稀土类元素(Q组元素)。本发明的稀土类元素是指镧元素(周期表中原子序号57的La～原子序号71的Lu的共计15个元素)加上Sc(钪)和Y(钇)的元素组。本发明中，可以使用上述元素组的至少1种元素，优选使用选自Nd、Gd、La、Y、Ce、Pr、Dy的至少1种元素。更优选为Nd、Gd、La，进一步优选为Nd、La。
详细地说，稀土类元素具有抑制小丘(树节状的突起物)形成、提高耐热性的作用。形成有Al合金膜的基板之后通过CVD法等形成氮化硅膜(保护膜)，但推测此时由于施加于Al合金膜的高温热量而在与基板之间产生热膨胀差别，形成小丘(树节状的突起物)。但是，通过含有上述稀土类元素，可以抑制小丘的形成。另外，通过含有稀土类元素，还可提高耐腐蚀性。
为了有效地发挥这种作用，优选使稀土类元素的总量为0.1原子％以上、更优选为0.2原子％以上。但是，当稀土类元素量变得过量时，热处理后的Al合金膜本身的电阻增大。因此，使稀土类元素的总量的优选上限为2原子％(更优选为1原子％)。
而且，以接触电阻的进一步稳定化为目的，优选含有0.1～6原子％的Cu。如上所述，Cu是有助于形成微细的析出物、接触电阻的降低和稳定化的元素，为了有效地发挥这些作用，使Cu量为0.1原子％以上。但当过量添加时，由于析出物的尺寸粗大化、洗涤时间所导致的接触电阻的不均等增大，因而使Cu量的上限为6原子％。优选的Cu量的上限为2.0原子％。
这里，Cu/(Ni+Co)之比优选为0.5以下，由此可以促进接触电阻的稳定化。其原因在于，当相对于Ni和Co的总量的Cu量增加时，对接触电阻的稳定化等有用的上述析出物会粗大化，接触电阻会不均。Cu/(Ni+Co)的优选比为0.3以下。予以说明，上述比的下限从接触电阻的稳定化的观点出发并无特别限定，考虑到接触电阻的降低或析出物微细化等时，优选大约为0.1以上。
上述Al合金膜优选使用溅射法利用溅射靶(以下有时称作“靶材”)形成。其原因在于，相比较于利用离子镀法或电子束蒸镀法、真空蒸镀法形成的薄膜，可以容易地形成成分或膜厚的膜面内均一性优异的薄膜。
另外，为了通过溅射法形成本发明的Al合金膜，当使用与所需Al合金膜相同组成的Al合金溅射靶时，可以没有组成偏差地形成所需成分·组成的Al合金膜，因此优选。
即，在利用上述溅射法形成上述Al合金膜时，作为上述靶材当使用含有0.05～2.0原子％的Ge、选自元素组X(Ni、Ag、Co、Zn、Cu)的至少1种元素、同时含有0.02～2原子％的选自由稀土类元素所构成的元素组Q的至少1种元素、余量为Al和不可避免的杂质的与所需Al合金膜相同组成的Al合金溅射靶时，可以没有组成偏差地形成所需成分·组成的Al合金膜，因此优选。
另外，为了利用上述溅射法形成作为上述优选第1方式的与透明导电膜直接连接的Al合金膜，作为上述靶材可以使用含有0.05～1.0原子％的Ge、0.03～2.0原子％的选自Ni、Ag、Co、Zn的至少1种(X组元素)和0.05～5原子％的选自稀土类元素组的至少1种元素(Q组元素)、余量为Al和不可避免的杂质的与所需Al合金膜相同组成的Al合金溅射靶。
作为上述溅射靶，可以根据所成膜的Al合金膜的成分组成，使用上述稀土类元素组由Nd、Gd、La、Y、Ce、Pr、Dy构成的靶材；所含的X组元素(原子％)与Q组元素(原子％)之比(X组元素/Q组元素)超过0.1且7以下的靶材；还可使用含0.1～0.5原子％的Cu的靶材。
另外，为了利用上述溅射法形成作为上述优选第2方式的Al合金膜，作为上述靶材可以使用含有0.2～2.0原子％的Ge、0.02～1原子％的选自元素组X(Ni、Co、Cu)的至少1种、同时含有0.02～1原子％的选自由稀土类元素所构成的元素组Q的至少1种元素、余量为Al和不可避免的杂质的与所需Al合金膜相同组成的Al合金溅射靶。
上述溅射靶中的上述元素组X的至少1种元素优选含有0.02～0.5原子％。
另外，还优选含有0.1～0.6原子％的Ag的靶材、含有0.02～0.5原子％的In和/或Sn的靶材。
上述元素组X中的元素的含量可根据需要满足下述式(1)。
10(Ni+Co+Cu)≤5...(1)
[式(1)中，Ni、Co、Cu表示Al合金膜所含各元素的含量(单位为原子％)]
予以说明，含有Ag、In、Sn时，优选满足下述式(2)。下述式(2)的左边更优选为2原子％以下、进一步优选为1原子％以下。
2Ag+10(In+Sn+Ni+Co+Cu)≤5...(2)
[式(2)中，Ag、In、Sn、Ni、Co、Cu表示Al合金膜所含各元素的含量(单位为原子％)]
另外，为了利用上述溅射法形成作为上述优选第3方式的Al合金膜，作为上述靶材可以使用含有0.1～2原子％的Ge、选自元素组X中的Ni和Co的至少1种元素、同时含有0.02～2原子％的选自由稀土类元素所构成的元素组Q的至少1种元素、余量为Al和不可避免的杂质的与所需Al合金膜相同组成的Al合金溅射靶。
上述靶材的形状包括根据溅射装置的形状或构造加工成的任意形状(方型板状、圆形板状、环形板状等)。
作为上述靶材的制造方法，可举出利用熔解铸造法、粉末烧结法、喷射成型法制造由Al基合金构成的铸块而获得的方法；制造由Al基合金构成的粗加工品(获得最终的致密体之前的中间体)后、利用致密化方法将该粗加工品致密化而获得的方法。
Al合金膜中，为了析出规定量的上述长径20nm以上的含Ge的析出物，有效的是利用上述溅射法将Al合金膜成膜后，在下述条件下实施热处理。具体地说优选进行在230℃以上(更优选250℃以上、进一步优选280℃以上)290℃以下保持30分钟以上(更优选60分钟以上、进一步优选90分钟以上)的加热，使析出物充分地成长。此次的处理中，在室温下投入到热处理炉中，以5℃/分钟的升温速度升温，在所需温度下保持一定时间后，降温至100℃，取出。
上述热处理的加热温度、加热保持时间的上限并无特别限定，从生产性的观点出发，加热温度的上限约为350℃、加热保持时间的上限约为120分钟。
这里，如上所述由于Al-X组元素系析出物(例如Al3Ni)对Al合金膜的耐腐蚀性会造成不良影响，因此优选不使这种Al-X组元素系析出物析出、使用于确保DC性的含Ge的析出物大量地析出。这里，含Ge的析出物在250℃附近开始析出，Al3Ni在超过290℃且300℃以下开始析出。即，当使加热温度急剧地升温至290℃时，有Al-X组元素系析出物的析出量增加的危险。
由以上事实可知，用于使含Ge的析出物大量析出的热处理与最高到达温度无关，优选在250℃以上290℃以下的温度范围内长时间保持。由于含Ge的析出物中含有微量的X组元素，因此通过在加热温度290℃以下使含Ge的析出物大量地析出，可以促进过量的X组元素的消耗、进而抑制Al-X组元素系析出物的析出。因此，至加热保持温度的升温速度为10℃/分钟以下、优选为5℃/分钟以下、更优选为3℃/分钟以下。如此优选用一定时间缓慢地使其升温。加热时的环境优选为真空或者氮气或氩气等惰性气体环境。
予以说明，Al-X组元素系析出物如上所述通过控制升温速度可以控制析出。但是，本发明的Al合金膜中如上所述由于使X组元素的含量上限优选地规定为2.0原子％，因此即便不特别地控制升温速度，也可抑制Al-X组元素系析出物的析出。
另外，Al合金膜中，为了抑制粗大析出物的析出、粒径超过100nm的析出物在每10-6cm2为1个以下，优选在成膜时控制真空排气时的到达真空度、将残留氧分压调整至1×10-8Torr以上(更优选2×10-8Torr以上)、使析出物核的起点微细地分散于Al合金内。
本发明中，存在于上述Al合金膜中的含Ge的析出物在与上述透明导电膜直接连接时，可以更为确实地降低接触电阻，因此优选。
本发明还包括具备含有上述Al合金膜的薄膜晶体管的显示装置，作为其方式可举出上述Al合金膜在薄膜晶体管的源电极和/或漏电极以及信号线中使用、漏电极直接连接在透明导电膜上的方式。本发明的Al合金膜还可用于栅电极和扫描线中。此时，源电极和/或漏电极以及信号线优选是与栅电极和扫描线相同组成的Al合金膜。
予以说明，Al合金膜以外的构成TFT基板或显示装置的要件只要是通常使用的物质则无特别限定。
作为本发明的透明导电膜优选氧化铟錫(ITO)膜或氧化铟锌(IZO)膜。
以下，一边参照附图一边说明本发明显示装置的优选实施方式。以下代表地举例说明具备无定形硅TFT基板或聚硅TFT基板的液晶显示装置(例如图1、详细情况在后叙述)，但本发明并非限定于此。
(实施方式1)
一边参照图2，一边详细地说明无定形硅TFT基板的实施方式。
图2为上述图1(本发明所涉及的显示装置之一例)中的A的要部放大图，是说明本发明显示装置的TFT基板(底栅型)优选实施方式的概略截面说明图。
本实施方式中，作为源-漏电极/信号线(34)和栅电极/扫描线(25、26)使用Al合金膜。在以往的TFT基板中，在扫描线25上、栅电极26上、信号线34(源电极28和漏电极29)上或下分别形成屏蔽金属层，而本实施方式的TFT基板可以省略这些屏蔽金属层。
即，根据本实施方式，可以不介由上述屏蔽金属层，使TFT的漏电极29所使用的Al合金膜与透明像素电极5直接连接，在这种实施方式中可以实现与现有TFT基板同等程度以上的良好TFT特性。
接着，一边参照图3～图10，一边说明图2所示的本发明无定形硅TFT基板的制造方法之一例。薄膜晶体管是将氢化无定形硅作为半导体层使用的无定形硅TFT。图3～图10中带有与图2相同的参照符号。
首先，在玻璃基板(透明基板)1a上使用溅射法积层厚度200nm左右的Al合金膜。溅射的成膜温度为150℃。通过将该Al合金膜图案形成，形成栅电极26和扫描线25(参照图3)。此时，在后述图4中为了栅绝缘膜27的覆盖区变得良好，可以预先将构成栅电极26和扫描线25的Al合金膜的周边刻蚀成约30°～40°的锥形状。
接着，如图4所示，例如使用等离子体CVD法等方法用厚度约300nm左右的氧化硅膜(SiOx)形成栅绝缘膜27。等离子体CVD法的成膜温度约350℃。接着，例如使用等离子体CVD法等方法，在栅绝缘膜27上成膜厚度50nm左右的氢化无定形硅膜(a-Si-H)和厚度300nm左右的氮化硅膜(SiNx)。
接着，利用以栅电极26为掩模的里面曝光，如图5所示将氮化硅膜(SiNx)图案化，形成通道保护膜。进而在其上成膜掺杂有磷的厚度50nm左右的n+型氢化无定形硅膜(n+a-Si-H)56后，如图6所示，对无掺杂氢化无定形硅膜(a-Si-H)55和n+型氢化无定形硅膜(n+a-Si-H)56进行图案形成。
接着，在其上使用溅射法依次积层厚度50nm左右的屏蔽金属层(Mo膜)53和厚度300nm左右的Al合金膜。溅射的成膜温度为150℃。这里，在该Al合金膜的成膜时，通过控制真空排气时的到达真空度、将残留氧分压调整至1×10-8Torr以上，可以将析出物核的起点微细地分散在Al合金内。接着，通过如图7所示那样进行图案形成，形成与信号线为一体的源电极28、与透明像素电极5直接接触的漏电极29。这里，为了使规定量的长径20nm以上的含Ge的析出物析出，可以实施在230℃以上保持3分钟以上的热处理。进而，以源电极28和漏电极29为掩模，将通道保护膜(SiNx)上的n+型氢化无定形硅膜(n+a-Si-H)56干式刻蚀，从而除去。
接着，如图8所示，例如使用等离子体CVD装置等成膜厚度300nm左右的氮化硅膜30，形成保护膜。此时的成膜温度例如在250℃左右下进行。接着，在氮化硅膜30上形成光致抗蚀剂31后，将氮化硅膜30图案形成，例如通过干式刻蚀等在氮化硅膜30上形成接触孔32。同时在面板端部的栅电极上的相当于与TAB相连接的部分上形成接触孔(未图示)。
接着，例如经过利用氧等离子体的灰化(日文：アツシング)工序后，如图9所示，例如使用胺系等剥离液将光致抗蚀剂31剥离。最后，例如在保管时间(8小时左右)的范围内，如图10所示，成膜例如厚度40nm左右的ITO膜，利用湿式刻蚀进行图案形成，从而形成透明像素电极5。同时，在面板端部的栅电极的与TAB的连接部分上，为了与TAB的结合，对ITO膜进行图案形成，完成TFT基板1。
如此制作的TFT基板中漏电极29与透明像素电极5直接连接。
上述中，作为透明像素电极5使用了ITO膜，但也可使用IZO膜。另外，作为活性半导体层，还可代替无定形硅使用聚硅(参照后述的实施方式2)。
使用如此获得的TFT基板，例如通过以下所示的方法完成上述图1所示的液晶显示装置。
首先，在如上制作的TFT基板1的表面上例如涂布聚酰亚胺，干燥后进行研磨抛光处理，形成取向膜。
另一方面，对向基板2通过在玻璃基板上例如以基质状图案形成铬(Cr)来形成遮光膜9。接着，在遮光膜9的空隙内形成树脂制的红、绿、蓝的滤色器8。在遮光膜9和滤色器8上配置ITO膜等透明导电性膜作为通用电极7，从而形成对向电极。然后在对向电极的最上层涂布例如聚酰亚胺，干燥后进行研磨抛光处理，形成取向膜11。
接着，将TFT基板1与对向基板2的形成有取向膜11的面相对配置，利用树脂制等的密封材料16将液晶的密封口除去、将TFT基板1和2这两片对向基板贴合。此时，在TFT基板1和对向基板2之间，介由间隔件15等使2片基板间的缝隙大致保持一定。
将如此获得的空单元(日文：空セル)放在真空中，以密封口浸渍于液晶的状态慢慢地返回至大气压，从而在空单元注入含液晶分子的液晶材料，形成液晶层，将密封口密封。最后，在空液晶池外侧的两面粘贴偏振板10，完成液晶显示器。
接着，如图1所示，使驱动液晶显示装置的驱动电路13电连接于液晶显示器，配置在液晶显示器的侧部或里面部。然后，利用含有成为液晶显示器显示面的开口的保持框架23、成为面光源的背光22、导光板20和保持框架23保持液晶显示器，完成液晶显示装置。
(实施方式2)
一边参照图11一边详细地说明聚硅TFT基板的实施方式。
图11为说明本发明的顶栅型TFT基板的优选实施方式的概略截面说明图。
本实施方式主要在作为活性半导体层使用聚硅代替无定形硅的方面、不使用底栅型而使用顶栅型的TFT基板的方面与上述实施方式1不同。详细地说，在图11所示的本实施方式的聚硅TFT基板中，在活性半导体膜由未掺杂磷的聚硅膜(poly-Si)和离子注入有磷或砷的聚硅膜(n+poly-Si)形成的方面与上述图2所示的无定形硅TFT基板不同。另外，信号线按照介由层间绝缘膜(SiOx)与扫描线垂直相交而形成。
本实施方式中，可以省略形成在源电极28和漏电极29上的屏蔽金属层。
接着，一边参照图12～图18一边说明图11所示本发明的聚硅TFT基板的制造方法之一例。薄膜晶体管是使用聚硅膜(poly-Si)作为半导体层的聚硅TFT。图12～图18带有与图11相同的参照符号。
首先，在玻璃基板1a上例如通过等离子体CVD法等在基板温度约300℃左右下成膜厚度50nm左右的氮化硅膜(SiNx)、厚度100nm左右的氧化硅膜(SiOx)和厚度约50nm左右的氢化无定形硅膜(a-Si-H)。接着，为了将氢化无定形硅膜(a-Si-H)聚硅化，进行热处理(约470℃下1小时左右)和激光退火。进行脱氢处理后，例如使用准分子激光退火装置，将能量约230mJ/cm2左右的激光照射于氢化无定形硅膜(a-Si-H)，从而获得厚度约0.3μm左右的聚硅膜(poly-Si)(图12)。
接着，如图13所示，通过等离子体刻蚀等对聚硅膜(poly-Si)进行图案形成。接着，如图14所示，成膜厚度约100nm左右的氧化硅膜(SiOx)，形成栅绝缘膜27。在栅绝缘膜27上通过溅射等积层厚度约200nm左右的Al合金膜和厚度约50nm左右的屏蔽金属层(Mo薄膜)52后，利用等离子体刻蚀等方法进行图案形成。由此形成与扫描线为一体的栅电极26。
接着，如图15所示，利用光致抗蚀剂31形成掩模，例如利用离子注入装置等以50keV左右掺杂1×1015个/cm2左右的磷，在聚硅膜(poly-Si)的一部分上形成n+型聚硅膜(n+poly-Si)。接着，将光致抗蚀剂31剥离，例如在500℃左右下进行热处理，使磷扩散。
接着，如图16所示，例如使用等离子体CVD装置等，在基板温度约250℃左右下成膜厚度500nm左右的氧化硅膜(SiOx)，形成层间绝缘膜后，同样地使用利用光致抗蚀剂进行了图案形成的掩模，将层间绝缘膜(SiOx)和栅绝缘膜27的氧化硅膜干式刻蚀，形成接触孔。在利用溅射成膜厚度50nm左右的屏蔽金属层(Mo膜)53和厚度450nm左右的Al合金膜后，进行图案形成，从而形成与信号线为一体的源电极28和漏电极29。这里，在该Al合金膜的成膜时控制真空排气时的到达真空度，将残留氧分压调整至1×10-8Torr以上，从而使析出物核的起点微细地分散在Al合金内。这里，为了使规定量的长径20nm以上的含Ge的析出物析出，可以实施在230℃以上保持3分钟以上的热处理。予以说明，源电极28和漏电极29分别介由接触孔与n+型聚硅膜(n+poly-Si)相接触。
接着，如图17所示，利用等离子体CVD装置等，在基板温度250℃左右下成膜厚度500nm左右的氮化硅膜(SiNx)，形成层间绝缘膜。在层间绝缘膜上形成光致抗蚀剂31后，图案形成氮化硅膜(SiNx)，通过干式刻蚀，在氮化硅膜(SiNx)上形成接触孔32。
接着，如图18所示，例如经过利用氧等离子体的灰化工序后，与上述实施方式1同样地使用胺系剥离液等将光致抗蚀剂剥离后，成膜ITO膜，利用湿式刻蚀进行图案形成，形成透明像素电极5。
如此制作的聚硅TFT基板中，漏电极29与透明像素电极5直接连接。
接着，为了稳定晶体管的特性，例如在250℃左右退火1小时左右，完成聚硅TFT阵列基板。
通过第2实施方式的TFT基板和具备该TFT基板的液晶显示装置，获得与上述第1实施方式的TFT基板相同的效果。
使用如此获得的TFT阵列基板，与上述实施方式1的TFT基板同样地完成例如上述图1所示的液晶显示装置。
另外，在制造具备本发明的Al合金膜的显示装置时，除了在Al合金膜→SiN膜(绝缘膜)→ITO膜的一系列成膜工序之间的任何工序中重新附加(追加)上述规定的加热处理、获得规定的Ge浓化部之外，还可采用显示装置的一般工序，例如可参照上述专利文献1或6所记载的制造方法。
实施例
以下举出实施例进一步具体地说明本发明，但本发明并不受以下实施例的限制，当然能够在可适于上述·下述主旨的范围内适当加以变更，任何一者均包含在本发明的技术范围内。
实施例1
使用爱发科(Ulvac)社制的Load lock式溅射装置CS-200，利用DC磁控·溅射法在下述条件下对表1和表2所示的各种合金组成的Al合金膜(膜厚＝300nm)进行成膜。
·基板：洗涤过的玻璃基板(康宁社制Eagle2000)
·DC功率：总功率500W
·基板温度：25℃(室温)
·环境气体：Ar
·Ar气压：2mTorr
在上述成膜时通过控制真空排气时的到达真空度、将残留氧分压调整至1×10-8Torr以上，可以在Al合金内使析出物核的起点微细地分散。予以说明，上述各种合金组成的Al合金膜使用多个合金元素种类不同的、由Al和合金元素构成的各种2成分系靶材形成。
另外，实施例中使用的各种Al合金膜的各合金元素的含量利用ICP发光分析(诱导结合等离子体发光分析)法计算。
接着，对成膜后的试样实施模拟制作TFT基板时所施加的热过程的热处理(氮气流中在330℃下加热30分钟)，使析出物析出。
利用反射SEM(扫描型电子显微镜)观察如此析出的析出物，如后述照片所示，将确认为白色、点状的各个析出物(在加速电压1keV(表面附近)下观察的析出物)的粒径作为(长轴+短轴)/2求得。另外，如下求得最大析出物的粒径和粒径超过100nm的析出物的密度(存在于10-6cm2内的粒径超过100nm的析出物的个数)。即，计算使用SEM在125μm×100μm的视野内观察的粒径超过100nm的析出物的个数，换算成每10-6cm2的个数。
然后，如下评价。即，优选在10μm见方的接触孔内观察的黑点(黑点状的刻蚀痕)小于1个、且上述黑点(黑点状的刻蚀痕)在粒径超过100nm的大析出物周围产生，因而优选上述粒径超过100nm的大析出物的密度很低。由此观点出发，对利用上述SEM观察求得的析出物的尺寸进行评价。
接着，模拟光致抗蚀剂剥离液的洗涤工序用以下步骤进行在胺系抗蚀剂剥离液水溶液中的浸渍试验。即在调整为pH10.5的胺系剥离液(液温25℃)中浸渍1分钟后，将上述胺系抗蚀剂剥离液水溶液调整至pH9.5(液温25℃)，在其中浸渍5分钟，实施30秒钟的流水洗涤。使用如此获得的试样，进行光学显微镜观察(倍率1000倍)，观察整体确认被判断为平均视野的1个视野(1个视野的大小约130μm×100μm)的析出物周围有无刻蚀痕(黑点状的刻蚀痕)。
·将所观察到的黑点为1个以下者评价为A
·将所观察到的黑点为超过1个且2个以下者评价为B
·将所观察到的黑点的密度为超过2个者评价为C
将它们的结果示于表1和表2。
Figure BPA00001350581600291
Figure BPA00001350581600301
由表1和表2所示结果可知以下内容：首先，含有规定量的Ge、X组元素和Q组元素、且通过优选的方法形成的Al合金膜抑制了粗大析出物，结果即便暴露于胺系剥离液水溶液中也观察不到黑点，可实现良好的Al合金膜表面。
与此相对，当未用推荐的方法形成Al合金膜时(即，不控制成膜时的真空排气时的到达真空度、使残留氧分压为1×10-8Torr以上)，无法在Al合金内使析出物核微细地分散、析出粗大的析出物。结果，在暴露于胺系剥离液水溶液时可见黑点。
作为观察析出物的例子，在参考之前将No.23、No.22和No.8的反射SEM观察照片分别示于图19～21。这些照片中，在不满足规定成分组成的No.23(图19)中，观察为白色、点状的析出物变得粗大。而在满足规定的成分组成、且在优选的条件下形成Al合金膜的No.22(图20)中，析出物变得微细。另外，作为合金元素含有Ni的No.8(图21)中，相比较于上述No.22，析出物变得更为微细。
对上述No.23、No.22和No.8而言，浸渍剥离液水溶液后的光学显微镜观察也分别示于图22～24。由这些照片可知，存在粗大析出物的No.23(图22)中，黑点状的腐蚀痕迹很明显。而在析出物微细的No.22(图23)中基本无法确认黑点状的腐蚀痕迹，No.8(图24)几乎没有。
实施例2
通过DC磁控·溅射法(基板＝玻璃基板(康宁社制Eagle2000)、环境气体＝氩气、压力＝266mPa(2mTorr)、基板温度＝25℃(室温))成膜表3所示各种合金组成的Al合金膜(膜厚＝300nm)。
予以说明，在形成上述各种合金组成的Al合金膜时，使用用真空熔解法制作的各种组成的Al合金靶材作为溅射靶。
另外，实施例2中使用的各种Al合金膜的各合金元素的含量通过ICP发光分析(诱导结合等离子体发光分析)法求得。
对于如上成膜的Al合金膜，依次实施光刻、刻蚀，形成图25所示的电极图案。接着，实施热处理使合金元素作为析出物析出。上述热处理为使用N2环境中的热处理炉用30分钟的时间升温至330℃后，在330℃下保持30分钟，之后冷却至100℃以下，然后取出。接着，使用CVD装置在330℃的温度下进行SiN膜的成膜。进而，进行光刻和利用RIE(Reactive Ion Etching)装置的刻蚀，在SiN膜上形成接触孔。形成接触孔后，使用圆筒型灰化机进行氧等离子体灰化除去反应产物，暴露于东京应化工业(株)制的胺系抗蚀剂剥离液“TOK106”」水溶液中将残留的抗蚀剂完全地除去。此时，由于水洗时淋洗水成为含胺和水的碱性液体，因此将Al若干地消耗。之后，利用溅射在下述条件成膜ITO膜(透明导电膜)，进行光刻和图案形成，形成10μm见方的接触孔50个串联接的接触链图案(上述图25)。
(ITO膜的成膜条件)
·环境气体＝氩气
·压力＝106.4mPa(0.8mTorr)
·基板温度＝25℃(室温)
如下测定上述接触链的总电阻(接触电阻、连接电阻)：使探针接触在该接触链图案两端的垫片部，使用2端子测定测定I-V特性，从而求得。然后，求得换算为1个接触器的接触电阻值。另外，使用扫描电子显微镜的反射电子图像求得含Ge的析出物的尺寸(长径)、长径20nm以上的含Ge的析出物的密度。具体地说，测定1个视野(100μm2)内的长径20nm以上的含Ge的析出物的个数，求出3个视野的评价值，作为含Ge的析出物的密度。另外，在3个视野内测定含Ge的析出物的各个长径，将长径最大者作为最大含Ge的析出物，记录其长径。析出物所含的元素通过TEM-EDX分析判断。将它们的结果示于表3。
另外，对于表3所示的一部分组成，与上述同样地成膜Al合金膜(膜厚＝300nm)，实施热处理，使合金元素作为析出物析出，制作腐蚀密度测定用试样。上述热处理为使用N2环境中的热处理炉、用30分钟的时间升温至330℃后，在330℃下保持30分钟，之后冷却至100℃以下，取出。对所得试样如下测定腐蚀密度。将结果示于表3。
(腐蚀密度的测定)
使用胺系抗蚀剂剥离液(东京应化工业制、“TOK106”)对上述试样实施洗涤处理。洗涤处理按以下顺序进行：在调整至pH＝10.5的剥离液水溶液中浸渍1分钟；在调整至pH＝9.5的剥离液水溶液中浸渍5分钟；用纯水水洗；干燥。然后使用光学显微镜以倍率1000倍观察洗涤处理后的试样，测定腐蚀密度(每单位面积的黑点(析出物起点的腐蚀痕迹)个数)。
Figure BPA00001350581600341
由表3所示的结果可知以下内容：首先，通过制成含有规定量的Ni等(X组元素)、Ge和稀土类元素(Q组元素)的Al合金膜，可以确保一定量以上的长径20nm以上的含Ge的析出物，结果可以大幅度地降低与ITO(透明像素电极)的直接接触电阻，即可充分切确实地达成低接触电阻。
予以说明，通过制成含Cu的Al合金膜，可以确保一定量以上的含Ge的析出物、降低接触电阻。
而当不含Ge或者Ge量不足时，无法确保一定量以上的长径20nm以上的含Ge的析出物、无法达成低接触电阻。另外，当不含Ni等或Ni等的含量不足时，也无法确保长径20nm以上的含Ge的析出物、无法达成低接触电阻。
另外，当含有Ni、Ag、Co、Zn中的Ni时，可以达成更低的接触电阻。
予以说明，相对于Al-0.2原子％Ni-0.5原子％Ge-0.5原子％La的电阻率为4.7μΩ·cm(250℃下热处理30分钟后)，Al-0.2原子％Ni-1.2原子％Ge-0.5原子％La为5.5μΩ·cm(250℃下热处理30分钟后)时，当Ge量过量时，Al合金膜的电阻率不会增高。
作为观察析出物的一个例子，将No.5和No.14的TEM观察照片分别示于图26、图27。由图26可知，满足本发明要件的Al合金膜(No.5)中，长径20nm以上的含Ge的析出物分散，而不含Ge的Al合金膜(No.14)中如图27所示，仅析出了析出物较粗大的Al-Ni等。
而且，Al合金膜中的X组元素与Q组元素之比满足本发明优选要件(超过0.1且7以下)的No.4、5、13、20～23的腐蚀密度为5.1个/100μm2以下、耐腐蚀性也优异。另外，上述比(X组元素/Q组元素)越小、则腐蚀密度越小，特别是上述比(X组元素/Q组元素)为1.0以下的No.4、5、20～23可以将腐蚀密度基本抑制在0个/100μm2。
实施例3
通过DC磁控·溅射法(基板＝玻璃基板(康宁社制Eagle2000)、环境气体＝氩气、压力＝2mTorr、基板温度＝25℃(室温))成膜表4和表5所示各种合金组成的Al合金膜(膜厚＝300nm)。
之后对Al合金膜进行图案形成。接着作为绝缘层成膜约300nm厚度的SiN，之后进行表所示的热处理。然后为了形成接触孔，依次进行抗蚀剂涂布、曝光、显影、SiN膜的刻蚀和抗蚀剂的剥离洗涤，接着作为透明像素电极成膜ITO膜。透明像素电极(ITO膜)的成膜条件为环境气体＝氩气、压力＝0.8mTorr、基板温度＝25℃(室温)。
予以说明，上述Al合金膜的形成中使用利用真空熔解法制作的各种组成的Al合金靶材作为溅射靶。
Al合金膜的Ge浓度利用ICP发光分析测定。另外，铝基质的晶界的Ge浓度是由热处理后试样制作TEM观察用薄膜样品、利用TEM-EDX进行评价的。作为样品准备除了试样表层(成膜ITO膜的一侧)之外都进行了薄膜化的样品，从该样品的试样表层侧利用场发射型透射电子显微镜(FE-TEM)(日立制作所制、HF-2200)以倍率90万倍获得图像。将其一例示于图29(予以说明，图29对上述图像进行了缩小、因此倍率不同)。如该图29所示，利用Noran社制NSS能量分散型分析装置(EDX)对基本垂直于粒界的直线进行成分定量分析，测定在铝基质的晶界浓化的Ge浓度。
使用如上获得的Al合金膜，分别用以下所示的方法测定热处理后的Al合金膜本身的电阻率、将Al合金膜直接连接于透明像素电极时的直接接触电阻(与ITO的接触电阻)。
(1)热处理后的Al合金膜本身的电阻率
对于上述Al合金膜，形成10μm宽的线和空白图案，利用4端子法测定电阻率。然后利用下述标准判断热处理后的Al合金膜本身的电阻率是否良好。
(判断标准)
A：小于5.0μΩ·cm
B：5.0μΩ·cm以上
(2)与透明像素电极的直接接触电阻
本实施例中，为了研究本发明Al合金膜的有用性(特别是不依赖于剥离液洗涤时间的低接触电阻)，以使剥离液洗涤时间为较以往(代表地为3～5分钟左右)更短的10～50秒钟时的直接接触电阻为中心进行研究。
首先，对上述Al合金膜，模拟光致抗蚀剂剥离液的洗涤工序，按照表4和表5改变利用混合有胺系光致抗蚀剂和水的碱性水溶液的洗涤时间。详细地说，准备将东京应化工业(株)制的胺系抗蚀剂剥离液“TOK106”水溶液调整至pH10的液体(液温25℃)，以表4和表5所示的洗涤时间进行浸渍。
之后，按照以下顺序测定使该Al合金膜与透明像素电极直接接触时的接触电阻。首先，在图30所示的开尔文图案(接触孔大小：10μm见方)上形成透明像素电极(ITO；在氧化铟中加有10质量％的氧化锡的氧化铟锡)。接着，进行4端子测定(向ITO-Al合金膜流入电流、利用其他端子测定ITO-Al合金间的电压下降的方法)。具体地说，在图30的I1-I2间流通电流I、监测V1-V2间的电压V，从而将接触部C的直接接触电阻R作为[R＝(V2-V1)/I2]求得。然后利用下述标准判断与ITO的直接接触电阻是否良好。
(判断标准)
○：小于1000Ω
×：1000Ω以上
将它们的结果一并示于表4和表5。其中，表4表示使用Al-Ni-Ge系合金膜的结果、表5表示使用Al-Co-Ge系合金膜的结果。
Figure BPA00001350581600391
由这些表格可以如下进行考察。
首先，由表4所示的结果可知，满足本发明所规定的Ni量、Ge量和Ge偏析比的No.1、2的Al合金膜或者在优选范围还含有稀土类元素或Cu的No.3～23的Al合金膜即便较以往缩短剥离液的洗涤时间，也均达成接触电阻的降低且还将Al合金膜的电阻率抑制在很低。
而Ni量少的No.24、25的Al合金膜的接触电阻上升。另外，Ni量多、Ge与(Ni+Co)之比脱离本发明优选范围的No.26、27的Al合金膜的Al合金膜本身的电阻率上升。
另外，由于未进行规定的加热处理因而Ge偏析比不满足本发明的要件、Ge与(Ni+Co)之比脱离本发明优选范围的No.28(未进行加热处理的现有例)和No.29(加热温度低的例子)的Al合金膜在短剥离时间内，接触电阻上升。
与表4相同的倾向在使用代替Ni而含有Co的Al-Co-Ge系合金膜的表5中也可观察到。即，满足本发明所规定的Co量、Ge量和Ge偏析比的No.1、2的Al合金膜或在优选范围内还含有稀土类元素或Cu的No.3～6的Al合金膜即便是较以往缩短剥离液的洗涤时间，也均可将接触电阻和Al合金膜电阻的两者抑制在很低。
而由于Ge量很少因而Ge偏析比低、相对于(Ni+Co)的Ge之比脱离本发明优选范围的Al合金膜如No.9那样、使剥离液洗涤时间为以往水平的125秒左右时，获得了足够低的接触电阻，而在将洗涤时间缩短至25秒、50秒的No.7、8中，接触电阻上升。
另外，Ge量多的No.10、11的Al合金膜的膜本身电阻率上升。
参照特定的实施方式详细地对本申请进行了说明，但本行业技术人员清楚只要不脱离本发明精神和范围则可加以各种更改或修正。
本申请基于2008年11月5日申请的日本专利申请(特愿2008-284893)、2008年11月5日申请的日本专利申请(特愿2008-284894)、2009年1月13日申请的日本专利申请(特愿2009-004687)，在此将其内容作为参照引入。
产业实用性
本发明可以不介由屏蔽金属层将Al合金膜与透明像素电极(透明导电膜、氧化物导电膜)直接连接，且可充分且确实地降低接触电阻。另外，可以提供耐腐蚀性(剥离液耐性)优异的显示装置用Al合金膜。而且，还可提供还兼具优异耐热性的显示装置用Al合金膜。另外，当将本发明的Al合金膜适用于显示装置时，还可将上述屏蔽金属层省略。因而，当使用本发明的Al合金膜时，可获得生产性优异、廉价且高性能的显示装置。
符号说明
1 TFT基板
2 对向基板
3 液晶层
4 薄膜晶体管(TFT)
5 透明像素电极(透明导电膜)
6 布线部
7 通用电极
8 滤色器
9 遮光膜
10 偏振板
11 取向膜
12 TAB带
13 驱动电路
14 控制电路
15 间隔件
16 密封材料
17 保护膜
18 扩散板
19 棱镜片
20 导光板
21 反射板
22 背光
23 保持框架
24 打印基板
25 扫描线
26 栅电极
27 栅绝缘膜
28 源电极
29 漏电极
30 保护膜(氮化硅膜)
31 光致抗蚀剂
32 接触孔
33 无定形硅通道膜(活性半导体膜)
34 信号线
52、53 屏蔽金属层
55 无掺杂氢化无定形硅膜(a-Si-H)
56 n+型氢化无定形硅膜(n+a-Si-H)

Claims (19)

1.一种显示装置用Al合金膜，其为在显示装置的基板上与透明导电膜直接连接的Al合金膜，
该Al合金膜含有0.05～2.0原子％的Ge、和
选自由Ni、Ag、Co、Zn和Cu构成的元素组X中的至少1种元素，
并且含有0.02～2原子％的选自由稀土类元素构成的元素组Q中的至少1种元素，并且，
所述Al合金膜中存在含Ge的析出物和Ge浓化部中的至少1个。
2.根据权利要求1所述的显示装置用Al合金膜，
所述Al合金膜含有0.05～1.0原子％的Ge、和
0.03～2.0原子％的选自所述元素组X的Ni、Ag、Co和Zn中的至少1种元素、
并且含有0.05～0.5原子％的所述元素组Q的稀土类元素中的至少1种，
且所述Al合金膜中每100μm2存在50个以上的长径20nm以上的含Ge的析出物。
3.根据权利要求2所述的显示装置用Al合金膜，其中，所述稀土类元素包括Nd、Gd、La、Y、Ce、Pr和Dy。
4.根据权利要求2所述的显示装置用Al合金膜，其中，还含有0.1～0.5原子％的所述元素组X中的Cu。
5.根据权利要求2所述的显示装置用Al合金膜，选自所述元素组X的至少1种元素的X组元素的原子％与选自所述元素组Q的至少1种元素的Q组元素的原子％之比X组元素/Q组元素超过0.1且在7以下。
6.根据权利要求2所述的显示装置用Al合金膜，其含有0.3～0.7原子％的Ge。
7.根据权利要求2所述的显示装置用Al合金膜，存在于所述Al合金膜中的含Ge的析出物与所述透明导电膜直接连接。
8.根据权利要求1所述的显示装置用Al合金膜，
所述Al合金膜含有0.2～2.0原子％的Ge、和
选自所述元素组X的Ni、Co和Cu中的至少1种元素，
并且含有0.02～1原子％的选自由稀土类元素构成的元素组Q中的至少1种元素，
且粒径超过100nm的析出物在每10-6cm2为1个以下。
9.根据权利要求8所述的显示装置用Al合金膜，其含有0.02～0.5原子％的所述元素组X的至少1种元素。
10.根据权利要求8所述的显示装置用Al合金膜，其中，所述元素组X的元素的含量满足下述式(1)：10(Ni+Co+Cu)≤5...(1)
式(1)中，Ni、Co、Cu表示Al合金膜所含各元素的含量，该含量的单位为原子％。
11.根据权利要求1所述的显示装置用Al合金膜，
所述Al合金膜含有0.1～2原子％的Ge以及0.1～2原子％的选自元素组X的Ni和Co中的至少1种元素，
并且存在铝基质晶界的Ge原子％浓度超过所述Al合金膜的Ge原子％浓度1.8倍的Ge浓化部。
12.根据权利要求11所述的显示装置用Al合金膜，其中，Ge/(Ni+Co)之比为1.2以上。
13.根据权利要求11所述的显示装置用Al合金膜，其中，还含有元素组X中的Cu，其含量为0.1～6原子％。
14.根据权利要求13所述的显示装置用Al合金膜，其中，Cu/(Ni+Co)之比为0.5以下。
15.一种显示装置，其具备含有权利要求1～14中任一项所述显示装置用Al合金膜的薄膜晶体管。
16.一种溅射靶，其为用于在显示装置的基板上形成与透明导电膜直接连接的Al合金膜的溅射靶，其特征在于，
该溅射靶含有0.05～2.0原子％的Ge、和选自由Ag、Ni、Co、Zn、Cu构成的元素组X中的至少1种元素，并且含有0.02～2原子％的选自由稀土类元素构成的元素组Q中的至少1种元素，余量为Al和不可避免的杂质。
17.根据权利要求16所述的溅射靶，其含有0.05～1.0原子％的Ge、0.03～2.0原子％的选自所述元素组X的Ni、Ag、Co和Zn中的至少1种、及0.05～0.5原子％的所述元素组Q的稀土类元素中的至少1种。
18.根据权利要求17所述的溅射靶，其还含有0.1～0.5原子％的所述元素组X中的Cu。
19.根据权利要求16所述的溅射靶，其中，选自所述元素组X的至少1种元素的X组元素的原子％与选自所述元素组Q的至少1种元素的Q组元素的原子％之比X组元素/Q组元素超过0.1并在7以下。
CN2009801427158A 2008-11-05 2009-11-05 显示装置用Al合金膜、显示装置和溅射靶 Pending CN102197335A (zh)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
JP2008-284893 2008-11-05
JP2008284894 2008-11-05
JP2008-284894 2008-11-05
JP2008284893A JP5357515B2 (ja) 2008-11-05 2008-11-05 表示装置用Ａｌ合金膜、表示装置およびスパッタリングターゲット
JP2009004687A JP5368806B2 (ja) 2009-01-13 2009-01-13 表示装置用Ａｌ合金膜および表示装置
JP2009-004687 2009-01-13
PCT/JP2009/068923 WO2010053135A1 (ja) 2008-11-05 2009-11-05 表示装置用Ａｌ合金膜、表示装置およびスパッタリングターゲット

Publications (1)

Publication Number Publication Date
CN102197335A true CN102197335A (zh) 2011-09-21

Family

ID=42152942

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009801427158A Pending CN102197335A (zh) 2008-11-05 2009-11-05 显示装置用Al合金膜、显示装置和溅射靶

Country Status (5)

Country Link
US (1) US20110198602A1 (zh)
KR (1) KR20110065564A (zh)
CN (1) CN102197335A (zh)
TW (1) TW201033378A (zh)
WO (1) WO2010053135A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102956158A (zh) * 2011-08-19 2013-03-06 日立金属株式会社 电子部件用层叠布线膜以及覆盖层形成用溅射靶材
CN106795624A (zh) * 2015-08-03 2017-05-31 株式会社钢臂功科研 铝溅镀靶材
CN110120459A (zh) * 2018-02-05 2019-08-13 株式会社神户制钢所 有机el显示器用的反射阳极电极及其应用
CN113529018A (zh) * 2020-04-16 2021-10-22 株式会社神户制钢所 Al合金蒸镀膜、显示器用配线膜、显示器装置及溅射靶材

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101320229B1 (ko) 2009-07-27 2013-10-21 가부시키가이샤 고베 세이코쇼 배선 구조 및 배선 구조를 구비한 표시 장치
JP5179604B2 (ja) * 2010-02-16 2013-04-10 株式会社神戸製鋼所 表示装置用Ａｌ合金膜
WO2011158704A1 (en) 2010-06-18 2011-12-22 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP2012032521A (ja) * 2010-07-29 2012-02-16 Kobe Steel Ltd 耐透明導電膜ピンホール腐食性に優れた薄膜トランジスタ基板
JP5189674B2 (ja) 2010-12-28 2013-04-24 出光興産株式会社 酸化物半導体薄膜層を有する積層構造、積層構造の製造方法、薄膜トランジスタ及び表示装置
JP2012180540A (ja) 2011-02-28 2012-09-20 Kobe Steel Ltd 表示装置および半導体装置用Ａｌ合金膜
JP5524905B2 (ja) 2011-05-17 2014-06-18 株式会社神戸製鋼所 パワー半導体素子用Ａｌ合金膜
JP2013084907A (ja) 2011-09-28 2013-05-09 Kobe Steel Ltd 表示装置用配線構造
CN103400822A (zh) * 2013-08-01 2013-11-20 京东方科技集团股份有限公司 阵列基板及显示装置
KR20160105490A (ko) * 2014-02-07 2016-09-06 가부시키가이샤 고베 세이코쇼 플랫 패널 디스플레이용 배선막
CN104157609B (zh) * 2014-08-20 2017-11-10 深圳市华星光电技术有限公司 Tft基板的制作方法及其结构
CN204964955U (zh) * 2015-07-28 2016-01-13 合肥鑫晟光电科技有限公司 电连接结构、阵列基板和显示装置
TWI578540B (zh) * 2015-10-22 2017-04-11 鴻海精密工業股份有限公司 薄膜電晶體及其製作方法
JP6726523B2 (ja) * 2016-05-10 2020-07-22 株式会社アルバック 水分検出素子製造方法、水崩壊性配線膜製造方法、水崩壊性薄膜製造方法、水分検出素子
JP6228631B1 (ja) * 2016-06-07 2017-11-08 株式会社コベルコ科研 Ａｌ合金スパッタリングターゲット
CN106498247A (zh) * 2016-12-05 2017-03-15 郑州丽福爱生物技术有限公司 一种耐冲击耐磨复合合金材料及其制备方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0790552A (ja) * 1993-07-27 1995-04-04 Kobe Steel Ltd Ａｌ合金薄膜及びその製造方法並びにＡｌ合金薄膜形成用スパッタリングターゲット
CN1508615A (zh) * 2002-12-19 2004-06-30 株式会社神户制钢所 电子器件及其制造方法、溅射靶
JP2006261636A (ja) * 2005-02-17 2006-09-28 Kobe Steel Ltd 薄膜トランジスタ基板、表示デバイス、および表示デバイス用のスパッタリングターゲット
JP2007157917A (ja) * 2005-12-02 2007-06-21 Kobe Steel Ltd 薄膜トランジスタ基板および表示デバイス
JP2008098611A (ja) * 2006-09-15 2008-04-24 Kobe Steel Ltd 表示装置
JP2008160058A (ja) * 2006-11-30 2008-07-10 Kobe Steel Ltd 表示デバイス用Ａｌ合金膜、表示デバイス、及びスパッタリングターゲット

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US403666A (en) * 1889-05-21 Vehicle-spring
US377676A (en) * 1888-02-07 Jar-fastener
US7166921B2 (en) * 2003-11-20 2007-01-23 Hitachi Metals, Ltd. Aluminum alloy film for wiring and sputter target material for forming the film

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0790552A (ja) * 1993-07-27 1995-04-04 Kobe Steel Ltd Ａｌ合金薄膜及びその製造方法並びにＡｌ合金薄膜形成用スパッタリングターゲット
CN1508615A (zh) * 2002-12-19 2004-06-30 株式会社神户制钢所 电子器件及其制造方法、溅射靶
JP2006261636A (ja) * 2005-02-17 2006-09-28 Kobe Steel Ltd 薄膜トランジスタ基板、表示デバイス、および表示デバイス用のスパッタリングターゲット
JP2007157917A (ja) * 2005-12-02 2007-06-21 Kobe Steel Ltd 薄膜トランジスタ基板および表示デバイス
JP2008098611A (ja) * 2006-09-15 2008-04-24 Kobe Steel Ltd 表示装置
JP2008160058A (ja) * 2006-11-30 2008-07-10 Kobe Steel Ltd 表示デバイス用Ａｌ合金膜、表示デバイス、及びスパッタリングターゲット

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102956158A (zh) * 2011-08-19 2013-03-06 日立金属株式会社 电子部件用层叠布线膜以及覆盖层形成用溅射靶材
CN102956158B (zh) * 2011-08-19 2014-11-26 日立金属株式会社 电子部件用层叠布线膜以及覆盖层形成用溅射靶材
CN106795624A (zh) * 2015-08-03 2017-05-31 株式会社钢臂功科研 铝溅镀靶材
CN106795624B (zh) * 2015-08-03 2018-07-03 株式会社钢臂功科研 铝溅镀靶材
CN110120459A (zh) * 2018-02-05 2019-08-13 株式会社神户制钢所 有机el显示器用的反射阳极电极及其应用
CN110120459B (zh) * 2018-02-05 2021-04-30 株式会社神户制钢所 有机el显示器用的反射阳极电极及其应用
CN113529018A (zh) * 2020-04-16 2021-10-22 株式会社神户制钢所 Al合金蒸镀膜、显示器用配线膜、显示器装置及溅射靶材
CN113529018B (zh) * 2020-04-16 2023-07-28 株式会社神户制钢所 Al合金蒸镀膜、显示器用配线膜及显示器装置

Also Published As

Publication number Publication date
TW201033378A (en) 2010-09-16
KR20110065564A (ko) 2011-06-15
US20110198602A1 (en) 2011-08-18
WO2010053135A1 (ja) 2010-05-14

Similar Documents

Publication Publication Date Title
CN102197335A (zh) 显示装置用Al合金膜、显示装置和溅射靶
CN101918888B (zh) 显示装置、其制造方法及溅射靶
TWI356498B (zh)
KR20060092145A (ko) 디스플레이 장치 및 그의 제조용 스퍼터링 타겟
CN100499137C (zh) 源极/漏极电极、晶体管衬底及其制造方法和显示装置
CN101512622B (zh) 显示装置
JP4541787B2 (ja) 表示デバイス
CN101253447B (zh) 薄膜晶体管基板及显示器件
CN100511687C (zh) 显示器和用于制备该显示器的溅射靶
CN101335202A (zh) 显示装置的制造方法
JP5368867B2 (ja) 表示装置用Ａｌ合金膜、表示装置およびスパッタリングターゲット
JP2007081385A (ja) ソース−ドレイン電極、トランジスタ基板およびその製造方法、並びに表示デバイス
JP2010262991A (ja) 現像液耐性に優れた表示装置用Ａｌ合金膜、表示装置およびスパッタリングターゲット
CN103782374A (zh) 显示装置用配线结构
CN103403214A (zh) 显示装置或半导体装置用Al合金膜、具备Al合金膜的显示装置或半导体装置、以及溅射靶
KR100851131B1 (ko) 소스/드레인 전극, 박막 트랜지스터 기판, 그의 제조방법,및 표시 디바이스
JP2009282514A (ja) 表示装置用Ａｌ合金膜、表示装置およびスパッタリングターゲット
JP5357515B2 (ja) 表示装置用Ａｌ合金膜、表示装置およびスパッタリングターゲット
TW200914971A (en) Display device and sputtering target
JP2010134458A (ja) 表示装置用Ａｌ合金膜、表示装置およびスパッタリングターゲット
JP5096522B2 (ja) 表示デバイス
KR20070021067A (ko) 소스/드레인 전극, 트랜지스터 기판 및 그의 제조 방법, 및표시 디바이스
Kugimiya et al. Electrical Conduction across the Direct Contact between Indium–Tin Oxide and Al–Ni Alloy Layers

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20110921