CN102186130B - 一种摆率控制驱动电路 - Google Patents

一种摆率控制驱动电路 Download PDF

Info

Publication number
CN102186130B
CN102186130B CN201110043370.XA CN201110043370A CN102186130B CN 102186130 B CN102186130 B CN 102186130B CN 201110043370 A CN201110043370 A CN 201110043370A CN 102186130 B CN102186130 B CN 102186130B
Authority
CN
China
Prior art keywords
output
power
drive circuits
nmos
pmos
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201110043370.XA
Other languages
English (en)
Other versions
CN102186130A (zh
Inventor
冯之因
王传芳
陈军君
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
QIPAN MICROELECTRONIC (SHANGHAI) CO Ltd
Original Assignee
QIPAN MICROELECTRONIC (SHANGHAI) CO Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by QIPAN MICROELECTRONIC (SHANGHAI) CO Ltd filed Critical QIPAN MICROELECTRONIC (SHANGHAI) CO Ltd
Priority to CN201110043370.XA priority Critical patent/CN102186130B/zh
Publication of CN102186130A publication Critical patent/CN102186130A/zh
Application granted granted Critical
Publication of CN102186130B publication Critical patent/CN102186130B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Electronic Switches (AREA)
  • Amplifiers (AREA)

Abstract

本发明提供一种摆率控制驱动电路，该驱动电路通过设置开关电流源控制电路，产生稳定的输出电流对输出功率管的栅极寄生电容进行充放电，从而控制其开启/关闭，利用电流而非电平驱动输出功率管，使得输出信号的摆率受电流控制，从而达到减小EMI影响的目的；设置死区时序控制电路，利用输出功率管的栅极信号控制电流源的开启/关闭，将输出级PMOS/NMOS同时导通的时间最小化，从而有效地减小功率管间的馈通电流。本发明提供的驱动电路可以达到改善EMI，减小馈通电流和电源波动的目的。

Description

一种摆率控制驱动电路
技术领域
本发明涉及一种微电子功放驱动电路，具体涉及一种采用电流控制的摆率控制驱动电路。
背景技术
传统的音频功放市场中，主要存在模拟信号功放和数字信号功放，在模拟信号的功放中，AB类(也称为甲乙类)功放占据着较大的份额。其优点是，可以提供更好的总谐波失真加噪声(THD+N)表现，而馈通电流也可以保持在较低的水平。其缺点是，AB类功放的效率很低，通常情况下只能维持在50％左右，因此效率上的缺陷和散热问题的存在使得AB类音频功放在手持设备中的应用受到极大的限制。
在数字功放领域中，D类功放应用较为广泛，其效率通常可以达到90％以上，并且具有便于集成的优点，因而适合应用在手机或其他便携式的轻型设备中。
图1给出了一种典型的D类音频功放电路结构100包括一脉冲宽度调制电路(PWM)101，分别用于处理正相端信号PWM_P和反相端信号PWM_N的栅极驱动电路102、103，两对输出功率管MP10/MN10、MP20/MN20。由于脉宽调制信号频率大多设定在300k左右的高频，因此会在跳变沿(上升沿或者下降沿)会产生大量的高频分量，从而导致EMI电磁干扰问题，并且更容易在输出级引发闩锁效应。
输出驱动电路由反相器106、108或缓冲级107、109构成，因此输出电流瞬时可以达到一百毫安甚至数百毫安以上。
请同时参考图2，图2是现有技术驱动电路的信号图，负载电容(主要是输出功率管的寄生电容)会在瞬间完成充放电，从而导致输出级有大量馈通电流从电源端直接流向地。另外，由于电源端各种连接线都很长，因此会有较大的寄生电感，而输出的瞬时大电流便会在这些寄生电感上产生大的电源波动，并引起EMI问题。
输出功率管的寄生电容会在瞬时完成充放电。死区时间需要由RS触发器104/105等电路结构确定，这样的结构需要通过延时来控制功率输出管开启/关闭时间，通常不够准确，依然会存在电源馈通的问题，或者会增加输出信号的总谐波失真。
图2中输入信号401，输出功率管栅极电压402、403，输出电流404和输出信号405的波形示意图。可以看到，由于死区时间的影响，输出级的馈通电流十分明显，通常可以达到数百毫安以上。因此输出信号会有较大的过冲，而电源上波动也较为明显。
综上所述，现有技术的数字功放主要存在电磁干扰较大，容易产生馈通电流以及增加输出信号总谐波失真的缺陷。
发明内容
针对上述缺陷，本发明的目的是提供一种摆率控制驱动电路，以解决现有技术的D类音频功放容易产生馈通电流、电磁干扰现象较大以及增加输出信号总谐波失真的技术问题。
为实现上述目的，本发明采用了以下的技术方案：
一种摆率控制驱动电路，包括：
输入级脉冲宽度调制电路；
两组输出级功率管，分别对应该输入级脉冲宽度调制电路输出端的正相端信号和反相端信号，每组输出级功率管各包含一PMOS管和一NMOS功率管；
两栅极驱动电路，分别设置在所述输入级脉冲宽度调制电路的两输出端与对应的输出级功率管之间，该栅极驱动电路进一步包括：
一用以对所述PMOS管进行控制驱动的PMOS驱动电路和用来对所述NMOS管进行控制驱动的NMOS驱动电路；
两死区时序控制电路，用于防止电源馈通现象；
同时，所述输出级功率管的PMOS管输出信号和NMOS功率管输出信号，分别被反馈至所述PMOS驱动电路和所述NMOS驱动电路，当输出信号超过设定范围后减少控制电流，进而改善电源波动。
依照本发明较佳实施例所述的摆率控制驱动电路，所述PMOS驱动电路和NMOS驱动电路各包含两组开关电流源，用以产生稳定的输出电流对输出功率管的栅极寄生电容进行充/放电，从而控制其开启/关闭。
依照本发明较佳实施例所述的摆率控制驱动电路，所述死区时序控制电路是施密特触发器通过一与门与所述开关电源的开关的栅极连接。
依照本发明较佳实施例所述的摆率控制驱动电路，所述栅极驱动电路还包括一由两个反相器组成的输入缓冲元件，将所述输入级脉冲宽度调制电路的输出信号传输到所述PMOS驱动电路和NMOS驱动电路。
依照本发明较佳实施例所述的摆率控制驱动电路，
所述NMOS驱动电路的两开关电流源的节点信号反馈至所述PMOS驱动电路连接的死区时序控制电路；
所述PMOS驱动电路的两开关电流源的节点信号反馈至所述NMOS驱动电路连接的死区时序控制电路；
依照本发明较佳实施例所述的摆率控制驱动电路，所述输出功率管的输出信号同时反馈至PMOS驱动电路和NMOS驱动电路的对应开关电流源。
由于采用了以上的技术方案，使得本发明相比于现有技术具有如下的优点和积极效果：
第一、本发明提供的摆率控制驱动电路，通过设置开关电流源控制电路，产生稳定的输出电流对输出功率管的栅极寄生电容进行充放电，从而控制其开启/关闭，利用电流而非电平驱动输出功率管，使得输出信号的摆率受电流控制，从而达到减小EMI影响的目的；
第二、本发明的驱动电路中设置死区时序控制电路，利用输出功率管的栅极信号控制电流源的开启/关闭，将输出级PMOS/NMOS同时导通的时间最小化，从而有效地减小功率管间的馈通电流；并且采用反馈电路检测栅极驱动或输出信号后逐步减小输出电流，改变电流源输出电流，控制功率管开启/关闭时间，达到改善EMI，减小馈通电流和电源波动的目的。
当然，实施本发明内容的任何一个具体实施例，并不一定同时达到以上全部的技术效果。
附图说明
图1是现有技术的D类功放的结构图；
图2是现有技术的D类功放的信号波形图；
图3是本发明提供的驱动电路的架构图；
图4是图3中栅极驱动电路的一种实施例的架构图；
图5是依照图4所示的电路的输出信号波形图；
图6是本发明与现有技术的信号波形输出对比图。
具体实施方式
以下结合附图对本发明的几个优选实施例进行详细描述，但本发明并不仅仅限于这些实施例。本发明涵盖任何在本发明的精髓和范围上做的替代、修改、等效方法以及方案。为了使公众对本发明有彻底的了解，在以下本发明优选实施例中详细说明了具体的细节，而对本领域技术人员来说没有这些细节的描述也可以完全理解本发明。另外，为了避免对本发明的实质造成不必要的混淆，并没有详细说明众所周知的方法、过程、流程、元件和电路等。
本发明的核心思想在于：利用电流取代电平对输出管的栅极进行驱动控制，并利用反馈更合理地控制死区时间，防止电源馈通，从而达到有效改善电源馈通问题，以及大电流引起的电源波动和EMI问题的目的。
请参考图3，输入级脉冲宽度调制电路101，输出级功率管MP1/MN1，MP2/MN2，以及扬声器110均可沿用现有的设计结构，不多赘述。
本发明所提出的栅极驱动电路202、203中，分别包括了PMOS驱动电路221(231)，用于对输出PMOS功率管进行控制驱动，NMOS驱动电路222(232)，用于对输出NMOS功率管进行控制驱动，死区时序控制电路223/233，用于防止电源馈通现象。
输出功率管的输出信号OUT_P、OUT_N分别被反馈至PMOS驱动电路221(231)和NMOS驱动电路222(232)，在输出超过设定范围后进一步减小控制电流，从而有效地改善电源波动，以及EMI影响。
请参考图4，所示为根据本发明原理构建的具体电路图例，包括由反相器构成的输入缓冲模块30；由两个开关电流源321/322构成PMOS驱动电路221，其中一个开关电流源321还受到反馈信号311、312的控制；NMOS驱动电路222由两个开关电流源323/324构成，并且开关电流源324还受到反馈信号313、314的控制；图3中的死区时序控制电路241、242分别由施密特(schmitt)触发器331、332结合与门连接到开关电流源322的开关SW2或开关电流源323的开关SW3共同构成。
以下说明本发明中驱动电路的工作原理：
更具体的说，当输入信号由“低”变“高”，处于上升沿的时候，那么开关SW4首先被开启，而SW1被关闭，于是NMOS功率管MN1的寄生栅电容上的电荷开始通过开关电流源324被释放到地上，输出NMOS功率管的栅极电压NGD逐渐减小。栅极电压NGD通过路径342输入到死区时序控制电路223，经过施密特触发器331后与输入信号共同对开关SW2进行控制。也就是说，当NGD信号逐渐减小到阈值电压以下，开关SW2才被开启，于是PMOS功率管MP1寄生栅电容上的电荷才开始通过开关电流源322被释放到地。而就在开关SW2开启时，NMOS功率管MN1的栅极电压NGD已经小于阈值电压，输出NMOS功率管的漏电流显著减小且接近于零。当输出PMOS功率管MP1的栅极电压PGD达到阈值电压时，输出NMOS功率管几乎完全关闭，这样，便不再会有大电流直接从电源被馈通到地的现象出现。
同样，当输入信号由“高”变“低”，处于下降沿时，开关SW1首先被开启，而SW4被关闭，开关电流源321开始对输出PMOS功率管MP1的寄生栅电容进行充电，栅极电压PGD逐渐增大。当PGD信号逐渐增大到阈值电压以上，开关SW3才会被开启，于是开关电流源323开始对输出NMOS功率管MN1的寄生栅电容进行充电。因此输出NMOS功率管和输出PMOS功率管不存在同时导通的情况，也不会引起电源馈通问题。
对于开关电流源321、322、323、324，由于功率管的寄生栅电容可以认为是固定的，因此电流值的大小决定了栅极电压的摆率大小：V/t＝I/CL，即输出摆率正比于电流源的大小。为了尽可能减小馈通电流，NGD的下降沿摆率应大于PGD的下降沿摆率，同时NGD的上升沿摆率应小于PGD的上升沿摆率。另外，由于反馈的加入，电流源将会被进一步减小，从而使得输出信号的过冲幅度减小；同时，由于寄生电感而产生的电源波动也会随之减小；两者的改善都能有效减小EMI问题的影响。
通过图4所示的部分信号波形，结合图3所示摆率控制驱动电路结构，可以对本发明中的反馈控制有更直观的了解。曲线502给出了输出NMOS功率管栅极电压NGD的波形示意图，当输入信号由“低”变“高”时，开关SW4开启，NGD开始下降，放电电流为In1，摆率如曲线521所示；当NGD下降到VTn以下，通过反馈通路313改变开关电流源324，此时放电电流减小为In2，摆率如曲线522所示；而当OUT上升到VOUTn以上，通过反馈通路314再次改变开关电流源324，此时放电电流进一步减小为In3，摆率如曲线523所示。当NGD达到施密特触发器331的下降沿阈值电压后，开关SW2开启，输出PMOS功率管栅极电容开始以恒定电流Ip0放电，曲线503给出了PGD信号波形，其下降沿摆率如曲线530所示。
当输入信号由“高”变“低”时，开关SW1开启PGD开始上升，栅极寄生电容的充电电流为Ip1，摆率如曲线531所示；当PGD上升到VTp以上，通过反馈通路311改变开关电流源321，此时充电电流减小为Ip2，摆率如曲线532所示；而当输出电压OUT下降到VOUTn以下，通过反馈通路312再次改变电流源321，此时充电电流进一步减小为Ip3，摆率如曲线533所示。当PGD达到触发器332的上升沿阈值电压后，开关SW3开启，输出NMOS功率管栅极电容开始以恒定电流In0充电，NGD上升沿摆率如520所示。
由于不再依赖RS触发器和延时来确定死区时间，而是利用信号本身的特性来进行控制，所以，如曲线504所示，输出级的馈通电流在最大程度上得以抑制。而输出功率管栅极寄生电容的充放电电流受到了电流源的限制，通常仅在毫安级，相比现有技术减小了数十倍以上。而伴随该电流所产生的输出信号过冲，以及电源波动都会随电流的减小而有所改善。
图5给出了现有技术和本发明摆率控制驱动电路的对比示意图。波形曲线603、604分别是本发明摆率控制驱动电路中输出功率管栅极寄生电容充放电电流波形，相比现有技术下的电流波形601、602，本发明中该充放电电流值更小，但维持的时间较长；而在NGD下降沿和PGD上升沿，充电电流分成了3段，在保证输出信号跳变沿时间基本不变的条件下减小了功率管关闭(栅极驱动电压低于阈值电压)后的充放电所需的电流值。正是由于以上特性，本发明有效地利用摆率控制实现了减小电源波动和EMI影响的目的。
当然，作为本发明实施例的变形，死区时序控制电路可以有多种方式实现，其他专用的电压判断电路可以提供更加优越的精度控制；开关电流源控制电路的实现也可以采用本领域其他手段实现，重点在于利用输入信号和死区时序控制电路输出信号共同控制电流源的开启和关闭。反馈电路部分重点在于检测并限制输出信号的摆率，检测点可以取不同与本发明中的信号源或选取不同的判断阈值，甚至可以采用模拟的方法连续地改变电流源输出电流，使得输出NMOS功率管栅极电容的放电电流在输出级信号OUT的上升过程中，随其电压值的增大而减小，而输出PMOS功率管栅极电容的充电电流在输出级信号OUT的下降过程中，随其电压值的减小而减小。
综上所述，本发明具有以下的优点和积极效果：
第一、本发明提供的摆率控制驱动电路，通过设置开关电流源控制电路，产生稳定的输出电流对输出功率管的栅极寄生电容进行充放电，从而控制其开启/关闭，利用电流而非电平驱动输出功率管，使得输出信号的摆率受电流控制，从而达到减小EMI影响的目的；
第二、本发明的驱动电路中设置死区时序控制电路，利用输出功率管的栅极信号控制电流源的开启/关闭，将输出级PMOS/NMOS同时导通的时间最小化，从而有效地减小功率管间的馈通电流；并且采用反馈电路检测栅极驱动或输出信号后逐步减小输出电流，改变电流源输出电流，控制功率管开启/关闭时间，达到改善EMI，减小馈通电流和电源波动的目的。
本发明优选实施例只是用于帮助阐述本发明。优选实施例并没有详尽叙述所有的细节，也不限制该发明仅为所述的具体实施方式。显然，根据本说明书的内容，可作很多的修改和变化。本说明书选取并具体描述这些实施例，是为了更好地解释本发明的原理和实际应用，从而使所属技术领域技术人员能很好地利用本发明。本发明仅受权利要求书及其全部范围和等效物的限制。

Claims (4)

1.一种摆率控制驱动电路，其特征在于，包括：
输入级脉冲宽度调制电路；
两组输出级功率管，分别对应该输入级脉冲宽度调制电路输出端的正相端信号和反相端信号，每组输出级功率管各包含一PMOS管和一NMOS功率管；
两栅极驱动电路，分别设置在所述输入级脉冲宽度调制电路的两输出端与对应的输出级功率管之间，该栅极驱动电路进一步包括:
一用以对所述PMOS管进行控制驱动的PMOS驱动电路和用来对所述NMOS管进行控制驱动的NMOS驱动电路；
两死区时序控制电路，用于防止电源馈通现象；
同时，所述输出级功率管的PMOS管输出信号和NMOS功率管输出信号，分别被反馈至所述PMOS驱动电路和所述NMOS驱动电路，当输出信号超过设定范围后减少控制电流，进而改善电源波动；
所述PMOS驱动电路和NMOS驱动电路各包含两组开关电流源，用以产生稳定的输出电流对输出功率管的栅极寄生电容进行充/放电，从而控制其开启/关闭；
所述死区时序控制电路是施密特触发器通过一与门与所述开关电源的开关的栅极连接。
2.如权利要求1所述的摆率控制驱动电路，其特征在于，所述栅极驱动电路还包括一由两个反相器组成的输入缓冲元件，将所述输入级脉冲宽度调制电路的输出信号传输到所述PMOS驱动电路和NMOS驱动电路。
3.如权利要求1所述的摆率控制驱动电路，其特征在于，
所述NMOS驱动电路的两开关电流源的节点信号反馈至所述PMOS驱动电路连接的死区时序控制电路；
所述PMOS驱动电路的两开关电流源的节点信号反馈至所述NMOS驱动电路连接的死区时序控制电路。
4.如权利要求1所述的摆率控制驱动电路，其特征在于，所述输出功率管的输出信号同时反馈至PMOS驱动电路和NMOS驱动电路的对应开关电流源。
CN201110043370.XA 2011-02-23 2011-02-23 一种摆率控制驱动电路 Active CN102186130B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201110043370.XA CN102186130B (zh) 2011-02-23 2011-02-23 一种摆率控制驱动电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110043370.XA CN102186130B (zh) 2011-02-23 2011-02-23 一种摆率控制驱动电路

Publications (2)

Publication Number Publication Date
CN102186130A CN102186130A (zh) 2011-09-14
CN102186130B true CN102186130B (zh) 2017-07-07

Family

ID=44572189

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110043370.XA Active CN102186130B (zh) 2011-02-23 2011-02-23 一种摆率控制驱动电路

Country Status (1)

Country Link
CN (1) CN102186130B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103066988B (zh) * 2012-12-18 2015-07-01 深圳国微技术有限公司 一种限制输出端电压摆率的接口电路及其实现方法
CN105099163B (zh) * 2014-05-07 2017-12-19 中航（重庆）微电子有限公司 一种改善emi和开关杂讯的电路及方法
WO2021189282A1 (zh) * 2020-03-25 2021-09-30 深圳市汇顶科技股份有限公司 驱动电路以及相关芯片

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1494762A (zh) * 2001-01-29 2004-05-05 ��к������ʽ���� 音频再生装置及方法
CN1968007A (zh) * 2005-11-16 2007-05-23 弥亚微电子（上海）有限公司 一种适用于低压载波通信的数字功率放大器
CN101087139A (zh) * 2007-07-10 2007-12-12 中国人民解放军国防科学技术大学 可进行信号摆率修正的lvds驱动电路
CN101150297A (zh) * 2006-09-18 2008-03-26 晶豪科技股份有限公司 半波式脉冲宽度调制式d类音频放大器
CN101630953A (zh) * 2009-06-29 2010-01-20 无锡市晶源微电子有限公司 一种同步整流型转换器的死区时间调整装置
CN101814900A (zh) * 2010-04-15 2010-08-25 无锡辐导微电子有限公司 D类音频放大器及其输出非线性改善方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1494762A (zh) * 2001-01-29 2004-05-05 ��к������ʽ���� 音频再生装置及方法
CN1968007A (zh) * 2005-11-16 2007-05-23 弥亚微电子（上海）有限公司 一种适用于低压载波通信的数字功率放大器
CN101150297A (zh) * 2006-09-18 2008-03-26 晶豪科技股份有限公司 半波式脉冲宽度调制式d类音频放大器
CN101087139A (zh) * 2007-07-10 2007-12-12 中国人民解放军国防科学技术大学 可进行信号摆率修正的lvds驱动电路
CN101630953A (zh) * 2009-06-29 2010-01-20 无锡市晶源微电子有限公司 一种同步整流型转换器的死区时间调整装置
CN101814900A (zh) * 2010-04-15 2010-08-25 无锡辐导微电子有限公司 D类音频放大器及其输出非线性改善方法

Also Published As

Publication number Publication date
CN102186130A (zh) 2011-09-14

Similar Documents

Publication Publication Date Title
US10171049B2 (en) Class-D amplifier circuits
US10333477B2 (en) Switched capacitor house of cards power amplifier
US20120142304A1 (en) Power Amplifiers for Wireless Systems
US7830209B1 (en) Signal level selected efficiency in a charge pump power supply for a consumer device audio power output stage
Yousefzadeh et al. Three-level buck converter for envelope tracking in RF power amplifiers
US9431894B2 (en) Inductance variation based compensation in boost converter
US9209757B1 (en) Energy-efficient personal audio device output stage with signal polarity-dependent power supply update rate
CN101345475B (zh) 电荷泵驱动电路
CN105071651B (zh) 一种环路补偿方法及电路
US20120235730A1 (en) Charge pump surge current reduction
US11606642B2 (en) Driver circuits
KR101704609B1 (ko) 플로팅 레일들을 갖는 스위칭 전력 스테이지들을 포함하는 차지-리사이클링 회로들
US8008969B1 (en) Single supply class-D amplifier
CN102186130B (zh) 一种摆率控制驱动电路
Sung et al. Envelope modulator for 1.5-W 10-MHz LTE PA without AC coupling capacitor achieving 86.5% peak efficiency
CN102811026A (zh) 用于抑制噪声的d类音频功率放大器及其音频信号处理方法
Zhang et al. A high-linearity and low-EMI multilevel class-D amplifier
CN102522880A (zh) 频率自适应斜坡补偿电路
US10158288B2 (en) Apparatus and method of a slope regulator and regulation slope of switching power FETs
EP2514084B1 (en) High voltage tolerant inverting charge pump
CN110233603A (zh) 一种带谐波抑制的cmos d类放大器电路
CN210864451U (zh) Dc-dc转换器
CN104467810B (zh) 一种数字整形方法和采用该方法的时钟系统
Siniscalchi et al. A 20W/channel class-D amplifier with significantly reduced common-mode radiated emissions
EL KHADIRI et al. Design of class-D audio power amplifiers in 130 nm SOI-BCD technology for automotive applications

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
GR01 Patent grant
GR01 Patent grant