CN101630953A - 一种同步整流型转换器的死区时间调整装置 - Google Patents

Abstract

一种同步整流型转换器的死区时间调整装置，可应用于电源管理、D类音频功率放大器等芯片之中，包括控制逻辑，PMOS管、NMOS管与电阻，其特征在于：所述控制逻辑与NMOS管连接，所述PMOS管与电阻连接，NMOS管与电阻连接，并且PMOS管与电阻连接是否接入所述死区时间调整，NMOS管与电阻连接是否接入所述死区时间调整，控制逻辑与NMOS管连接是否接入所述死区时间调整，以控制死区时间。本发明提供了一种高效、低功耗，节能环保的死区时间调整的实现方法，对各种干扰影响适应性强，能够广泛地运用在电源管理、D类音频功率放大器等芯片之中。

Description

一种同步整流型转换器的死区时间调整装置

技术领域

本发明涉及一种同步整流型转换器的死区时间调整的装置，尤其是一种用于集成电路内部的同步整流型转换器的死区时间调整，包括升压型、降压型与升降压型。

背景技术

目前，对于DC/DC变换器中的同步整流型转换器，为了使开关管与整流管不同时导通，必须加上死区时间控制。对于不同的电流情况，若控制不好导通与关断时间，有可能降低效率。

现在，同步整流型转换器的死区时间控制，一般采用固定死区时间控制。功率管的栅极驱动，一般由较大宽长比的MOS管直接驱动。这时，电路正常工作的空载电流被固定，没有办法进一步优化，降低了电路空载工作时的效率。

为了提高电路空载工作时的效率，一种同步整流型转换器的死区时间调整方案，成为优选方案。

发明内容

技术问题：本发明的目的是提出一种同步整流型转换器的死区时间调整装置，该装置利用在功率管的栅极驱动中加入支路分流MOS管与死区时间调整电阻，提高输出效率，降低工作电流，节省能源。

技术方案：本发明属于一种同步整流型转换器的死区时间调整装置，该装置包括控制逻辑器件、功率输出电路的第一功率输出管和第二功率输出管、PMOS管和NMOS管与死区时间调整电阻组成的死区时间调整电路；所述控制逻辑器件包括第一反相器、第二反相器、第三反相器、第一与非门和第十九NMOS管；第一反相器的输入端接信号，第一反相器的输出端接第一与非门的一个输入端，第一与非门的另一个输入端接第三反相器的输出端，第一与非门的输出端接第二反相器的输入端和第十九NMOS管的栅端，第二反相器的输出端接第十九NMOS管的漏端和第十八NMOS管的栅端；第三反相器的输入端接第六电阻、第七电阻、第十一电阻、第十二电阻、第十五电阻、第十六电阻、第十七电阻和第十八电阻的连接点；所述PMOS管、NMOS管的漏端分别与死区时间调整电阻连接。

对于功率输出电路的第一功率输出管而言，死区时间调整电阻的第一电阻、第二电阻、第三电阻串接在第一PMOS管的漏端与第一NMOS管之间；

第六电阻的一端分别与第七电阻、第十一电阻、第十二电阻、第十五电阻、第十六电阻、第十七电阻、第十八电阻的一端星形连接，第六电阻的另一端接第二PMOS管的漏端；

第一电阻和第四电阻的连接点接第一PMOS管的漏端，第四电阻的另一端接第二PMOS管的栅端，第一电阻和第二电阻的连接点分别接第三PMOS管、第四PMOS管、第五PMOS管、第六PMOS管的栅端；

第三电阻和第五电阻的连接点分别接第一NMOS管的漏端、第二NMOS管、第三NMOS管、第四NMOS管、第五NMOS管的栅端，第五电阻的另一端接第六NMOS管、第七NMOS管的栅端；

第二电阻和第三电阻的连接点接第八NMOS管的栅端，第一电阻和第二电阻的连接点接第九NMOS管的栅端；第十一电阻接第二NMOS管的漏端，第十二电阻接第三NMOS管的漏端，第十三电阻接第四NMOS管的漏端，第十四电阻接第五NMOS管的漏端，第十五电阻接第六NMOS管的漏端，第十六电阻接第七NMOS管的漏端，第十七电阻接第八NMOS管的漏端，第十八电阻接第九NMOS管的漏端。

对于功率输出电路的第二功率输出管而言，所述死区时间调整电阻的第十九电阻、第二十电阻、第二十一电阻、第二十二电阻串联连接在第七PMOS管的漏端与第十NMOS管的漏端之间；

第二十六电阻的一端与第二十八电阻、第三十电阻、第三十二电阻、第三十四电阻、第三十六电阻、第三十八电阻、第四十电阻、第四十一电阻的一端星形连接，

第十九电阻与第二十四电阻的连接点接第七PMOS管的漏端和第十三PMOS管、第十四PMOS管的栅端，第二十三电阻和第二十四电阻的连接点接第八PMOS管的漏端与第十一PMOS管、第十二PMOS管的栅端，第二十三电阻另一端接第九PMOS管、第十PMOS管的栅端，第十九电阻和第二十电阻的连接点接第十五PMOS管、第十六PMOS管与第十七NMOS管的栅端，

第二十六电阻接第九PMOS管的漏端，第二十八电阻接第十一PMOS管的漏端，第三十电阻接第十三PMOS管的漏端，第三十二电阻接第十五PMOS管的漏端，

第二十二电阻和第二十五电阻的连接点接第十NMOS管的漏端和第十一NMOS管的栅端，第二十五电阻的另一端接第十二NMOS管、第十三NMOS管的栅端，第二十一电阻和第二十二电阻的连接点接第十四NMOS管、第十五NMOS管的栅端，第二十电阻和第二十一电阻的连接点接第十六NMOS管的栅端；第三十四电阻接第十一NMOS管的漏端，第三十六电阻接第十三NMOS管的漏端，第三十八电阻接第十五NMOS管的漏端，第四十电阻接第十七NMOS管的漏端，第四十一电阻接第十八NMOS管的漏端。

有益效果：本发明的优点在于：提出了一种高效率，低功耗，同步整流型转换器的死区时间调整的实现装置，这种装置具有对各种干扰影响适应性强的优势，能够广泛地运用在电源管理、D类音频功率放大器等芯片之中。

附图说明

图1是本发明在电源管理系统中的位置示意图。

图2是本发明的死区时间调整电路示意图。

图3是本发明的死区时间调整时序图。

具体实施方式

所述PMOS管与电阻连接是否接入所述死区时间调整，NMOS管与电阻连接是否接入所述死区时间调整，控制逻辑与NMOS管连接是否接入所述死区时间调整，以控制死区时间。

对于驱动PMOS管MP而言，所述电阻包括，第一电阻R1、第二电阻R2、第三电阻R3、第四电阻R4和第五电阻R5串联，第六电阻R6、第七电阻R7、第十一电阻R11、第十二电阻R12、第十五电阻R15、第十六电阻R16、第十七电阻R17和第十八电阻R18星形连接，第八电阻R8、第九电阻R9，第十电阻R10，第十三电阻R13和第十四电阻R14做预留。第一电阻R1和第四电阻R4的连接点接第一PMOS管P1的漏端，第四电阻R4的另一端接第二PMOS管P2的栅端，第一电阻R1和第二电阻R2的连接点接第三PMOS管P3、第四PMOS管P4、第五PMOS管P5、第六PMOS管P6的栅端，第六电阻R6接第二PMOS管P2的漏端，第七电阻R7接第三PMOS管P3的漏端，第八电阻R8接第四PMOS管P4的漏端，第九电阻R9接第五PMOS管P5的漏端，第十电阻R10接第六PMOS管P6的漏端。第三电阻R3和第五电阻R5的连接点接第一NMOS管N1的漏端与第二NMOS管N2、第三NMOS管N3、第四NMOS管N4、第五NMOS管N5的栅端，第五电阻R5的另一端接第六NMOS管N6、第七NMOS管N7的栅端，第二电阻R2和第三电阻R3的连接点接第八NMOS管N8的栅端，第一电阻R1和第二电阻R2的连接点接第九NMOS管N9的栅端。第十一电阻R11接第二NMOS管N2的漏端，第十二电阻R12接第三NMOS管N3的漏端，第十三电阻R13接第四NMOS管N4的漏端，第十四电阻R14接第五NMOS管N5的漏端，第十五电阻R15接第六NMOS管N6的漏端，第十六电阻R16接第七NMOS管N7的漏端，第十七电阻R17接第八NMOS管N8的漏端，第十八电阻R18接第九NMOS管N9的漏端。

对于驱动NMOS管MN而言，所述电阻包括，第十九电阻R19、第二十电阻R20、第二十一电阻R21、第二十二电阻R22、第二十三电阻R23、第二十四电阻R24和第二十五电阻R25串联，第二十六电阻R26、第二十八电阻R28、第三十电阻R30、第三十二电阻R32、第三十四电阻R34、第三十六电阻R36、第三十八电阻R38、第四十电阻R40和第四十一电阻R41星形连接，第二十七电阻R27、第二十九电阻R29，第三十一电阻R31，第三十三电阻R33、第三十五电阻R35、第三十七电阻R37和第三十九电阻R39做预留。第十九电阻R19和第二十四电阻R24的连接点接第七PMOS管P7的漏端与第十三PMOS管P13、第十四PMOS管P14的栅端，第二十三电阻R23和第二十四电阻R24的连接点接第八PMOS管P8的漏端与第十一PMOS管P11、第十二PMOS管P12的栅端，第二十三电阻R23另一端接第九PMOS管P9、第十PMOS管P10的栅端，第十九电阻R19和第二十电阻R20的连接点接第十五PMOS管P15、第十六PMOS管P16与第十七NMOS管N17的栅端，第二十六电阻R26接第九PMOS管P9的漏端，第二十七电阻R27接第十PMOS管P10的漏端，第二十八电阻R28接第十一PMOS管P11的漏端，第二十九电阻R29接第十二PMOS管P12的漏端，第三十电阻R30接第十三PMOS管P13的漏端，第三十一电阻R31接第十四PMOS管P14的漏端，第三十二电阻R32接第十五PMOS管P15的漏端，第三十三电阻R33接第十六PMOS管P16的漏端，第二十二电阻R22和第二十五电阻R25的连接点接第十NMOS管N10的漏端与第十一NMOS管N11的栅端，第二十五电阻R25的另一端接第十二NMOS管N12、第十三NMOS管N13的栅端，第二十一电阻R21和第二十二电阻R22的连接点接第十四NMOS管N14、第十五NMOS管N15的栅端，第二十电阻R20和第二十一电阻R21的连接点接第十六NMOS管N16的栅端，第三十四电阻R34接第十一NMOS管N11的漏端，第三十五电阻R35接第十二NMOS管N12的漏端，第三十六电阻R36接第十三NMOS管N13的漏端，第三十七电阻R37接第十四NMOS管N14的漏端，第三十八电阻R38接第十五NMOS管N15的漏端，第三十九电阻R39接第十六NMOS管N16的漏端，第四十电阻R40接第十七NMOS管N17的漏端，第四十一电阻R41接第十八NMOS管N18的漏端。

所述控制逻辑包括第一反相器INV1，第二反相器INV2，第三反相器INV3，第一与非门ND1，第十九NMOS管N19，第一反相器INV1的输入端接信号SN，第一反相器INV1的输出接第一与非门ND1的一个输入端，第一与非门ND1的另一个输入端接第三反相器INV3的输出端，第一与非门ND1的输出端接第二反相器INV2的输入端、第十九NMOS管N19的栅端，第二反相器INV2的输出端接第十九NMOS管N19的漏端，第三反相器INV3的输入端接第六电阻R6、第七电阻R7、第十一电阻R11、第十二电阻R12、第十五电阻R15、第十六电阻R16、第十七电阻R17、第十八电阻R18的连接点。

如图1所示：在应用系统中，同步整流型转换器的死区时间调整是一个独立的模块。

如图2所示：同步信号控制第十七PMOS管MP与第二十NMOS管MN，同步信号要保证第十七PMOS管MP关闭后延迟一段时间t1后再打开第二十NMOS管MN，第二十NMOS管MN关闭后延迟一段时间t2后再打开第十七PMOS管MP，这样就避免了第十七PMOS管MP与第二十NMOS管MN同时导通，电源到地不会直通。死区时间粗调采用电容延迟产生固定时间，图2是死区时间微调，采用PMOS管、NMOS管与电阻结合支路分流的方法微调死区时间。

(1)对于升压型转换器，供电电源采用输出电源VOUT。

第十七PMOS管MP是整流管，控制第十七PMOS管MP的部分，采用电阻分级导通策略，在上升沿与下降沿转换时产生一定的延迟时间。计算方法如下：

控制第十七PMOS管MP的上升沿：

C_MP＝C_OX×(W×L)_MP，C_P2＝C_OX×(W×L)_P2，C_P3＝C_OX×(W×L)_P3

τ≈(R₆//R₇)×C_MP+(R₁+R₂+R₃+R₄)×C_P2+(R₂+R₃)×C_P3①

控制第十七PMOS管MP的下降沿：

C_N2＝C_OX×(W×L)_N2，C_N3＝C_OX×(W×L)_N3，C_N6＝C_OX×(W×L)_N6，C_N7＝C_OX×(W×L)_N7，

C_N8＝C_OX×(W×L)_N8，C_N9＝C_OX×(W×L)_N9

τ≈(R₁₁//R₁₂//R₁₅//R₁₆//R₁₇//R₁₈)×C_MP+(R₁+R₂+R₃)×(C_N2+C_N3)+(R₁+R₂+R₃+R₅)×(C_N6+C_N7)+(R₁+R₂)×C_N8+R₁×C_N9        ②

同理，第二十NMOS管MN是开关管，控制第二十NMOS管MN的部分，采用电阻分级导通策略，在上升沿与下降沿转换时产生一定的延迟时间。计算方法如下：

控制第二十NMOS管MN的上升沿：

C_MN＝C_OX×(W×L)_MN，C_P9＝C_OX×(W×L)_P9，C_P11＝C_OX×(W×L)_P11，C_P13＝C_OX×(W×L)_P13，

C_P15＝C_OX×(W×L)_P15

τ≈(R₂₆//R₂₈//R₃₀//R₃₂)×C_MN+(R₁₉+R₂₀+R₂₁+R₂₂+R₂₃+R₂₄)×C_P9+(R₁₉+R₂₀+R₂₁+R₂₂+R₂₄)×C_P11+(R₁₉+R₂₀+R₂₁+R₂₂)×C_P13+(R₂₀+R₂₁+R₂₂)×C_P15

                                                 ③

控制第二十NMOS管MN的下降沿：

C_N11＝C_OX×(W×L)_N11，C_N13＝C_OX×(W×L)_N13，C_N15＝C_OX×(W×L)_N15，

C_N17＝C_OX×(W×L)_N17，C_N18＝C_OX×(W×L)_N18

τ≈(R₃₄//R₃₆//R₃₈//R₄₀//R₄₁)×C_MN+(R₁₉+R₂₀+R₂₁+R₂₂)×C_N11+(R₁₉+R₂₀+R₂₁+R₂₂+R₂₅)×C_N13+(R₁₉+R₂₀+R₂₁)×C_N15+R₁₉×C_N17   ④

(2)对于降压型转换器，供电电源采用输入电源VIN。

第十七PMOS管MP是开关管，控制第十七PMOS管MP的部分，采用电阻分级导通策略，在上升沿与下降沿转换时产生一定的延迟时间。计算方法与上式①、②相同。

第二十NMOS管MN是整流管，控制第二十NMOS管MN的部分，采用电阻分级导通策略，在上升沿与下降沿转换时产生一定的延迟时间。计算方法与上式③、④相同。

对于上述死区时间调整，控制第十七PMOS管MP的部分，若支路的NMOS管与电阻串接个数不变，支路的PMOS管与电阻串接的越多，波形往前移，死区时间t1增加；若支路的PMOS管与电阻串接个数不变，支路的NMOS管与电阻串接的越多，波形往前移，死区时间t2减少。控制第二十NMOS管MN的部分，若支路的NMOS管与电阻串接个数不变，支路的PMOS管与电阻串接的越多，波形往前移，死区时间t1减少；若支路的PMOS管与电阻串接个数不变，支路的NMOS管与电阻串接的越多，波形往前移，死区时间t2增加。

Claims (3)

1、一种同步整流型转换器的死区时间调整装置，其特征在于该装置包括控制逻辑器件、功率输出电路的第一功率输出管(MP)和第二功率输出管(MN)、PMOS管和NMOS管与死区时间调整电阻组成的死区时间调整电路；所述控制逻辑器件包括第一反相器(INV1)、第二反相器(INV2)、第三反相器(INV3)、第一与非门(ND1)和第十九NMOS管(N19)；第一反相器(INV1)的输入端接信号(SN)，第一反相器(INV1)的输出端接第一与非门(ND1)的一个输入端，第一与非门(ND1)的另一个输入端接第三反相器(INV3)的输出端，第一与非门(ND1)的输出端接第二反相器(INV2)的输入端和第十九NMOS管(N19)的栅端，第二反相器(INV2)的输出端接第十九NMOS管(N19)的漏端和第十八NMOS管(N18)的栅端；第三反相器(INV3)的输入端接第六电阻(R6)、第七电阻(R7)、第十一电阻(R11)、第十二电阻(R12)、第十五电阻(R15)、第十六电阻(R16)、第十七电阻(R17)和第十八电阻(R18)的连接点；所述PMOS管、NMOS管的漏端分别与死区时间调整电阻连接。

2、如权利要求1所述的一种同步整流型转换器的死区时间调整装置，其特征在于：对于功率输出电路的第一功率输出管(MP)而言，死区时间调整电阻的第一电阻(R1)、第二电阻(R2)、第三电阻(R3)串接在第一PMOS管(P1)的漏端与第一NMOS管(N1)之间；

第六电阻(R6)的一端分别与第七电阻(R7)、第十一电阻(R11)、第十二电阻(R12)、第十五电阻(R15)、第十六电阻(R16)、第十七电阻(R17)、第十八电阻(R18)的一端星形连接，第六电阻(R6)的另一端接第二PMOS管(P2)的漏端；

第一电阻(R1)和第四电阻(R4)的连接点接第一PMOS管(P1)的漏端，第四电阻(R4)的另一端接第二PMOS管(P2)的栅端，第一电阻(R1)和第二电阻(R2)的连接点分别接第三PMOS管(P3)、第四PMOS管(P4)、第五PMOS管(P5)、第六PMOS管(P6)的栅端；

第三电阻(R3)和第五电阻(R5)的连接点分别接第一NMOS管(N1)的漏端、第二NMOS管(N2)、第三NMOS管(N3)、第四NMOS管(N4)、第五NMOS管(N5)的栅端，第五电阻(R5)的另一端接第六NMOS管(N6)、第七NMOS管(N7)的栅端；

第二电阻(R2)和第三电阻(R3)的连接点接第八NMOS管(N8)的栅端，第一电阻(R1)和第二电阻(R2)的连接点接第九NMOS管(N9)的栅端；第十一电阻(R11)接第二NMOS管(N2)的漏端，第十二电阻(R12)接第三NMOS管(N3)的漏端，第十三电阻(R13)接第四NMOS管(N4)的漏端，第十四电阻(R14)接第五NMOS管(N5)的漏端，第十五电阻(R15)接第六NMOS管(N6)的漏端，第十六电阻(R16)接第七NMOS管(N7)的漏端，第十七电阻(R17)接第八NMOS管(N8)的漏端，第十八电阻(R18)接第九NMOS管(N9)的漏端。

3、如权利要求1所述的一种同步整流型转换器的死区时间调整装置，其特征在于：对于功率输出电路的第二功率输出管(MN)而言，所述死区时间调整电阻的第十九电阻(R19)、第二十电阻(R20)、第二十一电阻(R21)、第二十二电阻(R22)串联连接在第七PMOS管(P7)的漏端与第十NMOS管(N10)的漏端之间；

第二十六电阻(R26)的一端与第二十八电阻(R28)、第三十电阻(R30)、第三十二电阻(R32)、第三十四电阻(R34)、第三十六电阻(R36)、第三十八电阻(R38)、第四十电阻(R40)、第四十一电阻(R41)的一端星形连接，

第十九电阻(R19)与第二十四电阻(R24)的连接点接第七PMOS管(P7)的漏端和第十三PMOS管(P13)、第十四PMOS管(P14)的栅端，第二十三电阻(R23)和第二十四电阻(R24)的连接点接第八PMOS管(P8)的漏端与第十一PMOS管(P11)、第十二PMOS管(P12)的栅端，第二十三电阻(R23)另一端接第九PMOS管(P9)、第十PMOS管(P10)的栅端，第十九电阻(R19)和第二十电阻(R20)的连接点接第十五PMOS管(P15)、第十六PMOS管(P16)与第十七NMOS管(N17)的栅端，

第二十六电阻(R26)接第九PMOS管(P9)的漏端，第二十八电阻(R28)接第十一PMOS管(P11)的漏端，第三十电阻(R30)接第十三PMOS管(P13)的漏端，第三十二电阻(R32)接第十五PMOS管(P15)的漏端，

第二十二电阻(R22)和第二十五电阻(R25)的连接点接第十NMOS管(N10)的漏端和第十一NMOS管(N11)的栅端，第二十五电阻(R25)的另一端接第十二NMOS管(N12)、第十三NMOS管(N13)的栅端，第二十一电阻(R21)和第二十二电阻(R22)的连接点接第十四NMOS管(N14)、第十五NMOS管(N15)的栅端，第二十电阻(R20)和第二十一电阻(R21)的连接点接第十六NMOS管(N16)的栅端；第三十四电阻(R34)接第十一NMOS管(N11)的漏端，第三十六电阻(R36)接第十三NMOS管(N13)的漏端，第三十八电阻(R38)接第十五NMOS管(N15)的漏端，第四十电阻(R40)接第十七NMOS管(N17)的漏端，第四十一电阻(R41)接第十八NMOS管(N18)的漏端。

Images