CN102184921A - 用于半导体器件和系统的电流传感器 - Google Patents

用于半导体器件和系统的电流传感器 Download PDF

Info

Publication number
CN102184921A
CN102184921A CN2010106247103A CN201010624710A CN102184921A CN 102184921 A CN102184921 A CN 102184921A CN 2010106247103 A CN2010106247103 A CN 2010106247103A CN 201010624710 A CN201010624710 A CN 201010624710A CN 102184921 A CN102184921 A CN 102184921A
Authority
CN
China
Prior art keywords
semiconductor
based end
current sensor
electrically coupled
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2010106247103A
Other languages
English (en)
Inventor
D·A·格德哈
F·希伯特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intersil Corp
Intersil Americas LLC
Original Assignee
Intersil Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US12/886,763 external-priority patent/US20110210956A1/en
Application filed by Intersil Inc filed Critical Intersil Inc
Publication of CN102184921A publication Critical patent/CN102184921A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/4175—Source or drain electrodes for field effect devices for lateral devices where the connection to the source or drain region is done through at least one part of the semiconductor substrate thickness, e.g. with connecting sink or with via-hole
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7815—Vertical DMOS transistors, i.e. VDMOS transistors with voltage or current sensing structure, e.g. emulator section, overcurrent sensing cell
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Measurement Of Current Or Voltage (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

一种可以被用于测量流经直流(DC)到直流转换器或其他器件的半导体基底的电流的电流传感器。电流传感器可以提供在DC到DC转换器的操作期间的连续测量。在一个实施方式中，第一电流传感器可以被用于测量通过高侧晶体管的电流，并且第二电流传感器可以被用于测量通过低侧晶体管的电流。在另一实施方式中，无论高侧晶体管是开启还是关闭、低侧晶体管是开启还是关闭，或者在高侧晶体管或低侧晶体管的转换期间，单个电流传感器可以被用于测量通过半导体基底的电流。

Description

用于半导体器件和系统的电流传感器
相关申请的交叉引用
本申请要求于2010年2月26日提交的第61/308,565号美国临时申请的权益，并且与于2010年6月24日公布的第2010-0155836-A1号美国专利公开和于2009年12月30日提交的第61/291,107号美国临时申请相关，其全部在此通过引用被全文并入。
本教导的描述
对本教导的示范性实施方式在下面详细地作出参考，其例子以附图来说明。在任何可能之处，贯穿附图使用相同的参考数字，以指出相同或相似的部件。并入并组成该说明书的一部分的附图说明本教导的实施方式连同描述，用来解释本教导的原理。在图中：
图1是描绘根据本教导的一个实施方式的结构的一部分的截面，该结构可以包括垂直扩散金属氧化物半导体(VDMOS)器件、横向扩散金属氧化物半导体(LDMOS)和电流感测电极的布置；
图2是描绘可以包括具有单独的底电极的两个电流传感器的结构的一部分的截面；
图3是描绘可以包括顶电极的结构的一部分的截面，顶电极电接触半导体基底的顶面以便完全的半导体基底厚度可以被用于电流测量；
图4是描绘可以包括注入式电极部分的结构的一部分的截面；
图5是描绘可以包括单个电流传感器的结构的截面；
图6是描绘根据本教导的器件的截面，其包括引线框架、键合线和连接到引线框架的管芯焊盘的功率管芯；
图7是本教导的实施方式的示意性描绘；
图8是根据本教导的实施方式，描绘在DC到DC转换器的仿真操作期间测量电流以确定在器件的设计期间的感测电极的放置的曲线图；
图9是根据本教导的实施方式的电子系统；以及
图10-24是描绘在本教导的实施方式期间形成的中间结构的截面。
应当注意的是图的一些细节已经被简单化并且被绘制以帮助发明性的实施方式的理解而不是主张严格的结构精确度、细节和比例。
现在，对于本教导的示范性实施方式，参考将被详细地作出，其例子在附图中被说明。
美国专利申请序列号12/470,229(在下文中，“S/N‘229’”)描述DC到DC功率转换器(在下文中，“转换器”)，该转换器可以包括作为高侧功率金属氧化物半导体场效应晶体管(MOSFET)的N型LDMOS和作为低侧功率MOSFET的N型VDMOS。图1功率转换器器件10描绘可以在第一位置包括LDMOS FET的高侧晶体管12和可以在第二位置包括VDMOS的低侧晶体管14。在单个半导体基底上具有高侧功率MOSFET和低侧功率MOSFET的器件，在此被称作“功率管芯”，其是单个半导体管芯的部分。
本教导的实施方式可以包括与一个或多个电流传感器一起的‘229的功率管芯的方法和结构，其可以由一个或多个电流感测电阻(在此被称作“感测电阻”或“传感器”)提供，如在此所描述的。本教导的实施方式同样可以与其他半导体器件晶体管一起使用，例如具有至半导体基底的欧姆接触和垂直电流的晶体管。
图1结构可以包括半导体基底20，例如半导体晶片、半导体晶片的一部分或外延半导体层。器件还可以包括外延层32以及其他层，其形成在半导体基底20之上并且掺杂或注入半导体基底内的区域。在所描绘的结构中，器件包括半导体基底20，例如硅基底，其具有在半导体基底20上形成的N型外延层32。尽管具有仅一个电流传感器或多于两个电流传感器的器件是预期的，而图1进一步根据本教导描绘两个电流传感器。第一电流传感器21包括顶电极22、晶体管栅极屏蔽物16的较低延伸部分18和底电极38。底电极38可以是形成在半导体基板20的背侧的金属层。第二电流传感器35包括顶电极36、第二电流传感器顶电极36的较低延伸部分42和底电极38。
在图1中，单个底电极38为第一电流传感器21和第二电流传感器35所共有。然而，预期的是第一电流传感器21可以包括第一底电极39A，以及第二电流传感器35可以包括和第一底电极39A分离的第二底电极39B，例如在图2中所描绘的。
高侧晶体管12可以包括晶体管源极27和晶体管栅极28。图1包括在截面中被描绘相同的晶体管栅极28的两部分。LDMOS器件还包括晶体管漏极24，晶体管漏极24适合于例如通过插脚引出线例如引线框架导线被限制于器件电压输入(VIN)，其是连结到LDMOS晶体管漏极24的金属线。LDMOS器件的源极电耦合到半导体基底20的背面，其可以通过与底电极38的接触被接通。晶体管栅极屏蔽物16屏蔽了晶体管栅极28并减少在器件操作期间来自漏极24的电干扰的影响。从而晶体管栅极屏蔽物可以减少栅漏电容(CGD)和围绕漏极24的电场的影响。
VDMOS FET 14可以包括晶体管栅极30和晶体管源极26。VDMOS器件的晶体管源极26适合于例如通过插脚引出线例如引线框架导线被限制于器件接地(PGND)，其是连结到VDMOS晶体管源极26的金属线。在图1中，VDMOS FET 14被示作平面DMOS，但是该FET还可以是沟槽DMOS(TDMOS)，其可以由本领域中的一名普通技术人员根据此处的信息来实现。其他器件也是预期的。
晶体管栅极屏蔽物16可存在于本教导的实施方式中，但不是必要元件。如果存在，晶体管栅极屏蔽物16的较低延伸部分18可以被形成在半导体基底20的沟槽内，例如在图1中所描绘的半导体基底20内的沟槽23，在其内形成较低电极18。此外，高侧晶体管的一部分，例如栅极屏蔽物16，可以被直接放入在顶电极22和半导体基底20之间。在形成期间，在沟槽的底部的半导体基底20可以被重度掺杂到N型传导率(即，N+++掺杂)，例如掺杂到浓度大约1E19个原子/cm3到大约5E20个原子/cm3。N型外延层可以被掺杂到浓度大约1E14个原子/cm3到大约1E17个原子/cm3，其取决于晶体管的期望工作电压。
如上面所讨论的，图1描绘两个单独的传感器21、35。第一传感器21的“感测焊盘”由顶电极22和底电极38来提供。第二传感器35的感测焊盘由顶电极36和底电极38来提供。
在图1所描绘的器件中，底电极38为两个传感器所共有。此外，在该器件中，高侧晶体管12的源极27通过晶体管栅极屏蔽物16的较低延伸部分18电耦合到N+++掺杂半导体基底20。就是说，传导性较低延伸部分18产生与高侧晶体管12的源极27和掺杂半导体基底20的接触，并且电耦合高侧晶体管源极27到半导体基底20。较低延伸部分18通过分离较低延伸部分18和底电极38的N+++半导体基底20的部分的小串联电阻34，电耦合到底电极38。低侧晶体管14的漏极由区域31部分地来提供，并且包括延伸到底电极38位于区域31的下面的外延层32和N+++层20的部分。高侧晶体管12的源极27和低侧晶体管14的漏极部分31从而通过较低电极18、半导体基底20的小电阻34和底电极38被连接在一起。因此半导体基底的背侧提供DC到DC转换器的输出(即，开关节点(phase node)、转换节点)。底电极38从而可以提供到DC到DC转换器器件的开关节点的接触。
第一传感器21可以被用于测量通过高侧晶体管12的电流，以及第二传感器35可以被用于提供通过低侧晶体管14的电流的测量。由第一传感器21进行的半导体基底20的电阻34的测量可以被用于提供通过高侧晶体管14的电流测量。同样地，由第二传感器35进行的半导体基底20的电阻40的测量可以被用于提供通过低侧晶体管14的电流测量。
到底电极38的电连接可以通过用传导性管芯粘结剂将器件10连接到引线框架管芯焊盘来进行，例如带有传导性填充物例如银的传导性环氧树脂、使用背衬金属例如钛铝铂金的共晶管芯连接以及焊料管芯连接。直接连接到管芯焊盘的一个或多个引线框架导线可以为两个传感器以及DC到DC转换器器件10的输出节点提供输出。
到传感器21、35的顶电极22、36的电连接可以使用电导体例如键合线、铜夹、堆叠引线框架或用于每个传感器的另一电导体来进行。一条键合线可以使用直接的连接或通过到分别与顶电极22、36连接的中间导电层44、46的连接，被连接到每个顶电极22、35。
如在图1中所描绘的，晶体管栅极屏蔽物16的较低延伸部分18通过外延层32延伸并进到半导体层20例如半导体晶片内的沟槽中。如上所描述的，外延层可以被掺杂到浓度大约1E14个原子/cm3到大约1E17个原子/cm3，而半导体层20可以被掺杂到浓度大约1E19个原子/cm3到大约5E20个原子/cm3。从而外延层32具有比半导体层20高的电阻。因为栅极屏蔽物16的较低延伸部分18通过外延层32延伸，所以外延层的电阻不是第一电流传感器21的电流测量的因子。同样地，第二电流传感器35的顶电极36通过外延层32延伸并进到半导体基底20中的沟槽中，而外延层的电阻不是电流传感器的电流测量的因子。
如上同样讨论的，晶体管栅极屏蔽物16不是本发明的必要元件。如果栅极屏蔽物是不存在的，顶电极22可以延伸通过不同的层，包括外延层32，并进到半导体基底20内的沟槽中，类似于第二传感器35的顶电极36。
在该实施方式中，顶电极22被形成以接触栅极屏蔽物金属16。因此，导体22和栅极屏蔽金属16可一起用作高侧电流传感器21的顶电极。从而电极部分22、16和38可以被用于测量基底电阻34。如上所讨论的，在该实施方式中功率管芯10的开关节点是高侧晶体管的源极和低侧晶体管的漏极，其被电短路在一起。其他实现也是被预期的。
在形成电极的实施方式中，例如，沟槽可以被蚀刻到如图1中所描绘的半导体基底20内的一深度。在另一实施方式中，可以是与图3中所描绘的类似的外延层32被蚀刻到足以刚好曝光在半导体基底20和外延层32之间的一接合点(即，界面)的深度。就是说，沟槽足够深以刚好曝光半导体基底20的第一表面(前面)，而底电极38被形成在与第一表面相对的半导体基底20的第二表面(背面)。沟槽可以用导体来填充，该导体将形成电地且物理地接触半导体基底20的电极部分18和42。如在图3中所描绘的，形成电极以刚好接触半导体基底20将提供用于测量的半导体基底20的全部厚度。导体可以包括例如钛、钴、铂、镍等金属的一个或多个硅化物层，其电接触硅连同与阻挡层(氮化钛、钛钨、氮化钨钛(TiWN)、氮化钽、钴、镍)和低阻高温传导层(钨、硅化钨(WSix)等)。还可以使用掺杂多晶硅以及高掺杂扩散区域(有时被称作“槽扩散”)。
使用全部半导体基底厚度测量电阻将增加作为结果的测量的精确性。沟槽深度可以从0μm到大约5μm进到半导体基底中。进到半导体基底20中的较深的目标深度将减少下面的蚀刻的可能性，但可能减少测量的精确性。
在其中形成导体18、42的基底沟槽可以各向异性地被蚀刻，以提供更垂直导向的侧壁，其带有可以被调节以确保适当的沟槽填充的倾斜。各向同性蚀刻组成部分可以被添加到蚀刻，例如以提供环绕的沟槽角以产生“U”形沟槽，或提供“V”形沟槽。导体18、42的底部应电形成与半导体基底20的欧姆接触。
在另一实施方式中，在图4中所描绘的，栅极屏蔽物16的较低延伸部分18和第二电流传感器顶电极38的较低延伸部分42可以是通过外延层32延伸到半导体基底20的重度注入区域，而不是在图1中所描绘的金属。图6描绘了在第一电流传感器21的外延层32内的第一注入区域43A，以及在第二电流传感器35的外延层32内的第二注入区域43B。在形成其中形成有栅极屏蔽物16的开口之后，且在形成栅极屏蔽物导体之前，可注入区域43A。在形成其中形成有顶电极36的开口之后，且在形成开口内的导体之前，可注入区域43B。
接触栅极屏蔽物16的第一电流传感器21的顶电极22可以在器件10的顶面上被提供。顶电极22可以相对于底电极38来设置，其电接触开关节点(即，半导体基底20的底部)。在顶电极22和底电极38之间的差分电压信号与通过半导体基底20的电流成比例，在顶电极36和底电极38之间的差分电压同样是这样。差分电压信号还将与在其内放置每个传感器的FET的面积、及相对于通过半导体基底的电流的顶电极和底电极的位置成比例。
在图5中所描绘的另一实施方式中，单个顶电极(感测焊盘)可以被放置在器件的电路侧(即，具有电路例如晶体管栅极和/或形成在其上的传导性互连线的器件侧)，在低侧FET的栅极和高侧FET的栅极之间插入的位置处。电流传感器可以在高侧晶体管的栅极和低侧晶体管的栅极之间的位置处，其适合于提供在器件操作期间与流经高侧晶体管或低侧晶体管的电流成比例的信号。该信号传感器还可以使用在半导体基底20的背部的底电极38。带有放置在半导体器件上的有利位置处的单个传感器的这种器件可以类似于图1的器件10，除了不会形成第一传感器21之外；在图5中照这样所描绘的电流传感器35将起单个传感器的作用。
图6描绘半导体管芯，例如图1的管芯10，其包括如上所描述的电流传感器，在电流传感器中底电极38通过传导性管芯连接材料52被电耦合到引线框架管芯焊盘50。图6还描绘引线框架第一导线54，其与第一传感器21的顶电极22通过传导性层44和电导体56电耦合，电导体56电耦合传导性层44到引线框架第一导线54。引线框架第二导线58与第二传感器35的顶电极36通过传导性层46和另一电导体60电耦合。如所描绘的，电导体56、60是键合线，而其他电导体例如铜夹可被使用，或者引线框架可被放置在传导性层44、46之上且使用电导体例如焊料、传导性管芯连接材料等与之连接。
图7是图1器件的示意性描绘。
图8是描绘包括例如图5中所描绘器件的低侧FET、高侧FET和单个电流传感器的DC到DC转换器的仿真的结果的曲线图。为了仿真图5器件，从低侧FET 14的左边缘33到电流传感器35的顶电极36的右边缘37的距离保持在30μm。在高侧FET 12的右边缘41到电流传感器35的顶电极36的左边缘45的距离是变化的。仿真器件包括由如所描绘的电流传感器34的底电极38所提供的电流传感器底电极。底电极38可以覆盖单个半导体基底20的底侧，并且提供对于如上所描述的DC到DC转换器的输出节点(即，开关节点、转换节点)。在高侧FET 12和电流传感器35之间的每个距离处，在顶电极36的较低延伸部分42和底电极38之间的电压在如下三个不同的仿真条件期间被提取：1)当高侧FET 12和低侧FET14都传导到底电极38时，2)当仅低侧FET 14传导到底电极38而高侧FET 12不传导到底电极38时，以及3)当仅高侧FET 12传导到底电极38而低侧FET 14不传导到底电极38时。
图8的三条不同曲线相应于在前段落中所讨论的三个不同条件。沿着曲线的每个数据点表明在高侧FET 12(参考图5)和电流传感器35的顶电极36的左边缘45之间的仿真距离。在低侧FET 14和顶电极36的右边缘37之间的距离保持在30μm。
三条曲线的交叉点表明电流传感器存在的位置，在该位置不管电流是否流经仅高侧FET 14、仅低侧FET 12或高侧FET 14和低侧FET 12两者，从电流传感器顶电极36到电流传感器底电极38的测量电压降保持不变。就是说，电流传感器的管芯定位(即，位置)被选择成使得不管哪个FET传导到底电极或是否两个FET都传导，所测量的在电流传感器35(即，对基底电压的测量传感器)的顶电极36和底电极38之间的电压差对于给定的电流是相同的。
在该实施方式中，当在高侧FET 14和电流传感器35的顶电极36之间的距离是66μm或大约66μm时，产生交叉点。如上所述，在该仿真中的低侧FET 14之间的距离保持在30μm。产生交叉点的电流传感器的位置是所期望的位置，这是因为在该位置处的电流传感器产生最低限度地受管芯上的FET的工作状态的影响的精确基底电流测量。所期望的位置可以使用器件仿真被确定，或可以使用器件仿真的简化版本作为对于半导体器件的不同设计要素的计算器而被计算，不同设计要素例如FET的操作电流值、由高侧FET 12和低侧FET 14覆盖的表面区域、以及在两个FET之间的间距。
因此，本教导提供测量半导体基底两端的电压降的方法和结构。所测量的电压降可以被用于确定通过电源、通过半导体器件模块和/或通过“功率管芯”的电流。
为了该申请的目的，“功率管芯”包括DC到DC转换器，其具有在包括单个半导体基底的管芯上的高侧FET和低侧FET。半导体基底可以是半导体晶片、半导体晶片部分、外延层、或具有在其上面形成外延层的半导体晶片或晶片部分。半导体基底的电阻不像整个FET电阻一样是可变的，从而可存在较小的测量错误。不管给定的FET是开启还是关闭，电流都可以被感测。不需要单独的测量FET，从而工艺被简化并且管芯区域被释放用于其它使用。在使用与底电极结合的单个顶电极的实施方式中，良好放置的焊盘可以测量流经高侧FET或低侧FET的任何部分的电流。
根据本教导的实施方式的电流传感器(感测电阻)可以提供流经半导体基底的电流的连续测量。不管一个或多个FET(例如，一个或多个在第一位置的高侧FET 12和在第二位置的低侧FET 14)是开启、关闭还是转换中，连续的测量可以发生。测量电流的感测元件是有益于例如DC到DC转换器的电压调节器的，例如转换同步降压调节器。
在器件仿真中，感测电极的所期望的位置不依赖电流、温度和基底电阻。就是说，由来自低侧FET和高侧FET的感测电极的距离所测量的所期望的位置不随变化的电流、温度和/或基底电阻而改变。在所描绘的实施方式中，仿真建议，对于单个传感器的所期望的位置当顶感测电极自高侧FET是66μm时当从顶感测电极到低侧FET的距离是30μm时发生。实际所期望的布局将随器件尺寸、布局和/或材料而变化；然而，所期望的电极位置可以在器件设计期间被测量且被作为产品器件的目标。
在实施方式中，传感器可以用功率管芯结构(即，具有在半导体基底的相同片段上所提供的高侧FET和低侧FET的DC到DC转换器)来实现。
上面所描述的方法可以由来自信息的技术本领域中的一名普通技术人员根据此处的信息推广至带有垂直电流的其他器件。在实施方式中，高掺杂基底被连接到在基底的顶面上的电流传感器顶电极，并连接到在基底的底面上的电流传感器底电极。底电极可以提供管芯的管芯连接区域。在这种情况下，管芯的底面可以起到功率管芯器件的转换节点(即，开关节点)和底电极的作用。
用于DC到DC转换器的高侧和低侧晶体管结构可以由沟槽栅极DMOS器件、垂直平面栅极DMOS器件、N沟道FET、P沟道FET、绝缘栅双极晶体管(IGBT)、双极晶体管、带有底部漏极连接的LDMOS、带有底部源极连接的LDMOS、带有底部源极或漏极连接的高电子迁移率晶体管、这些或其他器件中的两个或多个的组合等来提供。
包括如上面所描述的电流传感器的半导体器件可以与其他半导体器件例如一个或多个微处理器一起被连接到印刷电路板，例如到计算机母板，用于作为电子系统的部件使用，电子系统例如个人计算机、微计算机、主机或其他电子系统。根据本教导的电子系统90的特定实施方式在图9的框图中被描绘。电子系统90可以包括半导体器件例如电压转换器器件92，例如DC到DC功率转换器。电压转换器器件92可以包括第一管芯(例如，功率管芯)94，其具有在相同的半导体基底(即，半导体材料的相同的片段，例如单个硅管芯、镓管芯等)上的低侧LDMOS FET 96、高侧LDMOS FET 98和电流传感器100。电流传感器100可以如所描绘的在高侧FET98和低侧FET96之间被提供，并且被用于测量功率管芯的负载电流。电压转换器92还可以包括第二管芯(例如，控制器管芯)102，其可以包括适合于控制电压转换器器件92的控制器/电压调节器。电子系统90还可以包括处理器104，其可以是微处理器、微控制器、嵌入式处理器、数字信号处理器、或前面提到的两个或多个的组合中的一个或多个。电子系统90还可以包括一个或多个存储器件106，例如静态随机存取存储器、动态随机存取存储器、只读存储器、闪存、或前面提到的两个或多个的组合。还可以包括其他部件108，例如视频卡、数字视频磁盘、光驱动器、通用串行总线(USB)硬件等，其将随电子系统90的类型而变化。电压转换器器件92可以通过第一电源总线112由电源(电力供应)110提供动力。电源110可以是转换的AC电源或DC电源，例如，DC电源或电池。处理器104可以使用由电压转换器器件92转换的电力通过第二电源总线114提供动力。其他部件108可以使用由电压转换器器件92转换的电力通过第三电源总线116提供动力。存储器106使用由电压转换器器件92转换的电力通过第四电源总线118提供动力，或在可选的实施方式中，通过不同的动力管理IC装置提供动力。数据可以在处理器104和其他部件108之间沿着第一数据总线120传递。数据可以在处理器104和存储器106之间沿着第二数据总线122传递。从而，电子系统90可以是与电信、汽车工业、半导体测试和制造设备、消费者电子产品、或消费者或工业电子设备的实际上任意部分有关的器件。
图10-22描绘可以被用于根据在前的实施方式形成一个或多个电流传感器的方法。在图10中，掺杂外延层32被形成在例如硅片的半导体基底20之上。各种其他结构可以被形成在外延层32和半导体基底20之上和之内，其取决于所形成的半导体器件。为了说明的目的，结构可以包括关于上面被并入的美国申请12/470,229的图22所描述并形成的那些结构。
图10还描绘图案化的掩膜120，例如在其中具有至少一个开口122的光刻胶(抗蚀剂)层。
工艺可以通过开口122继续掺杂剂的注入，以形成图4的重度掺杂区域43A。在可选的实施方式中，如图11中所描绘的，垂直蚀刻可以被执行以蚀刻外延层32中的开口或沟槽。如图11中所描绘的，开口被形成足够深以至少曝光半导体基底20。如果工艺继续而不蚀刻半导体基底20，电流传感器例如图3中的电流传感器25可以被形成。然而，如果继续蚀刻以蚀刻半导体基底20，以在其中形成沟槽126，例如图2中的电流传感器21的结构可以被形成。蚀刻半导体基底20以形成沟槽126将避免在下面蚀刻并确保显露半导体基底20。然而，在半导体基底20中省略沟槽并且刚好当显露半导体基底20时终结蚀刻将确保半导体基底20的全部厚度由电流传感器来测量，并且将导致更精确地测量。如图12所描绘的，在下面所描述的工艺将包括在半导体基底20中的沟槽126的形成，但是将被理解的是，工艺可以继续而不使用图3的结构形成沟槽。
在形成图12结构之后，抗蚀剂120被移除。如图13中所描绘的，图案化的电介质130例如氧化物和传导性覆盖栅极屏蔽物132。这导致沟槽126内的传导性覆盖栅极屏蔽物132的形成，其通过与半导体基底20的接触被电耦合到半导体基底20。工艺可以继续，正如关于美国申请12/470,229的图25所描述并形成的。
随后，传导性层24、26可以成平面，并且图案化的抗蚀剂层140被形成以显露高侧漏极区域24。高侧漏极区域24被蚀刻以显露氧化物142，以产生图14的结构。抗蚀剂层140被移除，然后如图15所描绘的，覆盖电介质层被形成并且成平面，以产生电介质部分150、152。
然后，图案化的抗蚀剂层160被形成以包括第一开口162和第二开口164。第一开口162被形成以显露栅极屏蔽物16，并且第二开口164被形成以在第二电流传感器将被形成的位置显露半导体基底20。然后，电介质150和142被蚀刻以显露栅极屏蔽物16，蚀刻停止在栅极屏蔽物16上。另外，电介质层152、外延层32和覆盖半导体基底20的其他层被蚀刻以至少显露半导体基底20，如图17中所描绘的，然后图案化的抗蚀剂层160被移除。
这时候，通过开口164的掺杂注入可以被执行，以产生传导性重度注入区域43B，如图4中所描绘的。在可选的工艺中，导体可以在开口162、164内被形成，这时最终形成图3的结构。然而，蚀刻可以继续到半导体基底20中，如图18中所描绘的，以形成沟槽180。在半导体基底20内形成沟槽180将避免外延层32的在下面的蚀刻。然而，如图17所描绘的在半导体基底20上停止蚀刻将导致全部厚度的半导体基底20，其可以导致通过随后形成的第二电流传感器的测量的较大精确度。
在形成图18结构之后，抗蚀剂层160被移除并且覆盖传导性层190被形成，如图19中所描绘的，以填充显露栅极屏蔽物16和半导体基底20的开口。层190产生到栅极屏蔽物16和半导体基底20的电接触，例如通过直接物理接触和/或通过与其他传导性结构例如栅极屏蔽物16的接触。图案化的抗蚀剂层200被形成在传导性层190之上，如图20中所描绘的，然后蚀刻被执行以限定第一电流传感器顶电极22和第二电流传感器顶电极36，如图21中所描绘的。电介质层150将第一电流传感器顶电极22和高侧漏极24电绝缘开。
然后，到第一电流传感器顶电极22和第二电流传感器顶电极36的接触可以被形成。在示范性工艺中，覆盖电介质层220被形成，并且带有开口224、226的图案化的抗蚀剂层222被形成，开口224、226分别显露第一电流传感器顶电极22和第二电流传感器顶电极36。电介质层220被蚀刻以显露顶电极22、36，抗蚀剂222被移除，然后覆盖传导性层230被形成，如图23中所描绘的。图案化的抗蚀剂层232被形成以限定到每个顶电极22、36的单独的接触，然后覆盖传导性层230被蚀刻以形成到第一电流传感器顶电极22的第一接触240和到第二电流传感器顶电极36的第二接触242，如图24中所描绘的。然后底电极38可以被形成在半导体基底20的背部上，以产生图24结构。该完成的结构可以类似于图1的结构。
尽管提出本教导的宽范围的数值范围和参数设定是近似的，但是在具体的例子中提出的数值被尽可能精确地报告。然而，任何数值固有地包含由在其各自的测试测量中所得到的标准偏差必然产生的某些错误。此外，在此公开的所有范围将被理解，以包括归入其中的任何及所有的子范围。例如，“少于10”的范围可以包括在最小值零和最大值10之间(并包括最小值零和最大值10)的任何及所有的子范围，就是说，具有等于或大于零的最小值和等于或小于10的最大值的任何及所有的子范围，例如1到5。在某些情况下，如对于参数所规定的数值可以取负值。在该情况下，规定为“小于10”的范围的示例值可以采取负值，例如，-1、-2、-3、-10、-20、-30等。
虽然本教导已经关于一个或多个实现被说明，但是改变和/或修改可以对于所说明的例子被做出，而没有脱离所附加的权利要求的精神和范围。另外，虽然本教导的特定特征仅关于几个实现中的一个而可能已经被公开，但是这样的特征可以与其他实现的一个或多个其他特征组合，正如对于任何给定或特定的功能所期望的和有利的。此外，在这个意义上，术语“包括(including)”、“包括(includes)”、“具有(having)”、“具有(has)”、“带有(with)”或其变型被用在详细的描述和权利要求中，这些术语意指以类似于术语“包括(comprising)”的方式被包括。术语“至少一个”被用于表示一个或多个所列出的条目可以被选择。而且，在此的讨论和权利要求中，关于两种材料所使用的术语“在…上(on)”，一个在另一个“之上”表示在材料之间至少有一些接触，而“在…之上(over)”表示材料是接近的，但可能带有一种或多种额外的中间的材料，使得接触是可能的，但不是必需的。“在…上”或“在…之上”都不暗指如在此所使用的任何方向性。术语“共形的”描述涂层材料，在涂层材料中，下层的材料的角度由共形的材料来保持。术语“大约”指出所列的值可以稍微被改变，只要对于所说明的实施方式，所述改变不引起工艺或结构的不一致。最后，“示范性”指出描述被用作例子，而不是暗指其是理想的。根据来自在此公开的本教导的说明和实践的考虑，本教导的其他实施方式对于本领域的技术人员将是明显的。意指的是说明和例子仅被考虑为示例性的，本教导的实际范围和精神由下述的权利要求指明。
如在该申请中所使用的关于位置的术语基于平行于常规平面或晶片或半导体基底的工作表面的平面被限定，不管晶片或基底的方向。如在该申请中所使用的术语“水平的”或“横向的”被限定为平行于常规平面或晶片或基底的工作表面的平面，不管晶片或基底的方向。术语“垂直的”指的是垂直于水平的方向。关于常规平面或在晶片或基底的顶面上的工作表面来限定术语例如“在…上”、“侧(如在“侧壁”)”、“较高”、“较低”、“在…之上”、“顶”及“在…下”，不管晶片或基底的方向。

Claims (31)

1.一种半导体器件，包括：
半导体基底；
电流传感器，其包括：
顶电极，其电耦合到所述半导体基底的第一表面；以及
底电极，其电耦合到与所述半导体基底的第一表面相对的所述半导体基底的第二表面，
其中所述电流传感器适合于提供对流经所述半导体基底的电流的测量。
2.如权利要求1所述的半导体器件，还包括：
在所述半导体基底内的沟槽；以及
与所述半导体基底电耦合的所述沟槽内的导体，
其中所述电流传感器还包括在所述沟槽内的所述导体。
3.如权利要求1所述的半导体器件，还包括：
电导体，其将所述顶电极电耦合到引线框架。
4.如权利要求1所述的半导体器件，其中所述电流传感器是第一电流传感器并且所述半导体器件还包括：
第二电流传感器，其包括：
顶电极，其电耦合到所述半导体基底的第一表面；以及
底电极，其电耦合到与所述半导体基底的第一表面相对的所述半导体基底的第二表面；
所述第一电流传感器适合于提供对流经所述半导体基底的第一电流的第一电流测量；以及
所述第二电流传感器适合于提供对流经所述半导体基底的第二电流的第二电流测量。
5.如权利要求4所述的半导体器件，还包括：
第一电导体，其将所述第一电流传感器的顶电极电耦合到引线框架第一导线；
第二电导体，其将所述第二电流传感器的顶电极电耦合到引线框架第二导线；以及
传导性管芯连接材料，其将所述第一电流传感器的底电极和所述第二电流传感器的底电极电耦合到引线框架管芯焊盘。
6.如权利要求1所述的半导体器件，其中无论形成在所述半导体基底之上或之内的场效应晶体管是开启、关闭还是转换，所述电流传感器适合于提供对流经所述半导体基底的电流的连续测量。
7.一种半导体器件，包括：
半导体管芯，其包括：
单个半导体基底；
在所述单个半导体基底之上的高侧晶体管，其中所述高侧晶体管包括源极和电耦合到器件电压输入(VIN)插脚引出线的漏极；
在所述单个半导体基底之上的低侧晶体管，其中所述低侧晶体管包括漏极和电耦合到器件接地(PGND)插脚引出线的源极；以及
电流传感器，其包括：
顶电极，其电耦合到所述单个半导体基底的第一表面；以及
底电极，其电耦合到与所述单个半导体基底的第一表面相对的所述单个半导体基底的第二表面，其中：
所述高侧晶体管的源极和所述低侧晶体管的漏极被电耦合到所述电流传感器的底电极；以及
所述电流传感器适合于提供对流经所述单个半导体基底的电流的测量。
8.如权利要求7所述的半导体器件，还包括被直接插入在所述顶电极和所述单个半导体基底之间的所述高侧晶体管的一部分。
9.如权利要求7所述的半导体器件，还包括：
栅极屏蔽物，其覆盖在所述高侧晶体管的晶体管栅极上面并被电耦合到所述半导体基底；
所述顶电极电接触所述栅极屏蔽物并通过所述栅极屏蔽物被电耦合到所述单个半导体基底；以及
一层单个半导体基底在所述顶电极和所述底电极之间被插入。
10.如权利要求9所述的半导体器件，其中所述栅极屏蔽物的较低延伸部分延伸通过覆盖在所述单个半导体基底上面的外延层并延伸进到在所述单个半导体基底内的沟槽中，并且被电耦合到所述单个半导体基底。
11.如权利要求9所述的半导体器件，其中所述栅极屏蔽物被直接插入在所述顶电极和所述单个半导体基底之间。
12.如权利要求7所述的半导体器件，还包括：
所述单个半导体基底包括其中的沟槽；
所述顶电极包括延伸到所述单个半导体基底内的所述沟槽中的部分。
13.如权利要求12所述的半导体器件，还包括：
覆盖在所述单个半导体基底上面的外延层，其中所述顶电极延伸通过所述外延层并延伸进到在所述单个半导体基底内的所述沟槽中。
14.如权利要求7所述的半导体器件，其中所述底电极被电耦合到所述高侧晶体管的源极并被电耦合到所述低侧晶体管的漏极。
15.如权利要求14所述的半导体器件，其中所述底电极提供到所述半导体器件的转换节点的接触。
16.如权利要求7所述的半导体器件，其中所述电流传感器是第一电流传感器并且所述半导体器件还包括：
第二电流传感器，其包括：
顶电极，其电耦合到所述单个半导体基底的第一表面；以及
底电极，其电耦合到与所述单个半导体基底的第一表面相对的所述单个半导体基底的第二表面；
所述第一电流传感器适合于提供对流经所述高侧晶体管的第一电流的第一电流测量；以及
所述第二电流传感器适合于提供对流经所述低侧晶体管的第二电流的第二电流测量。
17.如权利要求7所述的半导体器件，其中无论一个或多个所述高侧晶体管和所述低侧晶体管是开启、关闭还是转换，所述电流传感器适合于提供对流经所述单个半导体基底的电流的连续测量。
18.如权利要求7所述的半导体器件，还包括：
所述高侧晶体管的晶体管栅极；
所述低侧晶体管的晶体管栅极；
所述电流传感器被插入在所述高侧晶体管的栅极和所述低侧晶体管的栅极之间；以及
所述电流传感器是在所述高侧晶体管的栅极和所述低侧晶体管的栅极之间的位置处，其适合于提供与在器件操作期间流经所述高侧晶体管或所述低侧晶体管的电流成比例的信号。
19.如权利要求7所述的半导体器件，还包括：
所述电流传感器处于如是位置，在该位置处，当电流流经所述高侧晶体管而不流经所述低侧晶体管时、当电流流经所述低侧晶体管而不流经所述高侧晶体管时、并且当电流流经所述高侧晶体管和所述低侧晶体管两者时，从所述电流传感器顶电极到所述电流传感器底电极的所测量的电压降保持不变。
20.如权利要求7所述的半导体器件，还包括：
所述电流传感器处于如是位置，在该位置处，当电流流经所述高侧晶体管而不流经所述低侧晶体管时、当电流流经所述低侧晶体管而不流经所述高侧晶体管时、并且当电流流经所述高侧晶体管和所述低侧晶体管两者时，在所述电流传感器的顶电极和底电极之间所测量的电压差对于给定的电流是相同的。
21.一种电子系统，包括：
直流(DC)到DC转换器，其包括：
第一半导体基底；
在所述第一半导体基底之上的高侧晶体管，其中所述高侧晶体管包括源极和电耦合到器件电压输入(VIN)插脚引出线的漏极；
在所述第一半导体基底之上的低侧晶体管，其中所述低侧晶体管包括漏极和电耦合到器件接地(PGND)插脚引出线的源极；
不同于所述第一半导体基底的第二半导体基底；
控制器，其在所述第二半导体基底之上并且适合于控制所述DC到DC转换器；以及
电流传感器，其包括：
顶电极，其电耦合到单个半导体基底的第一表面；以及
底电极，其电耦合到与所述单个半导体基底的第一表面相对的所述单个半导体基底的第二表面，其中：
所述高侧晶体管的源极和所述低侧晶体管的漏极被电耦合到所述电流传感器的底电极；以及
所述电流传感器适合于提供对流经所述单个半导体基底的电流的测量；
电源，其通过第一电源总线电耦合到所述DC到DC转换器并适合于通过所述第一电源总线给所述DC到DC转换器供电；
处理器，其通过第二电源总线电耦合到所述DC到DC转换器，其中所述DC到DC转换器适合于通过所述第二电源总线给所述处理器供电；以及
数据总线，其适合于在至少一个存储器器件和所述处理器之间传递数据。
22.如权利要求21所述的电子系统，还包括：
视频卡，其通过第四电源总线电耦合到所述DC到DC转换器，其中所述DC到DC转换器适合于通过所述第四电源总线给所述视频卡供电。
23.如权利要求22所述的电子系统，还包括：
数字视频盘，其通过第四电源总线电耦合到所述DC到DC转换器，其中所述DC到DC转换器适合于通过所述第四电源总线给所述数字视频盘供电。
24.如权利要求22所述的电子系统，还包括：
光驱动器，其通过第四电源总线电耦合到所述DC到DC转换器，其中所述DC到DC转换器适合于通过所述第四电源总线给所述光驱动器供电。
25.如权利要求22所述的电子系统，还包括：
通用串行总线(USB)硬件，其通过第四电源总线电耦合到所述DC到DC转换器，其中所述DC到DC转换器适合于通过所述第四电源总线给所述USB硬件供电。
26.一种用于形成半导体器件的方法，包括：
在半导体基底的前表面之上形成掺杂外延层；
蚀刻通过所述掺杂外延层的开口以显露所述半导体基底；
在所述开口内形成电流传感器的顶电极的部分，其电接触所述半导体基底；以及
在所述半导体基底的背面之上形成传导性层，其中所述背面与所述前表面相对，并且所述传导性层形成所述电流传感器的底电极；
其中所述电流传感器适合于提供对流经所述半导体基底的电流的测量。
27.如权利要求26所述的方法，还包括：
形成第一导体，该第一导体将所述电流传感器顶电极的所述部分电耦合到第一引线框架导线；
形成第二导体，该第二导体将所述电流传感器底电极电耦合到第二引线框架导线；以及
形成第三导体，该第三导体将所述电流传感器底电极电耦合到引线框架管芯焊盘。
28.如权利要求26所述的方法，其中所述电流传感器是第一电流传感器并且所述开口是第一开口，以及所述方法还包括：
蚀刻通过所述掺杂外延层的第二开口以显露所述半导体基底；以及
在所述第二开口内形成第二电流传感器的顶部，其电接触所述半导体基底；
其中所述传导性层形成所述第二电流传感器的底电极并且所述第二电流传感器适合于提供对流经所述半导体基底的电流的测量。
29.如权利要求26所述的方法，还包括：
在单个半导体基底之上形成高侧晶体管栅极；
将高侧晶体管源极注入到所述掺杂外延层中；
将所述高侧晶体管源极电耦合到所述传导性层；
将高侧晶体管漏极电耦合到器件电压输入(VIN)插脚引出线；
在所述单个半导体基底之上形成低侧晶体管；
将低侧晶体管漏极注入到所述掺杂外延层中；
将所述高侧晶体管漏极电耦合到所述传导性层；以及
将低侧晶体管源极电耦合到器件接地(PGND)插脚引出线。
30.如权利要求29所述的方法，其中无论所述高侧晶体管传导而所述低侧晶体管不传导、所述高侧晶体管不传导而所述低侧晶体管传导、或是所述高侧晶体管和所述低侧晶体管两者都传导，所述电流传感器适合于提供对流经所述半导体基底的电流的连续测量。
31.如权利要求26所述的方法，还包括：
在蚀刻通过所述掺杂外延层的所述开口期间，蚀刻所述半导体基底以形成其中的沟槽；以及
形成所述沟槽内的所述顶电极的所述部分。
CN2010106247103A 2009-12-30 2010-12-29 用于半导体器件和系统的电流传感器 Pending CN102184921A (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
US29110709P 2009-12-30 2009-12-30
US61/291,107 2009-12-30
US30856510P 2010-02-26 2010-02-26
US61/308,565 2010-02-26
US12/886,763 US20110210956A1 (en) 2010-02-26 2010-09-21 Current sensor for a semiconductor device and system
US12/886,763 2010-09-21

Publications (1)

Publication Number Publication Date
CN102184921A true CN102184921A (zh) 2011-09-14

Family

ID=44571069

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010106247103A Pending CN102184921A (zh) 2009-12-30 2010-12-29 用于半导体器件和系统的电流传感器

Country Status (4)

Country Link
EP (1) EP2387075A3 (zh)
KR (1) KR20110079548A (zh)
CN (1) CN102184921A (zh)
TW (1) TW201140798A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105300546A (zh) * 2014-05-29 2016-02-03 英飞凌科技股份有限公司 集成温度感测器
CN116298766A (zh) * 2023-05-16 2023-06-23 成都思科瑞微电子股份有限公司 一种绝缘栅型场效应管的测试方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4949137A (en) * 1988-06-01 1990-08-14 Hitachi, Ltd. Semiconductor device
US6373097B1 (en) * 1996-09-19 2002-04-16 Infineon Technologies Ag Field-effect-controllable, vertical semiconductor component, and monolithically integrated half bridge
US20070018195A1 (en) * 2005-06-29 2007-01-25 Walter Hartner Semiconductor structure and method
GB2433649A (en) * 2005-12-22 2007-06-27 Cambridge Semiconductor Ltd SOI resistor formed by underlying substrate for current sensing in power semiconductor structures
US20080035987A1 (en) * 2006-08-08 2008-02-14 Francois Hebert Inverted-trench grounded-source fet structure using conductive substrates, with highly doped substrates

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7342440B2 (en) * 2005-03-04 2008-03-11 Infineon Technologies Austria Ag Current regulator having a transistor and a measuring resistor
US8008716B2 (en) * 2006-09-17 2011-08-30 Alpha & Omega Semiconductor, Ltd Inverted-trench grounded-source FET structure with trenched source body short electrode

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4949137A (en) * 1988-06-01 1990-08-14 Hitachi, Ltd. Semiconductor device
US6373097B1 (en) * 1996-09-19 2002-04-16 Infineon Technologies Ag Field-effect-controllable, vertical semiconductor component, and monolithically integrated half bridge
US20070018195A1 (en) * 2005-06-29 2007-01-25 Walter Hartner Semiconductor structure and method
GB2433649A (en) * 2005-12-22 2007-06-27 Cambridge Semiconductor Ltd SOI resistor formed by underlying substrate for current sensing in power semiconductor structures
US20080035987A1 (en) * 2006-08-08 2008-02-14 Francois Hebert Inverted-trench grounded-source fet structure using conductive substrates, with highly doped substrates

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105300546A (zh) * 2014-05-29 2016-02-03 英飞凌科技股份有限公司 集成温度感测器
CN116298766A (zh) * 2023-05-16 2023-06-23 成都思科瑞微电子股份有限公司 一种绝缘栅型场效应管的测试方法

Also Published As

Publication number Publication date
EP2387075A2 (en) 2011-11-16
EP2387075A3 (en) 2013-02-27
KR20110079548A (ko) 2011-07-07
TW201140798A (en) 2011-11-16

Similar Documents

Publication Publication Date Title
US20110210956A1 (en) Current sensor for a semiconductor device and system
US9461104B2 (en) Semiconductor device integrating a voltage divider and process for manufacturing a semiconductor device
CN102738036B (zh) 晶圆级mosfet金属化
US8633723B2 (en) Semiconductor apparatus
CN109564941A (zh) 半导体装置、半导体模块、以及半导体封装装置
CN102856309A (zh) 半导体器件
CN104157644A (zh) 一种功率晶体管、功率晶体管电路以及其操作方法
TW201113532A (en) Method of forming a sensing circuit and structure therefor
CN103972234B (zh) 集成电路、半导体器件和制造半导体器件的方法
CN102148260A (zh) 与功率芯片相兼容的集成的沟槽防护型肖特基二极管结构及方法
US20150048445A1 (en) Semiconductor Chip with Integrated Series Resistances
CN104465614A (zh) 测试结构和对应的测试方法
CN102184921A (zh) 用于半导体器件和系统的电流传感器
JP5412873B2 (ja) 半導体装置及び半導体装置の電流測定方法
US9634135B2 (en) Power field effect transistor
CN108242436A (zh) 共接触部半导体器件封装
CN103325768A (zh) 有电流测量单元的集成功率晶体管电路装置及其制造方法
CN107104100B (zh) 双极性晶体管装置
CN112349715B (zh) 具有温度及电压检测功能的功率半导体器件及制作方法
EP1742272A1 (en) Power device having monolithic cascode structure and integrated Zener diode
CN105990179B (zh) 用于双重区域分割的系统和方法
US8564061B2 (en) Semiconductor device
US7719254B2 (en) Method for setting a reference potential of a current sensor and arrangement for determining the reference potential of a power semiconductor device
TWI841994B (zh) 半導體測試結構及其形成方法
US20230008265A1 (en) Semiconductor testing structure and method for forming same

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20110914