CN102177659B - 编码器、发送装置以及编码方法 - Google Patents

编码器、发送装置以及编码方法 Download PDF

Info

Publication number
CN102177659B
CN102177659B CN2009801395405A CN200980139540A CN102177659B CN 102177659 B CN102177659 B CN 102177659B CN 2009801395405 A CN2009801395405 A CN 2009801395405A CN 200980139540 A CN200980139540 A CN 200980139540A CN 102177659 B CN102177659 B CN 102177659B
Authority
CN
China
Prior art keywords
bit
matrix
row
unit
parity check
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2009801395405A
Other languages
English (en)
Other versions
CN102177659A (zh
Inventor
村上丰
冈村周太
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Intellectual Property Corp of America
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to CN201310296649.8A priority Critical patent/CN103338047B/zh
Publication of CN102177659A publication Critical patent/CN102177659A/zh
Application granted granted Critical
Publication of CN102177659B publication Critical patent/CN102177659B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148—Structural properties of the code parity-check or generator matrix
    • H03M13/116—Quasi-cyclic LDPC [QC-LDPC] codes, i.e. the parity-check matrix being composed of permutation or circulant sub-matrices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1105—Decoding
    • H03M13/1111—Soft-decision decoding, e.g. by means of message passing or belief propagation algorithms
    • H03M13/1125—Soft-decision decoding, e.g. by means of message passing or belief propagation algorithms using different domains for check node and bit node processing, wherein the different domains include probabilities, likelihood ratios, likelihood differences, log-likelihood ratios or log-likelihood difference pairs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/61—Aspects and characteristics of methods and arrangements for error correction or error detection, not provided for otherwise
    • H03M13/615—Use of computational or mathematical techniques
    • H03M13/616—Matrix operations, especially for generator matrices or check matrices, e.g. column or row permutations
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/63—Joint error correction and other techniques
    • H03M13/635—Error control coding in combination with rate matching
    • H03M13/6362—Error control coding in combination with rate matching by puncturing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65—Purpose and implementation aspects
    • H03M13/6522—Intended application, e.g. transmission or communication standard
    • H03M13/6527—IEEE 802.11 [WLAN]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0041—Arrangements at the transmitter end

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Probability & Statistics with Applications (AREA)
  • Mathematical Physics (AREA)
  • General Physics & Mathematics (AREA)
  • Pure & Applied Mathematics (AREA)
  • Algebra (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Computational Mathematics (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Computing Systems (AREA)
  • Error Detection And Correction (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

公开了在使用QC－LDPC等块码的情况下，能够提高接收质量，而且降低传输量，抑制传输效率的劣化的编码器、发送装置以及编码方法。删截模式设定单元（620）对构成QC-LDPC码的校验矩阵H的子块矩阵的列数的每个整数倍或列数的每个约数，搜索删截模式，删截单元（数据削减单元）（630）对构成QC-LDPC码的校验矩阵的子块矩阵的列数的每个整数倍或列数的每个公约数，切换删截模式。

Description

编码器、发送装置以及编码方法
技术领域
本发明涉及例如，使用如QC－LDPC（Quasi Cyclic Low Density ParityCheck：准循环低密度奇偶校验码）那样，部分且规则性地包含零矩阵的奇偶校验生成矩阵形成编码序列的编码器、发送装置以及编码方法。
背景技术
近年来，作为以可实现的电路规模来发挥高纠错能力的纠错码，低密度奇偶校验（LDPC:Low-Density Parity-Check）码备受瞩目。LDPC码是由低密度奇偶校验矩阵H定义的纠错码。另外，所谓低密度是指矩阵中含有的“1”的元素数大幅度地少于“0”的元素数。LDPC码是具有与校验矩阵H的列数N相等的块长度的块码。
由于LDPC码纠错能力高且容易安装，所以在IEEE802.11n的高速无线LAN（Local Area Network：局域网）系统和数字广播系统等的纠错编码方式中采用该LDPC码。另外，研究了在家庭网络（home network）也采用QC（QuasiCyclic：准循环）-LDPC码。
块码具有下述特征，即块码长度越长，纠错能力越提高。例如，如报头那样，希望对发送控制信息等的码元进行高可靠性地传输时，通过使用码长度比报头长度更长的块码，能够确保报头的接收质量。
另外，对于纠错码而言，在使用于传输信息的纠错码和用于传输报头的纠错码为共用时，在电路规模方面较有利。另外，在本申请中，将发送控制信息等的码元称为“报头”来进行说明，但也可以将发送控制信息等的码元称为例如控制码元（控制信道或控制信号）、前置码、尾部码元（tail symbol）、导频码元（导频信道或导频信号）、训练码元（training symbol）等。
此时，如图1所示，需要发送的信息比特数（例如，报头长度）短于块码的块长度时，将块长度的剩余的部分的信息比特假定为“0”，进行编码，生成奇偶校验位。
另外，作为实际发送的编码序列，例如，如图1所示，只发送需要发送的信息比特（例如，报头）及奇偶校验位。也就是说，实际上不发送假定为“0”的信息比特的部分。
一般地，控制信息等的报头与用于传输图像等信息的有效载荷数据相比，比特数少。但是，如图1所示，通过将报头及奇偶校验位发送，从而能够对报头和有效载荷数据使用同一块码进行编码。进而，由于对报头通过块长度比报头长度更长的块码进行编码，所以能够确保报头的接收质量。其结果，能够可靠地将报头传输给通信对方，所以上述通信方法对于建立通信极为有效。
专利文献
非专利文献1：“Rate-Compatible LDPC符号のレート推定法（RateEstimation Techniques for Rate-Compatible LDPC Codes）”電子情報通信学会論文誌2006/12Vol.J89A N0.12p.1177
非专利文献2：M.P.C.Fossorier，“Quasi-cyclic low-density parity-checkcodes from circulant permutation matrices，”IEEE Trans.Inform.Theory，vol.50，no.8，pp.1788-1793，Nov.2001.
非专利文献3：L.Chen，J.Xu，I.Djurdjevic，and S.Lin，“Near-Shannonlimit quasi-cyclic low-density parity-check codes，”IEEE Trans.Commun.，vol.52，no.7，pp.1038-1042，July2004.
非专利文献4：IEEE Unapproved Draft Std P802.11n_D3.00，pp.274，Sep2007
非专利文献5：D.J.C.Mackay，“Good error-correcting codes based on verysparse matrices，”IEEE Trans.Inform.Theory，vol.45，no.2，pp399-431，March1999.
非专利文献6：M.P.C.Fossorier，M.Mihaljevic，and H.Imai，“Reducedcomplexity iterative decoding of low density parity check codes based on beliefpropagation，”IEEE Trans.Commun.，vol.47，no.5，pp.673-680，May1999.
非专利文献7：J.Chen，A.Dholakia，E.Eleftheriou，M.P.C.Fossorier，and X.-Yu Hu，“Reduced-complexity decoding of LDPC codes，”IEEE Trans.Commun.，vol.53.，no.8，pp.1288-1299，Aug.2005.
发明内容
发明要解决的问题
然而，就现有技术而言，对于如报头那样数据长度比块长度短的数据，若进行编码，则尽管能够提高接收质量，但是却必须将信息比特假定为“0”并进行编码而得到的奇偶校验位也进行发送。因此，在报头长度与块长度相等，且该长度短的情况下，必须发送的奇偶校验位数较少即可。对此，现有技术存在下述问题，即块长度比报头长度长的情况下，必须发送的奇偶校验位数增加，导致数据的传输效率劣化。因此，若能在数据传输效率劣化的方面进行改善，则能具有下述优点，即能够兼顾数据传输效率的提高和接收质量的提高。
本发明的目的在于，提供例如能够在使用QC－LDPC码等块码的情况下，在提高接收质量的同时能够降低传输量，抑制传输效率的劣化的编码器、发送装置以及编码方法。
解决问题的方案
本发明的编码器包括：编码单元，对于信息比特序列u，生成满足式（14-1）、式（14-2）以及式（14-3）的编码序列s，所述编码序列s使用将z行z列的子矩阵配置在mb行nb列而构成的（z×mb）行（z×nb）列的低密度奇偶检验码的奇偶校验矩阵H的生成矩阵G，由从第1至第z×nb的z×nb个比特构成，所述低密度奇偶检验码的奇偶校验矩阵H由式（15）定义，其中，Pi， j是z行z列的单位矩阵的循环置换矩阵或z行z列的零矩阵；设定单元，设定用于选择将所述编码序列s以所述zd个比特为单位进行删截的删截模式（pattern），所述zd个比特与所述列数z的约数同数；删截单元，基于所选择的所述删截模式，从所述编码序列s以所述zd个比特为单位进行比特删除而形成发送信息比特序列。
本发明的发送装置采用的结构包括：具备上述编码器，并具备用于发送所述发送信息比特序列的发送单元。
本发明的编码方法包括下述步骤：对于信息比特序列u，生成满足式（16-1）、式（16-2）以及式（16-3）的编码序列s的步骤，所述编码序列s使用将z行z列的子矩阵配置在mb行nb列而构成的（z×mb）行（z×nb）列的低密度奇偶检验码的奇偶校验矩阵H的生成矩阵G，由从第1至第z×nb的z×nb个比特构成，所述低密度奇偶检验码的奇偶校验矩阵H由式（15）定义，其中，Pi，j是z行z列的单位矩阵的循环置换矩阵或z行z列的零矩阵；设定用于选择将所述编码序列s以所述zd个比特为单位进行删截的删截模式的步骤，所述zd个比特与所述列数z的约数同数；基于所选择的所述删截模式，从所述编码序列s以所述zd个比特为单位进行比特删除而形成发送信息比特序列的步骤。
发明的效果
根据本发明的通信装置及通信方法，例如能够在使用QC－LDPC码等块码的情况下，在提高接收质量的同时能够降低传输量，抑制传输效率的劣化。
附图说明
图1是表示块码的块结构例及实际发送的编码序列的图。
图2是表示本发明实施方式1的通信装置所使用的编码器的输入输出数据的图。
图3是表示一例QC-LDPC码的奇偶校验生成矩阵g的图。
图4是表示一例零矩阵的图。
图5是表示另一例零矩阵的图。
图6是表示实施方式1的编码器的结构例的图。
图7是表示实施方式1的解码器的结构例的图。
图8是表示通信装置＃1发送的调制信号的帧结构例的图。
图9是表示具有实施方式1的编码器的通信装置＃1的结构例的图。
图10是表示具有实施方式1的解码器的通信装置＃2的结构例的图。
图11是表示QC－LDPC码的1块的结构例的图。
图12是表示本发明实施方式2的编码器的结构例的图。
图13是表示信息比特的配置例的图。
图14是表示数据长度α与要发送的奇偶校验位的削减方法之间的对应的图。
图15是表示本发明实施方式3的编码器的结构例的图。
图16A是用于说明删截模式的切换方法的图。
图16B是用于说明删截模式的切换方法的另外的图。
图16C是用于说明删截模式的切换方法的另外的图。
图17是表示控制信息的配置例的图。
图18是表示本发明实施方式4中的控制信息的配置例的图。
图19A是表示本发明实施方式5中的删截模式的适用例的图。
图19B是表示实施方式5中的删截模式的另外的适用例的图。
图19C是表示实施方式5中的删截模式的另外的适用例的图。
图20A是表示实施方式5中的删截模式的另外的适用例的图。
图20B是表示实施方式5中的删截模式的另外的适用例的图。
图20C是表示实施方式5中的删截模式的另外的适用例的图。
图21是表示本发明实施方式6中的删截模式的适用例的图。
图22是表示实施方式6中的删截模式的另外的适用例的图。
图23是用于说明本发明实施方式7中的删截模式的图。
图24是表示编码率5/6的QC－LDPC码的校验矩阵Hb的图。
图25是表示一例实施方式7中的删截模式的图。
图26是表示实施方式7中的另一例删截模式的图。
图27是表示一例编码率1/2的QC-LDPC码的校验矩阵Hb及删截模式的图。
标号说明
100、100a、600编码器
110、110a零矩阵设定单元
120、120a配置单元
130、610编码单元
140、630删截单元（数据削减单元）
300解码器
310固定对数似然比插入单元
320BP解码单元
400、500通信装置
410编码单元
420交织器
430映射单元
440发送单元
510接收单元
520控制信息检测单元
530对数似然比计算单元
540解交织器
550解码单元
620删截模式设定单元
具体实施方式
以下，参照附图详细说明本发明的实施方式。
（实施方式1）
图2表示本发明的通信装置所使用的编码器的输入输出数据。图2的编码器100形成QC－LDPC（Quasi Cyclic Low Density Parity Check）码。
在图2中，信息序列u＝（x1，x2，…，xm）是编码器100的输入数据，编码序列s＝（x1，x2，…，xm，p1，p2，…，pn）是编码器的输出数据。
式（1）表示QC－LDPC码的奇偶校验矩阵H（参照非专利文献1、非专利文献2、非专利文献3）。
Figure GDA00002922874600061
在式（1）中，是0≤j≤J－1、0≤l≤L－1且码长度N＝p×L（p为自然数）的奇偶校验矩阵H。另外，子块矩阵I（pj，l）为，q行r列（r＝（q＋pj，l）mod p（0≤q≤p－1））为“1”，其他为“0”的循环置换矩阵。另外，pj，l由随机数决定为“0”或“1”。
图2的编码器100使用生成矩阵G，生成编码序列。这里，生成矩阵G与奇偶校验矩阵H具有式（2）的关系。
GHT=0   …（2）
编码序列s能够通过信息序列u及生成矩阵G，表示为sT＝GuT。QC－LDPC码是系统码，所以生成矩阵G能够表示为式（3）。
G = I g . . . ( 3 )
其中，I是m×m的单位矩阵。另外，矩阵g是：从编码序列s中只取出奇偶校验序列w，并定义为w＝（p1，p2，…，pn）时，用于求奇偶校验序列w的矩阵（奇偶校验生成矩阵）。奇偶校验生成序列w满足wT＝guT。
图3是表示一例QC-LDPC码的奇偶校验生成矩阵g。图3所示的QC－LDPC码是：非专利文献4的表20-14（LDPC参数）中记载的编码率（Codingrate(R)）=1/2、LDPC码信息块长度（LDPC code information block length(bits)）=648、LDPC码块长度（LDPC codeword block length(bits)）=1296的QC－LDPC码。
图3所示的奇偶校验生成矩阵g由多个子块矩阵201，202，……，211，212，……构成。例如，在图3的子块矩阵201中，第（i＋1）行的各元素取将第i行的各元素向右移位了1比特（1列）所得的值（i为自然数）。同样，在图3的子块矩阵211中，第（i＋1）行的各元素取将第i行的各元素向右移位了1比特所得的值（i为自然数）。
另外，在图3的子块矩阵202中，第2行的各元素取将第1行的各元素向右移位了1比特所得的值。同样，在图3的子块矩阵212中，第2行的各元素取将第1行的各元素向右移位了1比特所得的值。
这样，可以说子块矩阵201、202、……、211、212是循环置换矩阵。在图3所示的例子中，子块矩阵201、202、……、211、212是27行27列的矩阵。
进而，在奇偶校验生成矩阵g中，列相同的子块矩阵之间具有相关性。例如，将子块矩阵201和列与子块矩阵201相同的子块矩阵211比较，子块矩阵211的第i行的元素与子块矩阵201的第（i＋1）行的元素只是第2比特不同（i为自然数）。
同样，将子块矩阵202和列与子块矩阵202的列相同的子块矩阵212比较，子块矩阵212的第i行的元素与子块矩阵201的第（i＋1）行的元素相同（i为自然数）。
另外，在纵向注视了27行27列的子块矩阵时，例如，在注视了子块矩阵201和子块矩阵211时，如上所述，尽管这些子块矩阵具有相关性，但并不一定是相同的矩阵。
进而，奇偶校验生成矩阵g的特征在于：连续地配置元素“0”。因此，从表示与图3相同的奇偶校验生成矩阵g的图4可知，在子块矩阵202内，能够确保构成矩阵的元素都是“0”的矩阵221。以下将构成矩阵的元素都是“0”的矩阵称为零矩阵。
另外，在子块矩阵212内，能够确保从与零矩阵221相同列开始，与零矩阵221列数为相同大小的零矩阵222。多个从与零矩阵221相同列开始，与零矩阵221列数为相同大小的零矩阵存在于未图示的奇偶校验生成矩阵g之中。
这样，QC－LDPC码的奇偶校验生成矩阵的特征在于：其含有零矩阵，并且存在多个从奇偶校验生成矩阵的相同列开始的零矩阵。
本发明人着眼于QC－LDPC码的奇偶校验生成矩阵g的这一特征。也就是说，着眼于若在m行n列的零矩阵以外的列配置“0”作为信息比特，则生成的m个奇偶校验位都为零。进一步着眼于由于在奇偶校验生成矩阵g中列相同的子块矩阵之间，在元素的排列上具有相关性，而且在QC－LDPC码的奇偶校验生成矩阵g中存在多个从相同列开始的零矩阵，所以通过在零矩阵以外的列配置“0”作为信息比特，生成多个全为零的奇偶校验位。
也就是说，需要发送的信息比特数短于块码的块长度，并且将一部分的信息比特假定为“0”而进行编码时，若将需要发送的信息比特配置在零矩阵（m行n列）的列，而将“0”配置在零矩阵（m行n列）以外作为虚拟比特，则生成m个值为“0”的奇偶校验位。这些奇偶校验位不取决于需要发送的信息比特而必定为“0”。
因此，接收端知道从零矩阵的位置开始，值必定为“0”的m个奇偶校验位的位置，所以从发送端即使不发送值必定为“0”的m个的奇偶校验位，接收端也能够进行所有的数据的解码。另外，接收端能够将值必定为“0”的m个的奇偶校验位设定为发送装置不发送的比特，即能够将其作为冗余比特进行削减。
再次，使用图4详细地说明。着眼于图4的零矩阵221。图4的零矩阵221是7行12列的矩阵，与零矩阵221的列对应的信息比特是x36～x47。因此，若对x36～x47配置需要发送的信息比特且对x36～x47以外配置信息比特“0”而进行编码，则不论x36～x47的值如何，p1～p7都必定为“0”。
同样，若着眼于奇偶校验生成矩阵g中的列的位置与零矩阵221相同的零矩阵222，对x36～x47以外配置信息比特“0”而进行编码，则不论x36～x47的值如何，p28～p34都必定为“0”。
因此，在通过奇偶校验生成矩阵g生成的奇偶校验位p1～p54中，p1～p7及p28～p34的值必定为“0”。因此，若使发送装置不发送通过奇偶校验生成矩阵g生成的、这些值必定为“0”的奇偶校验位p1～p54，则能够使只是x36～x47及p8～p27、p35～p54作为发送装置需要发送的比特。另外，在以上的说明中，作为一例，着眼于p1～p54进行了说明，但p55以后也可以同样地考虑，因此能够削减发送装置发送的奇偶校验位的数量。
图4的零矩阵221为7行12列，所以在需要发送的信息比特为12比特以下时，将需要发送的信息比特配置在零矩阵221的列上即可。
另外，在需要发送的信息比特超过12比特时，例如，如图5所示，进而将需要发送的信息比特配置在零矩阵231、232……的列上即可。作为QC－LDPC码的奇偶校验生成矩阵的特征，由于连续地配置“0”，所以如图5所示，在奇偶校验生成矩阵g中，除了零矩阵221、222……以外，还存在多个如零矩阵231、232那样的零矩阵。
零矩阵231、232为7行7列的矩阵，即使将需要发送的信息比特配置在x71～x77时，p1～p7及p28～p34也全为“0”。因此，与使用零矩阵221、222的情况同样，发送装置也可以不发送p1～p7及p28～p34。
因此，除了零矩阵221、222以外，还利用零矩阵231、232时，能够将需要发送的信息比特配置在x36～x47及x71～x77。由此，最大比特数为19（＝12＋7）比特，与仅利用零矩阵221、222的情况相比，能够增加作为需要发送的信息比特可配置的最大比特数。
同样，在需要发送的信息比特数超过19比特时，也可以利用其他的部分矩阵所包含的零矩阵。图5仅表示了QC－LDPC码的奇偶校验生成矩阵g的一部分，在QC－LDPC的奇偶校验生成矩阵g中，列方向上存在24（＝648／27）个27行27列的循环置换矩阵，所以在未图示的区域也包含多个零矩阵。因此，发送装置能够在部分零矩阵中，与上述同样地利用零矩阵，增加作为需要发送的信息比特而能够配置的最大比特数。
这样，着眼于在QC－LDPC码的奇偶校验生成矩阵中存在多个从奇偶校验生成矩阵g的相同列开始且列数相同的零矩阵，在本实施方式中，将需要发送的信息比特配置在零矩阵的列，将“0”配置在零矩阵以外的列作为虚拟比特。由此，生成与零矩阵的行数为相同数目的、值为“0”的奇偶校验位。
此时，发送装置及接收装置如果共有对奇偶校验生成矩阵g的零矩阵的位置，则即使实际上不发送与该零矩阵的行对应的奇偶校验位，也在接收端当作发送了“0”而进行解码处理，由此能够对通过奇偶校验生成矩阵g进行了编码的编码数据进行解码。因此，发送装置能够降低需要发送的奇偶校验位数，提高传输效率。
另外，零矩阵也可以是1行1列。也就是说，如果在同一行中存在多个1行1列的零矩阵，而且存在与该多个零矩阵同一列的元素为零的行，则生成与同一列中元素为零的行的行数为相同数目的、总为“0”的奇偶校验位。
也就是说，在将零插入在信息比特中，并进行信息比特及零与QC－LDPC码的奇偶校验生成矩阵的矩阵运算而生成奇偶校验位时，发送装置基于配置信息比特的位置和奇偶校验生成矩阵，删除奇偶校验位中的值总为零的奇偶校验位，输出删除后的奇偶校验序列，并发送删除后的奇偶校验序列，因此能够降低需要发送的奇偶校验位数，并提高传输效率。
另外，发送装置通过将从奇偶校验生成矩阵g的相同列开始且列数相同的零矩阵（也包含1行1列的零矩阵）中的、行数最多的矩阵作为设定的零矩阵，且在设定了的零矩阵的列以外配置“0”，从而生成其数目相当于设定了的零矩阵的行数、值为“0”的奇偶校验位。
因此，发送装置通过将值为“0”的奇偶校验位作为不发送的比特而进行删截，从而能够提高传输效率。此时，发送装置通过将从奇偶校验生成矩阵g的相同列开始且列数相同的零矩阵中的、奇偶校验生成矩阵g内更多地包含的部分矩阵设定为零矩阵，从而能够进一步削减奇偶校验位。
另外，此时，发送装置将作为需要发送的信息比特而能够配置的最大比特数设为零矩阵的列数。例如，发送装置在设定了零矩阵221、222、……作为零矩阵时，能够配置需要发送的信息比特的最大比特数为12比特。
另外，发送装置在除了零矩阵221、222以外还设定了零矩阵231、232作为零矩阵时，能够配置需要发送的信息比特的最大比特数为19比特。反言之，发送装置根据需要发送的信息比特的数据长度（比特数），设定零矩阵即可。另外，如上所述，零矩阵可以是1行1列，也可以不连续。
图6表示使用上述的奇偶校验生成矩阵g进行编码的编码器的结构例。图6的编码器100包括：零矩阵设定单元110、配置单元120、编码单元130以及删截单元（数据削减单元）140。以下，以将如报头等那样、数据长度一定的信息序列输入到编码器100的情况为例进行说明。
零矩阵设定单元110设定既为QC－LDPC的奇偶校验生成矩阵g的部分矩阵且由元素都为“0”构成的零矩阵。零矩阵的设定方法在信息序列的数据长度如报头等那样唯一地确定时，设定列数为报头长度以上的零矩阵。另外，以下，以将图4的零矩阵221、222、……设定为零矩阵的情况为例进行说明。零矩阵设定单元110将奇偶校验生成矩阵g中的零矩阵的位置信息输出到配置单元120以及删截单元（数据削减单元）140。
配置单元120输入报头等的信息序列，基于由零矩阵设定单元110通知的零矩阵的位置信息，将信息比特（输入比特）配置在零矩阵的列，将“0”配置在零矩阵以外的列作为虚拟比特。
例如，在由零矩阵设定单元110通知了零矩阵221、222的位置的情况下，配置单元120将信息比特（输入比特）配置在零矩阵221的列x36～x47，将“0”配置在x36～x47以外。配置单元120将配置后的比特输出到编码单元130。
编码单元130使用奇偶校验生成矩阵g，对从配置单元120输出的比特进行编码而获取编码序列（信息比特及奇偶校验位）。编码单元130将编码序列输出到删截单元（数据削减单元）140。
删截单元（数据削减单元）140基于由零矩阵设定单元110通知的零矩阵221、222的位置的信息，从编码序列中将配置在x36～x47以外的“0”作为不发送的比特进行删截（删除）。
另外，删截单元（数据削减单元）140基于由零矩阵设定单元110通知的零矩阵221、222的位置的信息，从编码序列中，将与零矩阵221、222的行对应的奇偶校验位p1～p7、p28～p34、……作为不发送的比特进行删截（删除）。
删截单元（数据削减单元）140将从编码序列中作为不发送的比特而删截（删除）了的比特以外的编码序列作为需要发送的比特输出。
图7表示对从上述的编码器发送的信号进行解码的解码器的结构例。
解码器300包括固定对数似然比插入单元310及BP（Belief Propagation：置信传播）解码单元320。
固定对数似然比插入单元310输入由未图示的对数似然比计算单元计算的接收对数似然比以及表示与零矩阵的位置有关的信息的控制信号，并根据零矩阵的位置，对接收对数似然比插入已知的对数似然比。
例如，在编码端，在使用了零矩阵221、222、……时，将与x36～x47及p8～p27、p35～……对应的接收对数似然比LLRx36～LLRx47、LLRp8～LLRp27、LLRp35～……输入到固定对数似然比插入单元310。因此，固定对数似然比插入单元310插入与x1～x35、x48、……对应的接收对数似然比LLRx1～LLRx35、LLRx48…、LLRp1～LLRp7、LLRp28～LLRp34。
具体而言，在编码端使用了零矩阵221、222、……时，相当于发送了“0”作为x1～x35、x48、……、p1～p7、p28～p34、……，所以固定对数似然比插入单元310插入与已知比特“0”对应的固定的对数似然比作为x1～x35、x48……的对数似然比LLRx1～LLRx35、LLRx48…、LLRp1～LLRp7、LLRp28～LLRp34……。在图7中，以虚线的圆包围的接收对数似然比表示由固定对数似然比插入单元310插入了的接收对数似然比。
固定对数似然比插入单元310将插入后的对数似然比输出到BP解码单元320。
BP解码单元320例如使用非专利文献5至非专利文献7中记载的和-积（sum-product）解码、最小和（min-sum）解码、归一化BP（Normalized BP）解码、偏置BP（offset BP）解码等进行解码。
以下，说明具有上述那样构成的编码器的通信装置＃1的结构、以及具有上述那样构成的解码器并接收从通信装置＃1发送的信号的通信装置＃2的结构。
图8是表示通信装置＃1发送的调制信号的帧结构例的图。控制信息码元是用于将调制方式、使用的纠错码、编码率、发送方法、数据长度等控制信息传输到通信对方（通信装置＃2）的码元。信息码元是用于传输通过QC－LDPC编码而得到的信息比特及奇偶校验位的码元。
图9表示通信装置＃1的结构例。在图9的通信装置400中，编码单元410输入信息序列，并将编码序列输出到交织器420。编码单元410由图6的编码器100构成。
交织器420输入编码序列，进行交织而获得交织后的数据。另外，根据码的种类，也可以不设置交织器420。
映射单元430输入交织后的数据，通过进行QPSK（Quadrature Phase ShiftKeying：四相移相键控）、16QAM（Quadrature Amplitude Modulation：正交振幅调制）等调制而获得基带信号。
发送单元440输入基带信号，通过进行正交调制、变频等规定的信号处理而获得调制信号，并发送调制信号。
图10表示通信装置＃2的结构例。在图10的通信装置500中，接收单元510输入接收信号，进行变频等规定的无线处理，由此获得基带信号。接收单元510将基带信号输出到控制信息检测单元520及对数似然比计算单元530。
控制信息检测单元520从基带信号检测与零矩阵有关的信息、交织模式的信息、与编码率有关的信息等。然后，控制信息检测单元520将交织模式的信息输出到解交织器540，并将与零矩阵有关的信息及与编码率有关的信息输出到解码单元550。
对数似然比计算单元530输入基带信号，并使用例如非专利文献5所示的方法计算对数似然比，获得各个比特的对数似然比。对数似然比计算单元530将各个比特的对数似然比输出到解交织器540。
解交织器540输入各个比特的对数似然比，进行与交织器420对应的解交织的处理而获得解交织后的对数似然比。另外，解码单元550在进行BP解码时，即使不设置解交织器540，也通过准备考虑了解交织的校验矩阵，能够进行解码。
解码单元550由图7的解码器300构成。解码单元550输入解交织后的对数似然比，进行与编码单元410对应的解码而获得接收数据。
如上所述，在本实施方式中，零矩阵设定单元110设定既为奇偶校验生成矩阵g的部分矩阵且元素都为“0”的零矩阵。配置单元120将输入比特配置到零矩阵的列，将“0”配置到零矩阵以外的列。编码单元130使用奇偶校验生成矩阵g进行编码而获取奇偶校验位。删截单元（数据削减单元）140基于由零矩阵设定单元110通知的零矩阵的位置的信息，将配置到零矩阵以外的列的“0”删截（删除）作为不发送的比特，进而将所获得的奇偶校验位中的、与零矩阵的行对应的奇偶校验位删截（删除）作为不发送的比特。
由此，编码器100输入信息比特，并通过信息比特与奇偶校验生成矩阵的矩阵运算而生成奇偶校验位时，将信息比特配置到奇偶校验生成矩阵中的、与元素都为零的部分矩阵的列对应的位置，将零配置到奇偶校验生成矩阵中的、与元素都为零的部分矩阵以外的列对应的位置，进行配置后的信息比特及零与奇偶校验生成矩阵的矩阵运算。由此，编码器100生成奇偶校验序列，并删除奇偶校验序列中的、值总为零的奇偶校验位，输出删除后的奇偶校验序列。
换言之，编码器100将零插入在信息比特中，进行信息比特及零与QC－LDPC的奇偶校验生成矩阵的矩阵运算而生成奇偶校验位，基于插入零的位置及奇偶校验生成矩阵，删除奇偶校验位中的、值总为零的奇偶校验位，并将删除后的奇偶校验序列输出。
因此，在具有编码器100的发送装置400中，发送单元440通过发送输入比特、以及奇偶校验位中的、与零矩阵的行对应的所述奇偶校验位以外的奇偶校验位，从而即使不将与零矩阵的行对应的奇偶校验位发送到接收端，在接收端也能够插入已知的固定的对数似然比作为与零矩阵的行对应的奇偶校验位的对数似然比，从而进行解码，所以能够降低要发送的奇偶校验位数，并提高传输效率。
另外，需要发送的信息比特并不限于包含控制信息等的报头，也可以是有效载荷数据（用于信息传输的码元）等。总之，如果需要发送的信息比特的数小于QC－LDPC码所包含的零矩阵的列数，则能够适用本发明。需要发送的信息比特是报头，且报头长度固定时，零矩阵设定单元110能够根据报头长度而预先设定最合适的零矩阵。
另一方面，需要发送的信息比特为有效载荷数据时，数据长度因内容信息等的大小而发生变动。本发明也能够适用于需要发送的信息比特的数据长度例如像有效载荷数据那样变动的情况。在以下的实施方式2中，说明需要发送的信息比特的数据长度发生变动的情况。
（实施方式2）
在本实施方式中，说明在需要发送的信息比特的数据长度发生变动的情况下，适用了本发明时的情形。
图11表示使用了QC-LDPC码时的1块的结构例。QC-LDPC码是块码，如图11所示，1块由信息比特和奇偶校验位构成。这里，设1块内的信息比特的比特数为M比特。
图12表示本实施方式的编码器的结构例。另外，在图12的本实施方式的编码器中，对与图6共同的结构部分，附加与图6相同的标号，并省略其说明。相对于图6的编码器100，图12的编码器100a具有零矩阵设定单元110a及配置单元120a来代替零矩阵设定单元110及配置单元120。以下，以将N比特的信息序列输入到编码器100a的情况为例进行说明。
零矩阵设定单元110a根据作为信息序列输入的信息比特（输入比特）的数据长度N，设定零矩阵。具体而言，零矩阵设定单元110a首先对信息比特（输入比特）的数据长度N进行计数。然后，零矩阵设定单元110a将数据长度N除以QC-LDPC码的1块的信息比特长度M，计算商β及余数α。
配置单元120a在除法运算的结果N＝kM（k为整数）成立时，如图13所示，需要在k个所有块的信息比特区域配置作为信息序列输入的信息比特（输入比特）。也就是说，在k个块中，需要在QC-LDPC码的奇偶校验生成矩阵g的所有列配置各个信息比特（输入比特）。因此，在N＝kM（k为自然数）成立时，零矩阵设定单元110a不设定零矩阵，对配置单元120a输出指示信号，以在奇偶校验生成矩阵g的所有列配置信息比特（输入比特）。
配置单元120a在除法运算的结果N≠kM＝βM＋α（k为整数、α及β为自然数）成立时，如图13所示，需要在β个块的信息比特的区域，配置信息比特（输入比特），在1块（特殊块）的信息比特的区域，配置α比特的信息比特（输入比特）。也就是说，配置单元120a需要在β个块中，在QC-LDPC码的奇偶校验生成矩阵g的所有列配置各个信息比特，在特殊块中，如实施方式1所述，在零矩阵的列配置信息比特（输入比特）。
因此，在N≠kM＝βM＋α（k、α及β为自然数）成立时，零矩阵设定单元110a根据需要通过特殊块发送的信息比特（输入比特）的数据长度α，设定零矩阵。此时，零矩阵设定单元110a根据数据长度α的值，切换设定的零矩阵。具体而言，零矩阵设定单元110a根据余数α与规定的阈值之间的比较结果，切换设定的零矩阵。如上所述，对于编码器100a而言，根据零矩阵，作为需要发送的信息比特而能够配置的比特数的最大值发生变动。
另外，在图13中，将特殊块在时间上配置在最后，但配置位置并不限于此。
以下，使用图14，说明根据数据长度而设定零矩阵的动作。图14是下述情况的例子，即零矩阵设定单元110a具有两个阈值a1、a2，根据数据长度α和两个阈值之间的比较结果，切换零矩阵。由于作为不发送的比特而能够删截（能够削减）的奇偶校验位数与零矩阵的行数相同，所以换言之，切换零矩阵成为切换要发送的奇偶校验位的削减方法。
在0＜α≤a1时，通过零矩阵＃1（削减方法＃1），削减要发送的奇偶校验位。例如，在0＜α≤a1（＝12）时，零矩阵设定单元110a将零矩阵221、222……设定为零矩阵。
另外，在α＝10时，配置单元120a对10比特的信息加上2比特的“0”而成为12比特。然后，配置单元120a将该12比特分配给x36～x47，将“0”分配给x1～x35、x48～。其结果，通过编码单元130得到的奇偶校验位中的、奇偶校验位p1～p7、p28～p34、……总为“0”而不取决于的x36～x47值。
因此，删截单元（数据削减单元）140通过将总为“0”的奇偶校验位p1～p7、p28～p34作为不发送的比特进行删截，从而能够提高传输效率而不使解码特性劣化。
另外，对x36～x47以外的比特（x1～x35、x48～）分配已知比特“0”，所以删截单元（数据削减单元）140也删截这些x36～x47以外的比特（设定为不发送的比特）。除此以外，在α＝10时，删截单元（数据削减单元）140将分配给x36～x47的2比特的“0”作为不发送的比特进行删截（设定为不发送的比特）。由此，能够进一步提高传输效率。
例如，在配置单元120a将“0”分配给了x46、x47时，通过删截单元（数据削减单元）140将x46、x47删截，从而发送序列为x36～x45、以及奇偶校验位p8～p27、p35～p54、……，能够进一步提高传输效率。
在a1＜α≤a2时，通过零矩阵＃2（削减方法＃2），削减要发送的奇偶校验位。例如，在a1＝12、a2＝19时，零矩阵设定单元110a除了将零矩阵221、222、……设定为零矩阵以外，还将零矩阵231、232、……设定为零矩阵。
另外，在α＝15时，配置单元120a对15比特的信息加上4比特的“0”而成为19比特。另外，配置单元120a将该19比特分配给x36～x47及x71～x77，将“0”分配给x1～x35、x48～～x71、x78～。其结果，通过编码单元130得到的奇偶校验位中的、奇偶校验位p1～p7、p28～p34、……总为“0”而不取决于的x36～x47值。
因此，删截单元（数据削减单元）140通过将总为“0”的奇偶校验位p1～p7、p28～p34作为不发送的比特进行删截，从而能够提高传输效率而不使解码特性劣化。
另外，对x36～x47、x71～x77以外的比特（x1～x35、x48～x71、x78～）分配已知比特“0”，所以删截单元（数据削减单元）140设定对这些x36～x47、x71～x77以外的比特进行删截（不发送的比特）。除此以外，在α＝15时，删截单元（数据削减单元）140将分配给x36～x47、x71～x77中的某x的4比特的“0”作为不发送的比特进行删截（设定为不发送的比特）。
由此，发送装置能够进一步提高传输效率。例如，在配置单元120a将“0”分配给x74～x77时，通过删截单元（数据削减单元）140将x74～x77删截，从而发送序列为x36～x45、x71～x73、p8～p27、p35～p54，……，发送装置能够进一步提高传输效率。
另外，在图14所示的例子中，在a2＜α≤M－1时，不设定零矩阵，并且不进行奇偶校验位的削减。也就是说，在将信息比特（输入比特）的数据长度N除以块长度M所得的余数α在规定的阈值以上时，将α个的信息比特（输入比特）及作为虚拟比特的（M－α）个的“0”配置在奇偶校验生成矩阵g的列。
这样，零矩阵设定单元110a根据需要通过特殊块发送的信息比特（输入比特）的数据长度α，设定零矩阵。然后，零矩阵设定单元110a将奇偶校验生成矩阵g中的零矩阵的位置的信息通知给配置单元120a以及删截单元（数据削减单元）140。
另外，零矩阵设定单元110a，在a2＜α≤M－1时，不设定零矩阵，并且不进行奇偶校验位的削减。因此，在a2＜α≤M－1时，零矩阵设定单元110a通知删截单元（数据削减单元）140，以使其不删截奇偶校验位。
如上所述，在本实施方式中，零矩阵设定单元110a根据信息比特（输入比特）的数据长度N设定奇偶校验生成矩阵g的部分矩阵且元素都为“0”的零矩阵。由此，发送装置能够在降低需要发送的奇偶校验位数的同时能够切实地发送信息比特（输入比特）。
另外，在图14中，表示了根据余数α的值分为三种情况中的一种的例子，但情况划分数并不限于三个。例如，零矩阵设定单元110a也可以还具有阈值，划分为Z种情况。
另外，在实现本实施方式时，具备解码器的接收装置需要知道余数α的值。作为实现其的简单方法，具备编码器的发送装置将要发送的数据的比特数的信息首先通知给接收装置即可。另外，此时，接收装置需要具备用于求α的运算单元。
（实施方式3）
在本实施方式中，说明QC-LDPC码的删截方法。
图15表示本实施方式的编码器的结构例。图15的编码器600包括：编码单元610、删截模式设定单元620以及删截单元（数据削减单元）630。
编码单元610使用QC-LDPC的奇偶校验生成矩阵g，对信息序列进行编码。
删截模式设定单元620利用QC-LDPC码的校验矩阵H以子块矩阵为基本单位构成，搜索并设定删截模式。在后面叙述删截模式的搜索方法。删截模式设定单元620将设定了的删截模式的信息输出到删截单元（数据削减单元）630。
删截单元（数据削减单元）630根据由删截模式设定单元620通知的删截模式，在从编码单元610输出的编码序列中，将信息比特或奇偶校验位删截作为不发送比特（设定为不发送的比特）。
接着，说明删截模式设定单元620设定的删截模式的搜索方法。就删截模式而言，利用QC-LDPC码的校验矩阵H以子块矩阵为基本单位而构成，搜索删截模式。
删截模式设定单元620在搜索删截模式时，首先决定删截模式的周期。例如，在从20比特中选择K比特的不发送比特（删截比特）时，删截模式的周期为20比特。另外，此时删截模式的周期的20比特内包含的不发送比特（删截比特）的数设为K个，并且设为总是恒定。
在本发明中，将删截模式的周期设为QC-LDPC码的校验矩阵的基本单元即子块矩阵I（pj，l）（q行r列（r＝（q＋pj，l）mod p（0≤q≤p－1）为1，其他为“0”的循环置换矩阵）的列数L的整数倍或列数L的约数（参照式（1））。
例如，图3所示的QC-LDPC码的校验矩阵中的子块矩阵是27行27列（L＝27）的矩阵，所以提出将27的整数倍或27的约数设定为删截模式的周期，设定K个不发送的比特（删截比特）。
一般地，块码中，块长度越长，越能够获得良好的接收特性。但是，在块长度较长时，难以按块长度单位搜索最佳的删截模式。因此，在块长度较长时，考虑采用随机地选择删截比特的方式。但是，此时存在删截时的接收质量大幅劣化的可能性。
对此，删截模式设定单元620着眼于构成QC-LDPC码的校验矩阵H的子块矩阵是规则的，在对子块矩阵的列数的每个整数倍或列数的每个约数，搜索删截模式时，能够以较短的时间找到特性良好的删截模式。
作为删截模式的具体搜索方法，例如设定规定的SNR（Signal-to-Noisepower ratio：信号与噪声功率比），对每个删截模式求差错率，求差错率低的删截模式即可。
发送装置通过使用这样搜索出的删截模式，将编码序列删截，从而能够在维持良好的接收质量的同时提高传输效率。也就是说，图15的结构上的重要点在于，删截单元（数据削减单元）630以构成QC-LDPC码的校验矩阵H的子块矩阵的列数的整数倍或列数的约数为单位，对编码序列进行删截。
作为一例说明下述情况，即删截单元（数据削减单元）630将删截模式的周期设为子块矩阵的列数L，对子块矩阵的每个列数L，将不发送的比特（删截比特）的数设定为恒定的K个。此时，删截单元（数据削减单元）630对构成QC-LDPC码的校验矩阵H的子块矩阵的列数的每个整数倍，切换删截模式。
使用图16A～图16C具体地说明删截模式的切换方法。
图16A表示对于图3的检验矩阵H，对子块矩阵的每个列数（列数的1倍）切换删截模式的情形。图3的校验矩阵H由27列的子块矩阵构成，所以删截单元（数据削减单元）630对于x1～x27，使用删截模式＃0选择K个不发送的比特（删截比特）。另外，删截单元（数据削减单元）630对于x28～x54使用删截模式＃1选择K个不发送的比特（删截比特）。另外，删截单元（数据削减单元）630对于p622～p648使用删截模式＃23选择K个不发送的比特（删截比特）。
图16B表示对于图3的检验矩阵H，对子块矩阵的每个列数的2倍切换删截模式的情形。图3的校验矩阵H由27列的子块矩阵构成，所以删截单元（数据削减单元）630对于x1～x27、x28～x54，使用删截模式＃0选择K个不发送的比特（删截比特）。
另外，删截单元（数据削减单元）630对于x55～x81、x82～x108使用删截模式＃1选择K个不发送的比特（删截比特）。另外，删截单元（数据削减单元）630对于x109～x135、x136～x162使用删截模式＃2选择K个不发送的比特（删截比特）。
图16C表示对于图3的检验矩阵H，将子块矩阵的列数的约数9列作为基本周期，对每9列切换删截模式的情形。具体而言，删截单元（数据削减单元）630对于x1～x9使用删截模式＃0选择K个不发送的比特（删截比特）。
删截单元（数据削减单元）630对于x10～x18使用删截模式＃1选择K个不发送的比特（删截比特）。删截单元（数据削减单元）630对于x19～x27使用删截模式＃2选择K个不发送的比特（删截比特）。
同样，删截单元（数据削减单元）630对于x28～x36使用删截模式＃3选择K个不发送的比特（删截比特）。删截单元（数据削减单元）630对于x37～x45使用删截模式＃4选择K个不发送的比特（删截比特）。删截单元（数据削减单元）630对于x46～x54使用删截模式＃5选择K个不发送的比特（删截比特）。
同样，删截单元（数据削减单元）630对于x622～x630使用删截模式＃69选择K个不发送的比特（删截比特）。删截单元（数据削减单元）630对于x631～x639使用删截模式＃70选择K个不发送的比特（删截比特）。删截单元（数据削减单元）630对于x640～x648使用删截模式＃71选择K个不发送的比特（删截比特）。
另外，删截单元（数据削减单元）630也可以定义由删截模式＃0～＃2构成的删截模式＃S0，对x1～x27使用删截模式＃S0选择3K个不发送的比特（删截比特）。同样，删截单元（数据削减单元）630也可以定义由删截模式＃3～＃5构成的删截模式＃S1，对x28～x54使用删截模式＃S1选择3K个不发送的比特（删截比特）。
同样，删截单元（数据削减单元）630也可以定义由删截模式＃69～＃71构成的删截模式＃S23，对x622～x648使用删截模式＃S23选择3K个不发送的比特（删截比特）。
也就是说，将子块矩阵的列数的约数作为基本周期进行删截，与将构成QC-LDPC码的校验矩阵H的子块矩阵的列数作为单位（周期）进行删截是等价的。
如上所述，在本实施方式中，删截模式设定单元620按照构成QC-LDPC码的校验矩阵H的子块矩阵的列数的每个整数倍或列数的每个约数搜索删截模式，删截单元（数据削减单元）630按照构成QC-LDPC码的校验矩阵的子块矩阵的列数的每个整数倍或列数的每个约数切换删截模式。由此，能够以较短的时间切实地搜索可获得良好的接收质量的删截模式，能够在维持良好的接收质量的同时提高传输效率。
另外，在以上的说明中，以对构成QC-LDPC码的校验矩阵的子块矩阵的列数的每个整数倍或列数的每个约数切换删截模式的情况为例进行了说明，但不必一定切换删截模式。
例如，图16A中，“删截模式＃0”、“删截模式＃1”、……“删截模式＃23”也可以为同一删截模式。另外，图16B中，“删截模式＃0”、“删截模式＃1”、“删截模式＃2”……也可以为同一删截模式。
另外，图16C中，“删截模式＃0”、“删截模式＃1”、……“删截模式＃71”也可以为同一删截模式。总而言之，删截模式的单位只要是构成QC-LDPC码的校验矩阵的子块矩阵的列数的整数倍或列数的约数即可。
（实施方式4）
在本实施方式中，说明将在实施方式1及实施方式2中说明了的编码方法利用于控制信息时的编码方法的例子。
作为一例，以下说明使用编码率（Coding rate）(R)=1/2，LDPC码信息块长度（比特）（code information block length(bits)）=168，LDPC码字块长度（比特）（codeword block length(bits)）=336的QC-LDPC码，对200比特的控制信息进行编码的情况。
图17表示将200比特的控制信息分割为168比特和32比特，将168比特配置到块＃1，将32比特配置到块＃2的情况。在图17中，在块＃2，对于块长度168比特，只配置32比特的控制信息。
以下，如块＃2那样，需要发送的比特是短于块长度的块，其是实施方式2中说明了的特殊的块。因此，与实施方式2同样，在块＃2中，“0”作为信息比特被配置为虚拟比特，并被编码。其结果，块＃1和块＃2中在接收质量上发生偏差，结果，200比特的控制信息的接收质量取决于接收质量差的块。
因此，在本实施方式中，如图18所示，将200比特的控制信息尽可能均等地配置到两个块＃1、＃2，对各个块进行实施方式1中叙述的编码。具体而言，在控制信息为200比特时，对块＃1及块＃2双方各配置100比特的控制信息。
由此，块＃1及块＃2都为特殊块，所以在块＃1及块＃2双方，“0”作为信息比特被配置为虚拟比特，并通过实施方式1中的编码方法被编码。由此，块＃1和块＃2之间的接收质量均等，能够确切地传输到通信对方。
另外，在控制信息为201比特时，将101比特的控制信息配置到块＃1，将100比特的控制信息配置到块＃2。此时，块＃1中的控制信息的比特数与块＃2中的控制信息的比特数之差至多1比特。这样，发送装置通过将需要发送的信息尽可能均等地配置到两个块，从而能够使各个块间的接收质量均等，所以能够切实地将控制信息传输到通信对方。
以上，在本实施方式中，将控制信息尽可能均等地配置到多个块。由此，发送装置通过对于配置后的各个块适用在实施方式1中说明了的编码方法，能够将控制信息等的建立通信所需信息切实地传输到通信对方。
另外，本实施方式中的特殊块的生成方法与实施方式2中说明了的特殊块的生成方法相同。也就是说，发送装置将无需发送的信息比特及奇偶校验位双方设定为不发送的比特（设定为删截比特）。
(实施方式5)
在本实施方式中，表示一例QC-LDPC码，而且说明最适合于该QC-LDPC码的删截模式。
QC-LDPC码的校验矩阵H如式（4）那样进行定义。
H = P 0,0 P 0,1 P 0,2 . . . P 0 , n b - 2 P 0 , n b - 1 P 1,0 P 1,1 P 1,2 . . . P 1 , n b - 2 P 1 , n b - 1 P 2,0 P 2,1 P 2,2 . . . P 2 , n b - 2 P 2 , n b - 1 . . . . . . . . . . . . . . . . . . P m b - 1,0 P m b - 1,1 P m b - 1,2 . . . P m b - 1 , n b - 2 P m b - 1 , n b - 1 = P H b . . . ( 4 )
式（4）的校验矩阵H是m行n列的矩阵。这里，n是码长度，m是奇偶校验位数。因此，系统位数k为k＝n－m。另外，在式（4）中，Pi，j是z行z列的循环置换矩阵或z行z列的零矩阵。
这里，式（4）的校验矩阵H通过nb行mb列的矩阵Hb展开。另外，m＝z×mb、n＝z×nb的关系成立。另外，矩阵Hb的各个元素在Pi，j中元素为“1”时，设为“1”，在Pi，j中元素为“0”时，设为“0”。
这里，Pi，j作为循环置换矩阵，是z行z列的单位矩阵或将z行z列的单位矩阵循环移位所得的矩阵的集合。由于循环置换矩阵是单位矩阵或将单位矩阵循环移位所得的矩阵的集合，所以若将矩阵Hb分解为与矩阵Hb大小相同的矩阵Hbm，则矩阵Hbm以零矩阵或将单位矩阵循环移位所得的矩阵表示。
另外，以后在矩阵Hbm中，零矩阵标识为“-1”。另外，单位矩阵标识为“0”。另外，单位矩阵的循环置换矩阵使用该循环移位量p（i，j）（＞0）而标识为“p（i，j）”。作为这样所简洁标识的矩阵Hbm的集合，能够表示矩阵Hb。
然而，如式（5）所示，矩阵Hb分为两个子矩阵Hb1、Hb2。子矩阵Hb1是与信息比特有关的部分矩阵，子矩阵Hb2是与奇偶校验位有关的部分矩阵。
Hb=[(Hb1)mb×kb|(Hb2)mb×mb]=0   …（5）
如式（6）所示，子矩阵Hb2进一步分为矢量hb和子矩阵H’b2。
Figure GDA00002922874600231
在式（6）中，子矩阵H’b2是在i行j列（i＝j及i＝j＋1）的部分为“1”，其他的部分为“0”的矩阵。在子矩阵H’b2中，标识为“1”的部分表示单位矩阵的移位量为“0”。也就是说，在展开为矩阵Hb时，通过z行z列的单位矩阵置换子矩阵H’b2。
另外，对矢量hb的最上（hb（0））和最下（hb（mb－1））分配相同循环移位量。
以下，考虑通过式（7）定义Hb的矩阵。通过式（7）定义的校验矩阵H能够对应各种编码率中最大码长度。
Figure GDA00002922874600232
其中，
Figure GDA00002922874600233
表示的整数部分。
在式（7）中，p（f，i，j）表示单位矩阵的循环移位量，f表示对应于各种编码率的码长度的索引。另外，zf称为展开系数（expansion factor），具有zf＝k/n的关系。
式（8）表示基于式（7）的编码率1/2（＝k/n）的矩阵Hb。
Figure GDA00002922874600235
在式（8）中，“0”表示单位矩阵。另外，“-1”表示零矩阵。另外，例如，第1行第2列的“94”表示将单位矩阵循环移位了94所得的矩阵。同样，第4行第1列的“61”表示将单位矩阵循环移位了61所得的矩阵。
另外，式（9）表示基于式（7）的编码率5/6（＝k/n）的矩阵Hb。
1 25 55 - 1 47 4 - 1 91 84 8 86 52 82 33 5 0 36 20 4 77 80 0 - 1 - 1 - 1 6 - 1 36 40 47 12 79 47 - 1 41 21 12 71 14 72 0 44 49 0 0 0 0 - 1 51 81 83 4 67 - 1 21 - 1 31 24 91 61 81 9 86 78 60 88 67 15 - 1 - 1 0 0 50 - 1 50 15 - 1 36 13 10 11 20 53 90 29 92 57 30 84 92 11 66 80 - 1 - 1 0 . . . ( 9 )
以上，表示一例编码率1/2及5/6的QC-LDPC的矩阵Hb。以下，说明可适用于这些QC-LDPC的矩阵Hb的删截模式。
图19A表示式（8）所示的编码率1/2的QC-LDPC的矩阵Hb。如图19A所示，编码率1/2的矩阵Hb中，与信息比特有关的部分矩阵Hb1为12行，所以与奇偶校验位有关的部分矩阵Hb2为12列。
图19A中的与奇偶校验位有关的部分矩阵Hb2除了第1行第1列及第12行第1列以外，由“-1”、“0”构成，而为规则的排列。如上所述，“-1”表示零矩阵，“0”表示单位矩阵。另外，第1行第1列及第12行第1列的“7”是将单位矩阵循环移位了7所得的循环置换矩阵。
此时，在与奇偶校验位有关的部分矩阵Hb2的列中，即使由单位矩阵、零矩阵构成的部分使用同一删截模式，对接收质量造成的影响也低。因此，对于由单位矩阵、零矩阵构成的部分即使使用同一删截模式＃A，也能够获得良好的接收特性（参照图19A）。另外，对于不属于由单位矩阵、零矩阵构成的部分的列，假设设定不同的删截模式。但是，也可以是一部分或全部的删截模式为同一删截模式。
进而，编码序列也可以与实施方式3中叙述过的删截方法组合。也就是说，若编码序列以构成QC-LDPC码的校验矩阵H的子块矩阵的列数的整数倍或列数的约数为单位，进行删截，则更为有效。图19B、图19C表示了下述情况的例子，即对于与奇偶校验位有关的部分矩阵Hb2，以构成QC-LDPC码的校验矩阵H的子块矩阵的列数的整数倍或列数的约数为单位，进行删截。
图19B表示式（8）所示的编码率1/2的QC-LDPC的矩阵Hb及删截模式的另外的适用例。图19B是将删截模式的周期设定为构成QC-LDPC码的校验矩阵的子块矩阵的列数的整数倍（2倍）的情况的例子。另外，图19B是对由单位矩阵、零矩阵构成的部分使用同一删截模式＃B的例子。
另外，图19C表示式（8）所示的编码率1/2的QC-LDPC的矩阵Hb及删截模式的另外的适用例。图19C是以构成QC-LDPC码的校验矩阵的子块矩阵的列数的1/2为单位生成了删截模式的情况的例子。另外，图19C是对由单位矩阵、零矩阵构成的部分使用同一删截模式的例子。
具体而言，图19C表示下述情况，即对于由100行100列的子块矩阵构成的校验矩阵H，将子块矩阵的列数的1/2即约数50列作为基本周期，每50列切换删截模式。
具体而言，删截单元（数据削减单元）630对于p100～p149，使用删截模式＃1选择不发送的比特（删截比特）。删截单元（数据削减单元）630对于p150～p199，使用删截模式＃2选择不发送的比特（删截比特）。删截单元（数据削减单元）630对于p200～p249，使用删截模式＃3选择不发送的比特（删截比特）。
删截单元（数据削减单元）630对于p250～p299，使用删截模式＃4选择不发送的比特（删截比特）。删截单元（数据削减单元）630对于p1100～p1149，使用删截模式＃21选择不发送的比特（删截比特）。删截单元（数据削减单元）630对于p1150～p1199，使用删截模式＃22选择不发送的比特（删截比特）。
图20A表示式（9）所示的编码率5/6的QC-LDPC的矩阵Hb。如图20A所示，编码率5/6的校验矩阵Hb中，与信息比特有关的部分矩阵Hb1为4行，所以与奇偶校验位有关的部分矩阵Hb2为4列。
图20A中的与奇偶校验位有关的部分矩阵Hb2除了第1行第1列及第4行第1列以外，由“-1”、“0”构成，为规则的排列。另外，第1行第1列及第4行第1列的“80”是将单位矩阵循环移位了80所得的循环置换矩阵。
这样，在编码率5/6的情况下同样，在与奇偶校验位有关的部分矩阵Hb2的列中，即使由单位矩阵、零矩阵构成的部分使用同一删截模式，对接收质量造成的影响也低。因此，对于由单位矩阵、零矩阵构成的部分的列，即使使用同一删截模式＃A，接收装置也能够获得良好的接收特性（参照图20A）。另外，对于不属于由单位矩阵、零矩阵构成的部分的列，设定不同的删截模式，但一部分也可以是同一删截模式。
图20B表示式（9）所示的编码率5/6的QC-LDPC的矩阵Hb及删截模式的另外的适用例。图20B是将删截模式的周期设定为构成QC-LDPC码的校验矩阵的子块矩阵的列数的整数倍（3倍）的情况的例子。
另外，图20C表示式（9）所示的编码率5/6的QC-LDPC的矩阵Hb及删截模式的另外的适用例。图20C是对构成QC-LDPC码的校验矩阵的子块矩阵的列数的每个1/2的列数生成了删截模式的情况的例子。另外，与图20B同样，图20C是对由单位矩阵、零矩阵构成的部分使用同一删截模式的例子。
具体而言，图20C表示下述情况，即对于由100行100列的子块矩阵构成的校验矩阵H，将子块矩阵的列数的1/2即约数50列作为基本周期，对每50列切换删截模式。
具体而言，删截单元（数据削减单元）630对于p100～p149，使用删截模式＃1选择不发送的比特（删截比特）。删截单元（数据削减单元）630对于p150～p199，使用删截模式＃2选择不发送的比特（删截比特）。删截单元（数据削减单元）630对于p200～p249，使用删截模式＃3选择不发送的比特（删截比特）。
删截单元（数据削减单元）630对于p250～p299，使用删截模式＃4选择不发送的比特（删截比特）。删截单元（数据削减单元）630对于p300～p349，使用删截模式＃5选择不发送的比特（删截比特）。删截单元（数据削减单元）630对于p350～p399，使用删截模式＃6选择不发送的比特（删截比特）。
这样，在与奇偶校验位有关的部分矩阵Hb2的列中，由单位矩阵、零矩阵构成的部分设定同一删截模式，对于不属于由单位矩阵、零矩阵构成的部分的列，设定不同的删截模式。
另外，不属于由单位矩阵、零矩阵构成的部分的列，例如，也可以如实施方式3中叙述过的那样，对构成QC-LDPC码的校验矩阵的子块矩阵的列数的每个整数倍或列数的每个约数，切换删截模式。
另外，不属于由单位矩阵、零矩阵构成的部分的列，也可以适用删截模式的模式长度是构成QC-LDPC码的校验矩阵的子块矩阵的列数的每个整数倍或列数的约数的同一删截模式。
(实施方式6)
本实施方式表示，在使用实施方式5中说明了的QC-LDPC码，并且将构成实施方式4中说明了的QC-LDPC码的校验矩阵的子块矩阵的列数的整数倍或列数的约数作为单位，进行删截，在所有删截中，使用了同一删截模式时的例子。
实施方式6中说明用于从具有编码率1/2的式（8）的校验矩阵的QC-LDPC码，通过删截，实现编码率约为0.65的删截模式。但是，构成QC-LDPC码的校验矩阵的子块矩阵的大小设为行数350、列数350。因此，QC-LDPC码的信息块长度（比特）（Information block length(bits)）为4200，LDPC码字块长度（比特）（codeword block length(bits)）为8400。
此时，LDPC码的码字（codeword）如下所示。
v=[x0，x1，···，x4198，x4199，p0，p1，···，p4198，p4199]
=[s0，s1，s2，…，s8397，s8398，s8399]
=[v0，v1，v2，…，v167]
其中，v表示码字、x表示信息、p表示奇偶校验(parity)。
另外，v0、v1、…、vi…、v167如下所示。
v0=[s0，s1，…，s48，s49]、
v1=[s50，s51，…，s98，s99]、…、
vi=[s50*i，s50*i+1，…，s50*i+48，s50*i+49]、…、
v167=[s8350，s8351，…，s8398，s8399]
本发明人根据搜索了删截模式的结果，确认了若将构成QC-LDPC码的校验矩阵的子块矩阵的列数的约数即50设为删截模式的周期，就能提供良好的接收质量。
提供良好的接收质量的删截模式如下所示。
(1，8，19，20，25，28，29，31，38，40，41)
作为另外的表达，删截表w以w=[10111111011111111110011110110010111111010011111111]表示。
此时，w中所包含的“0”意味着不发送的比特。也就是说，删截表w对于vi，如图21所示，决定不发送的比特。因此，对于vi=[s50*i，s50*i+1，···，s50*i+48，s50*i+49]，除去不发送的比特后的、要发送的数据比特vi’表示为：vi’=[s50*i，s50*i+2，s50*i+3，s50*i+4，s50*i+5，s50*i+6，s50*i+7，s50*i+9，s50*i+10，s50*i+11，s50*i+12，s50*i+13，s50*i+14，s50*i+15，s50*i+16，s50*i+17，s50*i+18，s50*i+21，s50*i+22，s50*i+23，s50*i+24，s50*i+26，s50*i+27，s50*i+30，s50*i+32，s50*i+33，s50*i+34，s50*i+35，s50*i+36，s50*i+37，s50*i+39，s50*i+42，s50*i+43，s50*i+44，s50*i+45，s50*i+46，s50*i+47，s50*i+48，s50*i+49]。
说明用于从具有编码率5/6的式（9）的校验矩阵的QC-LDPC码，通过删截，实现编码率约为0.95的删截模式。但是，构成QC-LDPC码的校验矩阵的子块矩阵的大小设为行数210、列数210。因此，在QC-LDPC码中，信息块长度（比特）（Information block length(bits)）为4200，LDPC码字块长度（比特）（codeword block length(bits)）为5040。
此时，LDPC码的码字如下所示。
v=[x0，x1，···，x4198，x4199，p0，p1，···，p838，p839]
=[s0，s1，s2，···，s5037，s5038，s5039]
=[v0，v1，v2，···，v79]
其中，v表示码字、x表示信息、p表示奇偶校验。
另外，v0、v1、……、vi……、v79如下所示。
v0=[s0，s1，···，s61，s62]、
v1=[s63，s64，···，s124，s125]、···、
vi=[s63*i，s63*i+1，···，s63*i+61，s63*i+62]、···、
v79=[s4977，s4978，···，s5038，s5039]。
本发明人根据搜索了删截模式的结果，确认了若将63设为删截模式的周期，就能够提供良好的接收质量。
提供良好的接收质量的删截模式如下所示。
(3，18，20，27，39，50，60)
作为另外的表达，删截表w以w=[111011111111111111010111111011111111111011111111110111111111011]表示。
此时，w中所包含的“0”表示不发送的比特。也就是说，删截表w对于vi，如图22所示，决定不发送的比特。因此，对于vi=[s63*i，s63*i+1，···，s63*i+61，s63*i+62]，除去不发送的比特后的、要发送的数据比特vi’表示为：vi’=[s63*i，s63*i+1，63*i+2，s63*i+4，s63*i+5，s63*i+6，s63*i+7，s63*i+8，63*i+9，s63*i+10，s63*i+11，s63*i+12，s63*i+13，s63*i+14，s63*i+15，s63*i+16，s63*i+17，s63*i+19，s63*i+21，s63*i+22，s63*i+23，s63*i+24，s63*i+25，s63*i+26，s63*i+28，s63*i+29，s63*i+30，s63*i+31，s63*i+32，s63*i+33，s63*i+34，s63*i+35，s63*i+36，s63*i+37，s63*i+38，s63*i+40，s63*i+41，s63*i+42，s63*i+43，s63*i+44，s63*i+45，s63*i+46，s63*i+47，s63*i+48，s63*i+49，s63*i+51，s63*i+52，s63*i+53，s63*i+54，s63*i+55，s63*i+56，s63*i+57，s63*i+58，s63*i+59，s63*i+61，s63*i+62]
此时，若将删截模式的周期设为20～90左右，则接收时的数据质量良好。另外，删截模式的周期是指删截模式的最小周期。例如，删截表w1=[001]的删截模式的周期为3。另外，删截表w2=[001001]是周期6的结构，但是其由两个删截表w1=[001]构成，删截表w1的删截模式的周期为3，所以删截表w2的删截模式的（最小）周期与删截表w1相同为3。也就是说，删截模式的周期是指构成删截模式的模式中的、最小模式的模式长度。另外，删截表w3=[010]与将w1循环移位后所得的删截表相同，但若考虑上述的w、vi、vi’的关系，则可以说w3和w1是不同的删截模式。也就是说，在有删截表wx和删截表wy时，即使将wx循环移位（但是，不包括“0”比特循环移位）后与wy相同，wx与wy也是不同的删截模式。
删截模式的周期过长时，在不发送的比特（删截比特）的配置上产生随机性，与在二进删除信道（binary erasure channel）中产生了随机差错的模式近似，所以接收时的数据质量变差。另一方面，在删截模式的周期过短时，不发送的比特（删截比特）的配置偏向一边，所以成为适合的删截模式的可能性变低，接收时的数据质量恶化。因此，将删截模式的周期设为20～90左右很重要。
另外，将删截模式的周期设定为20～90左右时，若删截表w包含三个以上的“0”，则接收时的数据质量良好（能够生成在接收（解码）时能获得良好的数据质量的删截模式的可能性高）。若删截表w包含三个以上的“0”，则不发送的比特（删截比特）的配置上规则性消失，而随机性增加，所以接收时的数据质量良好。
进而，若将删截模式的周期设定为20～90左右，使删截表w包含三个以上的“0”，并且将构成QC-LDPC码的校验矩阵的子块矩阵的列数的整数倍或列数的约数设定为删截模式的周期，则能够生成在接收（解码）时能获得良好的数据质量的删截模式的可能性高。
上述以外的删截模式如下所示。
用于从构成QC-LDPC码的校验矩阵的子块矩阵的大小设为行数80、列数80，且具有编码率1/2的式（8）的校验矩阵的QC-LDPC码（信息块长度（比特）（Information block length(bits)）=960，LDPC码字块长度（比特）（codeword block length(bits)）=1920），通过删截而实现编码率约0.65、0.75的删截模式如下所示。
编码率约0.65时：w=[11111101100100111111]
编码率约0.75时：w=[1100111111110111111001111100011110000111]
用于从构成QC-LDPC码的校验矩阵的子块矩阵的大小设为行数48、列数48，且具有编码率5/6的式（9）的校验矩阵的QC-LDPC码（信息块长度（比特）（Information block length(bits)）=960，LDPC码字块长度（比特）（codeword block length(bits)）=1152），通过删截而实现编码率约0.95的删截模式如下所示。
w=[111111111011111111110111101111111100111111101111]
用于从构成QC-LDPC码的校验矩阵的子块矩阵的大小设为行数180、列数180，且具有编码率1/2的式（8）的校验矩阵的QC-LDPC码（信息块长度（比特）（Information block length(bits)）=2160，LDPC码字块长度（比特）（codeword block length(bits)）=4320），通过删截而实现编码率约0.65、0.75的删截模式如下所示。
编码率约0.65时：w=[101111110000111111011111100111011111]
编码率约0.75时：w=[111111010000011010011111111110]
用于从构成QC-LDPC码的校验矩阵的子块矩阵的大小设为行数108、列数108，且具有编码率5/6的式（9）的校验矩阵的QC-LDPC码（信息块长度（比特）（Information block length(bits)）=2160，LDPC码字块长度（比特）（codeword block length(bits)）=2592），通过删截而实现编码率约0.95的删截模式如下所示。
w=[101111111111110111111110111]
(实施方式7)
实施方式5中说明了下述情况，即在奇偶校验矩阵Hb中，通过由单位矩阵及零矩阵构成的子矩阵H’b2（参照式（6））和子矩阵H’b2以外的子矩阵（以下标识为“H’b1（＝Hb1＋hb）”，参照式（5）及式（6）），使用不同的删截模式。作为其一例，在实施方式5中说明了下述情况，即如图19A～图19C、图20A～图20C所示，对由单位矩阵及零矩阵构成的子矩阵H’b2，将子块矩阵的列数的整数倍或列数的约数作为单位，使用同一删截模式。
在本实施方式中说明下述情况，即：与实施方式5同样，在奇偶校验矩阵Hb中，通过由单位矩阵及零矩阵构成的子矩阵H’b2和子矩阵H’b1，使用不同的删截模式。具体而言，说明下述情况，即：如与图20B对应的图23所示，对子矩阵H’b1使用将子矩阵H’b1的列数设为删截周期的删截模式＃p1，对子矩阵H’b2使用将子矩阵H’b2的列数设为删截周期的删截模式＃p2，实现编码率20/21。
以下，作为一例，说明用于从具有编码率5/6的式（9）的校验矩阵的QC-LDPC码，通过删截，实现编码率20/21的删截模式。
图24的校验矩阵Hb是式（9）所示的编码率5/6的QC-LDPC的校验矩阵Hb。式（9）的校验矩阵Hb由4行24列的子块矩阵构成。另外，以下将构成QC-LDPC码的校验矩阵的子块矩阵的大小设为行数48、列数48。因此，在QC-LDPC码中，信息块长度（比特）（Information block length(bits)）为960，LDPC码字块长度（比特）（codeword block length(bits)）为1152。
此时，LDPC码的码字如下所示。
v=[x0，x1，···，x958，x959，p0，p1，···，p190，p191]
=[s0，s1，s2，···，s1149，s1150，s1151]
=[v0，v1，v2，···，v24]
其中，v表示码字、x表示信息、p表示奇偶校验。
另外，v0、v1、……、vi……、v23如下所示。
v0=[s0，s1，···，s46，s47]、
v1=[s48，s48，···，s94，s95]、···、
vi=[s48*i，s48*i+1，···，s48*i+46，s48*i+47]、···、
v23=[s1104，s1105，···，s1150，s1151]。
在图24中，＃0表示与x0、x1、……、x47对应的部分矩阵，＃1表示与x48、x49、……、x95对应的部分矩阵。另外，＃21表示与p48、p49、……、p95对应的部分矩阵，＃22表示与p96、p97、……、p143对应的部分矩阵，＃23表示与p144、p145、……、p191对应的部分矩阵。
在图24中，子矩阵H’b1由＃0～20构成，子矩阵H’b2由＃21、＃22、＃23构成。＃21、＃22、＃23由单位矩阵（“0”）及零矩阵（“-1”）构成。这样，式（9）所示的QC-LDPC码的校验矩阵Hb包含由单位矩阵及零矩阵构成的子矩阵H’b2。
在本实施方式中，考虑子矩阵H’b2及BP解码的特征，如以下那样决定合适的删截模式。
在BP解码中，反复进行行运算和列运算而获得各个比特的对数似然比。
在BP解码的行运算中，对数似然比被更新。此时，不被发送的（删截）比特在解码时被作为消失(erasure)比特处理，从而对于消失比特，由于初始的对数似然比不存在，所以对数似然比被设定为“0”。若初始的对数似然比不存在的消失比特在同一行存在两个以上，则在该行中，通过列运算直至将消失比特的对数似然比更新为止，通过单独行运算都无法更新对数似然比。因此，优选，消失比特在同一行中低于2比特。
在BP解码的列运算中，外部值被更新。消失比特的外部值通过同一列的除了自身以外的“1”的对数似然比的相加结果而被更新。因此，在列权重大时，消失比特的外部值通过同一列的除了自身以外的多个“1”的对数似然比的相加结果而被更新，所以外部值中的对数似然比的绝对值变大，由此对数似然比容易收敛。另一方面，在列权重小时，被相加的对数似然比的数少，所以外部值中的对数似然比的绝对值难以变大，由此具有对数似然比难以收敛的性质。
特别是，在列权重为2时，在校验矩阵的相当于列权重2的两个“1”中，外部值仅被交换，所以对数似然比的绝对值难以变大，即使多次进行反复处理也无法传播可靠性，成为招致接收质量劣化的原因。因此，为了适当地更新外部值的大小，优选消失比特的列权重为3以上。
这样，若考虑BP解码的特征，则从行运算的观点出发优选（1）在同一行中消失比特低于2比特，而且从列运算的观点出发优选（2）消失比特的列权重为3以上。
在本实施方式中，考虑上述（1）及（2）而设定删截模式。另外，以下，以将子块矩阵的列数作为单位，对编码序列进行删截的情况为例进行说明。
在将子块矩阵作为1单位来表示式（9）的奇偶校验矩阵Hb时，在子矩阵H’b2中，在j列的i行及（i＋1）行，配置单位矩阵（“0”），在j列的i行及（i＋1）行以外的行，配置零矩阵（“-1”），而且在（j＋1）列的（i＋1）行及（i＋2）行配置单位矩阵（“0”），在（j＋1）列的（i＋1）行及（i＋2）行以外的行，配置零矩阵（“-1”），上述的关系在j＝q，q＋1，q＋2，···，q＋s－1，q＋s（其中，s为1以上的整数）成立。
具体而言，从图24可知，在22列的1行及2行配置单元矩阵（“0”），在22列的1行及2行以外的行（3行及4行）配置零矩阵（“-1”），而且在23列的2行及3行配置单位矩阵（“0”），在23列的2行及3行以外的行（1行及4行）配置零矩阵（“-1”），而且在24列的3行及4行配置单位矩阵（“0”），在24列的3行及4行以外的行（1行及2行）配置零矩阵（“-1”）。因此，如图24的子矩阵H’b2中用四边形包围的部分所示，单位矩阵（“0”）被相邻地配置在同一行。
在单位矩阵中仅矩阵的对角元素为“1”，其他的元素为“0”。因此，若将与单位矩阵的列对应的比特设定为不发送的比特（删截比特），则消失比特在单位矩阵的各行仅为1比特。但是，在单位矩阵被相邻地配置在同一行时，若将与含有单位矩阵的列对应的比特设为不发送的比特（删截比特），则在各行中上消失比特为2比特。
具体而言，如图24中的22列、23列的第2行的单位矩阵（“0”）那样，单位矩阵被相邻地配置在同一行时，若将与含有这些两个单位矩阵的列对应的比特设为不发送的比特（删截比特），则在22列的第2行的单位矩阵（“0”）的各行消失比特为1比特，在23列的第2行的单位矩阵（“0”）的各行消失比特为1比特，若从各个单位矩阵来看则消失比特在各行为1比特，但由于这些单位矩阵被相邻地配置在同一行，所以若从单位矩阵被配置的同一行来看，则消失比特为2比特。
如上述（1）中的说明，希望消失比特低于2比特。因此，为了避免2比特消失，使用将与单位矩阵没有被相邻地配置在同一行的＃21及＃23的列对应的比特设为不发送的比特（删截比特）那样的删截模式。也就是说，在将与＃21的列对应的比特设为不发送比特（删截比特）时，将与相隔了1子块矩阵的列数以上的＃23的列对应的比特设为不发送比特（删截比特）。这样，在将子块矩阵的列数作为单位而对编码序列进行删截时，通过将进行删截的间隔设为1单位（1子块矩阵的列数）以上，从而在由单位矩阵或零矩阵构成的子矩阵H’b2中，由于删截而消失的比特在各行为1比特，能够避免2比特消失，所以能够避免接收质量的劣化。
另一方面，使用将与＃21及＃22的列对应的比特或与＃22及＃23的列对应的比特设为不发送比特（删截比特）那样的删截模式时，与在同一行相邻的单位矩阵的列对应的比特被设为不发送比特（删截比特），所以发生2比特消失，接收特性劣化。
进而，若考虑上述（2），则奇偶校验矩阵Hb中的子矩阵H’b1内，列权重为3以上，所以通过将与子矩阵H’b1的列对应的比特设为不发送的比特（删截比特），从而利用列运算进行更新以使外部值的对数似然比的绝对值变大，消失比特的对数似然比收敛的可能性变高，改善接收特性。
图25示出下述例子，即除了＃21、＃23以外，还将与＃4的列对应的比特设为不发送的比特（删截比特）。在＃4中，对于＃23中配置单位矩阵（“0”）的行，配置零矩阵（“-1”），所以在将与＃4、＃21、＃23的列对应的比特设为不发送的比特（删截比特）时，该行的消失比特维持为1比特，从而能够抑制接收质量的劣化。
另外，将与＃4、＃21、＃23的列对应的比特设为了不发送的比特（删截比特）时的删截表（删截模式）w如式（10）所示。
在式（10）中，删截表w中所包含的“0”意味着不发送的比特（删截比特）。也就是说，在图25所示的例子中，与＃4、＃21、＃23的列对应的比特、即x192，x193，…，x238，x239、p48，p49，…，p94，p95、p144，p145，…，p190，p191被删截。
如上所述，在本实施方式中，在将子块矩阵作为1单位表示了奇偶校验矩阵Hb时，对于在j列的i行及（i＋1）行配置单位矩阵（“0”）、在j列的i行及（i＋1）行以外的行配置零矩阵（“-1”）、而且在（j＋1）列的（i＋1）行及（i＋2）行配置单位矩阵（“0”）、在（j＋1）列的（i＋1）行及（i＋2）行以外的行配置零矩阵（“-1”）的关系在j＝q，q＋1，q＋2，···，q＋s－1，q＋s（其中，s为1以上的整数）下成立的子矩阵H’b2，在以子块矩阵的列数作为单位而选择不发送的比特（删截比特）时，空出1单位（子块矩阵的列数）以上间隔而设为不发送的比特（删截比特）。
进而，在奇偶校验矩阵Hb中的、上述子矩阵H’b2以外的子矩阵H’b1内，通过将与列权重为3以上的列对应的比特设为不发送的比特（删截比特），从而进行更新以使列运算中的外部值的对数似然比的绝对值变大，所以能够抑制接收质量的劣化。
另外，在将与列权重为3以上的列对应的比特设为不发送的比特（删截比特）时，在子矩阵H’b2中，将与＃21及＃23的列对应的比特设为不发送的比特（删截比特）时，例如，如＃4那样，将与下述列对应的比特设为不发送的比特，该列为在＃21或＃23所包含的单位矩阵的某行配置的零矩阵的列。这样，在将与＃4、＃21、＃23的列对应的比特设为了不发送的比特（删截比特）时，能够在＃4中将配置零矩阵的行的消失比特抑制为1比特，从而能够抑制接收质量的劣化。
以上，说明了用于从具有编码率5/6的式（9）的校验矩阵的QC-LDPC码，通过删截而实现编码率20/21的合适的删截模式。另外，作为另外的例子，用于从具有编码率5/6的式（9）的校验矩阵且子块矩阵216×216即信息大小（Information size）=4320比特的QC-LDPC码，通过删截而实现编码率20/21的合适(优选)的删截表（删截模式）w，例如，表达为式（11-1）～式（11-3）。
Figure GDA00002922874600351
Figure GDA00002922874600353
另外，在以上的说明中，说明了将子块矩阵的列数作为单位而对编码序列删截的情况，但也可以空开1单位（子块矩阵的列数）以上间隔，以子块矩阵的列数作为单位设定不发送的比特（删截比特）的候选，从该候选中决定不发送的比特（删截比特）。在该情况下，不发送的比特（删截比特）的候选以子块矩阵的列数为单位进行设定，而且如上所述，设为与在同一行不包含相邻的单位矩阵的列对应的比特。
例如，如图26所示，也可以将与＃4、＃21及＃23的列对应的比特作为不发送的比特（删截比特）的候选，并将与＃4、＃21及＃23的列对应的x192，x193，…，x238，x239、p48，p49，…，p94，p95、p144，p145，…，p190，p191中的、用虚线的圆包围的一部分比特决定为不发送的比特（删截比特）。
用于使用该方法，从具有编码率5/6的式（9）的校验矩阵且子块矩阵48×48即信息大小（Information size）=980比特的QC-LDPC码，通过删截而实现编码率16/18的合适的删截表（删截模式）w，表示为式（12）。
Figure GDA00002922874600361
另外，作为另外的例子，用于从具有编码率5/6的式（9）的校验矩阵且子块矩阵216×216即信息大小（Information size）=4320比特的QC-LDPC码，通过删截而实现编码率16/18的合适的删截表（删截模式）w，表示为式（13）。
Figure GDA00002922874600362
在这些情况下，也能够避免在各行产生2比特的消失比特，所以能够获得良好的接收质量，而且灵活地设定删截后的编码率。
另外，在以上的说明中，将LDPC码的码字（codeword）v表示为v=[x0，x1，···，x958，x959，p0，p1，···，p190，p191]并进行了说明，但信息序列及奇偶校验位序列的排列顺序并不限于此（例如，也可以是v=[p0，p1，···，p190，p191，x0，x1，···，x958，x959]，信息和奇偶校验位的排列顺序并不唯一地决定），也可以根据Hbv＝0的对应关系，换言之，根据与奇偶校验矩阵Hb对应的删截模式和码字（codeword）v之间的对应关系，决定不发送的比特（奇偶校验位）。
例如，在将与＃4、＃21、＃23的列对应的比特设为不发送的比特（删截比特）时，并将码字（codeword）v表示为v=[p144，p145，···，p190，p191，x0，x1，···，x958，x959，p0，p1，···，p46，p47]时，将x144，x145，…，x190，x191、p0，p1，…，p46，p47、p96，p97，…，p142，p143设为不发送的比特（删截比特）即可。
在上述的例子中说明了下述情况，即：在子矩阵H’b2中，在j列的i行及（i＋1）行配置单位矩阵（“0”）、在j列的i行及（i＋1）行以外的行配置零矩阵（“-1”）、而且在（j＋1）列的（i＋1）行及（i＋2）行配置单位矩阵（“0”）、在（j＋1）列的（i＋1）行及（i＋2）行以外的行配置零矩阵（“-1”）的关系在j＝q，q＋1，q＋2，···，q＋s－1，q＋s（其中，s为1以上的整数）下成立，并且单位矩阵被相邻地配置在同一行，但对于替代单位矩阵而将单位矩阵的循环移位矩阵相邻地配置在同一行的情况，也能够使用上述的删截模式的生成方法，获得合适的删截模式。但是，在子矩阵H’b2中将单位矩阵的循环移位矩阵相邻地配置在同一行时，存在编码器的结构变复杂的可能性。
另外，对于式（8）的编码率1/2的QC-LDPC码，也能够通过同样的方法，设定合适的删截模式。使用图27，说明编码率1/2的情况。
与编码率5/6的情况同样，对于式（8）的编码率1/2的QC-LDPC码的奇偶校验矩阵Hb，就子矩阵H’b1来说，使用将子矩阵H’b1的列数设为删截周期的删截模式＃p1，就子矩阵H’b2来说，使用将子矩阵H’b2的列数设为删截模式周期的删截模式＃p2。
图27是式（8）的编码率1/2的QC-LDPC码的奇偶校验矩阵Hb。式（8）的校验矩阵Hb由12行24列的子块矩阵构成。在图27中，子矩阵H’b2由单位矩阵及零矩阵构成，子矩阵H’b2以外为子矩阵H’b1。
另外，在图27中，＃0～＃23表示与各列对应的部分矩阵，子矩阵H’b1由＃0～＃12构成，子矩阵H’b2由＃13～＃23构成。＃13～＃23由单位矩阵（“0”）及零矩阵（“-1”）构成。这样，式（8）所示的QC-LDPC码的校验矩阵Hb包含由单位矩阵及零矩阵构成的子矩阵H’b2。
以下，以将子块矩阵的列数作为单位，对编码序列进行删截的情况为例进行说明。
在将子块矩阵作为1单位表示了式（8）的奇偶校验矩阵Hb时，在子矩阵H’b2中，在j列的i行及（i＋1）行配置单位矩阵（“0”）、在j列的i行及（i＋1）行以外的行配置零矩阵（“-1”）、而且在（j＋1）列的（i＋1）行及（i＋2）行配置单位矩阵（“0”）、在（j＋1）列的（i＋1）行及（i＋2）行以外的行配置零矩阵（“-1”）的关系在j＝q，q＋1，q＋2，···，q＋s－1，q＋s（其中，s为1以上的整数）下成立。
具体而言，从图27可知，在14列的1行及2行配置单元矩阵（“0”），在14列的1行及2行以外的行（3行～12行）配置零矩阵（“-1”），而且在15列的2行及3行配置单位矩阵（“0”），在15列的2行及3行以外的行（1行、4行～12行）配置零矩阵（“-1“），而且、……、在24列的11行及12行配置单位矩阵（“0”），在24列的11行及12行以外的行（1行～10行）配置零矩阵（“-1”）。因此，如图27的子矩阵H’b2中用四边形包围的部分所示，单位矩阵（“0”）被相邻地配置在同一行。
编码率1/2的情况也与编码率5/6的情况同样，设定删截模式，以将与同一行中单位矩阵没有被相邻地配置的列对应的比特设为不发送的比特（删截比特）。例如，在将子块矩阵的列数作为单位而对编码序列进行删截，并将与＃20的列对应的比特设为不发送的比特（删截比特）时，将与相隔1子块矩阵的列数以上的＃15及＃23的列对应的比特设为不发送的比特（删截比特）。这样，在将子块矩阵的列数作为单位而对编码序列进行删截时，将进行删截的间隔设为1单位（1子块矩阵的列数）以上。由此，在由单位矩阵或零矩阵构成的子矩阵H’b2中，因删截而消失的比特在各行仅为1比特，能够避免2比特消失，并能够避免接收质量的劣化。
另外，例如，也可以将与＃15、＃20的列对应的比特设为不发送的比特（删截比特）。＃15与＃20相隔1单位以上。另外，也可以将与＃20、＃23的列对应的比特设为不发送的比特（删截比特）。＃20与＃23相隔1单位以上。
另外，也可以将与＃15、＃20、＃23的列对应的全部比特设为不发送的比特（删截比特），也可以将与＃15、＃20、＃23的列对应的比特设为不发送的比特（删截比特）的候选，并根据编码率，从该候选中决定不发送的比特（删截比特）。这样，能够将各行的消失比特抑制为1比特而获得良好的接收质量，而且能够灵活地设定删截后的编码率。
另外进而，在奇偶校验矩阵Hb中的子矩阵H’b1内，列权重为3以上，所以通过将与子矩阵H’b1的列对应的比特设为不发送的比特（删截比特），从而利用列运算适当地更新外部值的大小，并适当地获得消失比特的对数似然比，从而改善接收特性。
图27示出下述例子，即在子矩阵H’b1中，将与＃10的列对应的比特设为不发送的比特（删截比特）。在＃10中，对于＃15、＃20、＃23中配置单位矩阵（“0”）的行，配置零矩阵（“-1”），所以在将与＃10、＃15、＃20、＃23的列对应的比特设为不发送的比特（删截比特）时，该行的消失比特维持为1比特，从而能够抑制接收质量的劣化的可能性高。
另外，在以上的说明中，说明了下述情况，即：将子块矩阵的列数作为单位，从子矩阵H’b1中选择1子块矩阵，从子矩阵H’b2中选择多个子块矩阵，将与选择的子块矩阵的列对应的比特设为不发送的比特（删截比特）或不发送的比特（删截比特）的候选，但从各个子矩阵选择的选择数，并不限于此，也可以从子矩阵H’b1中选择多个子块矩阵。
本发明对于如QC-LDPC码那样，对校验矩阵、生成矩阵具有规则性的情况极为有效。
本发明并不限于上述的所有实施方式，可进行各种变更来实施。例如，在上述实施方式中，主要说明了以编码器来实现的情况，但并不限于此，也能够适用于以电力线通信装置来实现的情况。
另外，也可以通过软件实现该编码方法。例如，也可以预先将执行上述编码方法的程序存储在ROM（只读存储器），由CPU（中央处理单元）使该程序动作。
另外，也可以将执行上述编码方法的程序存储在计算机可读存储媒介中，将存储在存储媒介中的程序记录在计算机的RAM（随机访问存储器）中，按照该程序使计算机动作。
另外，本发明并不限于无线通信，不言而喻，在电力线通信（PLC：PowerLine Communication）、可视光通信、光通信中也极为有用。
本发明的编码器的一种形态包括：编码单元，对于信息比特序列u，生成满足式（14-1）、式（14-2）以及式（14-3）的编码序列s；设定单元，设定第y的删截模式，该第y的删截模式与从z×y＋1（y为从0至（nb－1）为止的整数）列至z×（y＋1）列为止的所述列数z对应且具有所述列数z的约数的周期，在由从第1至第z×nb为止的z×nb个比特构成的所述编码序列s中，基于所述第y的删截模式，决定在从第z×y＋1的比特至第z×（y＋1）为止的比特中要删除的比特，从构成所述编码序列s的所述z×nb个的比特中删除所述决定了的要删除的比特而形成发送信息比特序列，输出所述发送信息比特序列。
GHT=0   …（14－1）
sT=GuT   …（14－2）
Hs=0   …（14－3）
其中，H是将z行z列的子矩阵配置在mb行nb列而构成的（z×mb）行（z×nb）列的LDPC码的奇偶校验矩阵，G是与所述LDPC码的奇偶校验矩阵H存在式（14－1）的关系的生成矩阵，编码序列s是由z×nb比特构成的编码序列。
本发明的编码器的一种形态为，所述LDPC码的奇偶校验矩阵H由式（15）定义。
H = P 0,0 P 0,1 P 0,2 . . . P 0 , n b - 2 P 0 , n b - 1 P 1,0 P 1,1 P 1,2 . . . P 1 , n b - 2 P 1 , n b - 1 P 2,0 P 2,1 P 2,2 . . . P 2 , n b - 2 P 2 , n b - 1 . . . . . . . . . . . . . . . . . . P m b - 1,0 P m b - 1,1 P m b - 1,2 . . . P m b - 1 , n b - 2 P m b - 1 , n b - 1 . . . ( 15 )
其中，Pi，j是z行z列的单位矩阵的循环置换矩阵或z行z列的零矩阵。
本发明的编码器的一种形态为，所述LDPC码为QC-LDPC块码。
本发明的编码器的一种形态为，所述LDPC码为QC-LDPC码。
本发明的发送装置的一种形态为，具备上述编码器，还具备发送单元，其发送所述发送信息比特序列。
本发明的编码方法的一种形态包括以下步骤：对于信息比特序列u，生成满足式（16-1）、式（16-2）以及式（16-3）的编码序列s的步骤；设定第y的删截模式，该第y的删截模式与从z×y＋1（y为从0至（nb－1）为止的整数）列至z×（y＋1）列为止的所述列数z对应且具有所述列数z的约数的周期的步骤，在由从第1至第z×nb为止的z×nb个比特构成的所述编码序列s中，基于所述第y的删截模式，决定在从第z×y＋1的比特至第z×（y＋1）为止的比特中要删除的比特，从构成所述编码序列s的所述z×nb个的比特中删除所述决定了的要删除的比特而形成发送信息比特序列，输出所述发送信息比特序列。
GHT=0   …（16－1）
sT=GuT   …（16－2）
Hs=0   …（16－3）
其中，H是将z行z列的子矩阵配置在mb行nb列而构成的（z×mb）行（z×nb）列的LDPC码的奇偶校验矩阵，G是与所述LDPC码的奇偶校验矩阵H存在式（16－1）的关系的生成矩阵，编码序列s是由z×nb比特构成的编码序列。
本发明的编码方法的一种形态为，所述LDPC码的奇偶校验矩阵H由式（17）定义。
H = P 0,0 P 0,1 P 0,2 . . . P 0 , n b - 2 P 0 , n b - 1 P 1,0 P 1,1 P 1,2 . . . P 1 , n b - 2 P 1 , n b - 1 P 2,0 P 2,1 P 2,2 . . . P 2 , n b - 2 P 2 , n b - 1 . . . . . . . . . . . . . . . . . . P m b - 1,0 P m b - 1,1 P m b - 1,2 . . . P m b - 1 , n b - 2 P m b - 1 , n b - 1 . . . ( 17 )
本发明的编码方法的一种形态为，所述LDPC码为QC-LDPC块码。
本发明的编码方法的一种形态为，所述LDPC码为QC-LDPC码。
本发明的发送方法的一种形态为，具有上述编码方法，并发送所述发送信息比特序列。
本发明的编码器的一种形态包括：配置单元，将零插入信息比特而生成信息比特序列u；以及编码单元，对于信息比特序列u，生成满足式（18-1）、式（18-2）以及式（18-3）的编码序列s，基于配置所述信息比特的位置及所述LDPC码的奇偶校验矩阵H，决定所述编码序列s中的、值总为零的比特，从所述编码序列s中删除所述值总为零的比特而形成发送信息比特序列，并输出所述发送信息比特序列。
GHT=0   …（18－1）
sT=GuT   …（18－2）
Hs=0   …（18－3）
其中，H是将z行z列的子矩阵配置在mb行nb列而构成的（z×mb）行（z×nb）列的LDPC码的奇偶校验矩阵，G是与所述LDPC码的奇偶校验矩阵H存在式（18－1）的关系的生成矩阵，编码序列s是由z×nb比特构成的编码序列。
本发明的发送装置的一种形态为，具备上述编码器，还具备发送单元，其发送所述发送信息比特序列。
本发明的编码方法的一种形态包括以下步骤：将零插入信息比特而生成信息比特序列u的步骤；对于信息比特序列u，生成满足式（19-1）、式（19-2）以及式（19-3）的编码序列s的步骤，基于配置所述信息比特的位置及所述LDPC码的奇偶校验矩阵H，决定所述编码序列s中的、值总为零的比特，从所述编码序列s中删除所述值总为零的比特而形成发送信息比特序列，输出所述发送信息比特序列。
GHT=0   …（19－1）
sT=GuT   …（19－2）
Hs=0   …（19－3）
其中，H是将z行z列的子矩阵配置在mb行nb列而构成的（z×mb）行（z×nb）列的LDPC码的奇偶校验矩阵，G是与所述LDPC码的奇偶校验矩阵H存在式（19－1）的关系的生成矩阵，编码序列s是由z×nb比特构成的编码序列。
本发明的发送方法的一种形态为，具有上述编码方法，并发送所述发送信息比特序列。
2008年10月10日提出的日本专利申请第2008-264382以及2008年11月12日提出的日本专利申请第2008-290022号所包含的说明书、附图以及说明书摘要的公开内容全部被引用于本申请。
工业实用性
本发明，例如在使用QC-LDPC码等的块码时，能够提高接收质量而且降低传输量并抑制传输效率的劣化，作为使用如QC-LDPC等那样部分含有零矩阵的奇偶校验生成矩阵来形成编码序列的编码器、发送装置以及编码方法极为有用。

Claims (8)

1.编码器，包括：
编码单元，对于信息比特序列u，生成满足式（1-1）、式（1-2）以及式（1-3）的编码序列s，所述编码序列s使用将z行z列的子矩阵配置在mb行nb列而构成的（z×mb）行（z×nb）列的低密度奇偶检验码的奇偶校验矩阵H的生成矩阵G，由从第1至第z×nb的z×nb个比特构成，
GHT=0   …（1－1）
sT=GuT   …（1－2）
Hs=0   …（1－3）
所述低密度奇偶校验码的奇偶校验矩阵H由式（2）定义，
H = P 0,0 P 0,1 P 0,2 . . . P 0 , n b - 2 P 0 , n b - 1 P 1,0 P 1,1 P 1,2 . . . P 1 , n b - 2 P 1 , n b - 1 P 2,0 P 2,1 P 2,2 . . . P 2 , n b - 2 P 2 , n b - 1 . . . . . . . . . . . . . . . . . . P m b - 1,0 P m b - 1,1 P m b - 1,2 . . . P m b - 1 , n b - 2 P m b - 1 , n b - 1 . . . ( 2 )
其中，Pi，j是z行z列的单位矩阵的循环置换矩阵或z行z列的零矩阵；
设定单元，设定用于选择将所述编码序列s以所述zd个比特为单位进行删截的删截模式，所述zd个比特与所述列数z的约数同数，
删截单元，基于所选择的所述删截模式，从所述编码序列s以所述zd个比特为单位进行比特删除而形成发送信息比特序列。
2.如权利要求1所述的编码器，
所述低密度奇偶校验码是准循环低密度奇偶校验块码。
3.如权利要求1所述的编码器，
所述低密度奇偶校验码是准循环低密度奇偶校验码。
4.发送装置，包括：
具备权利要求1所述的编码器，以及
发送单元，其发送所述发送信息比特序列。
5.编码方法，包括下述步骤：
对于信息比特序列u，生成满足式（3-1）、式（3-2）以及式（3-3）的编码序列s的步骤，所述编码序列s使用将z行z列的子矩阵配置在mb行nb列而构成的（z×mb）行（z×nb）列的低密度奇偶检验码的奇偶校验矩阵H的生成矩阵G，由从第1至第z×nb的z×nb个比特构成，
GHT=0   …（1－1）
sT=GuT   …（1－2）
Hs=0…（1－3）
所述低密度奇偶校验码的奇偶校验矩阵H由式（2）定义，
H = P 0,0 P 0,1 P 0,2 . . . P 0 , n b - 2 P 0 , n b - 1 P 1,0 P 1,1 P 1,2 . . . P 1 , n b - 2 P 1 , n b - 1 P 2,0 P 2,1 P 2,2 . . . P 2 , n b - 2 P 2 , n b - 1 . . . . . . . . . . . . . . . . . . P m b - 1,0 P m b - 1,1 P m b - 1,2 . . . P m b - 1 , n b - 2 P m b - 1 , n b - 1 . . . ( 2 )
其中，Pi，j是z行z列的单位矩阵的循环置换矩阵或z行z列的零矩阵；
设定用于选择将所述编码序列s以所述zd个比特为单位进行删截的删截模式的步骤，所述zd个比特与所述列数z的约数同数，基于所选择的所述删截模式，从所述编码序列s以所述zd个比特为单位进行比特删除而形成发送信息比特序列的步骤。
6.如权利要求5所述的编码方法，
所述低密度奇偶校验码是准循环低密度奇偶校验块码。
7.如权利要求5所述的编码方法，
所述低密度奇偶校验码是准循环低密度奇偶校验码。
8.发送方法，
具有权利要求5所述的编码方法，
还包括下述步骤：发送所述发送信息比特序列的步骤。
CN2009801395405A 2008-10-10 2009-10-09 编码器、发送装置以及编码方法 Active CN102177659B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310296649.8A CN103338047B (zh) 2008-10-10 2009-10-09 解码器、接收装置、解码方法和接收方法

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2008-264382 2008-10-10
JP2008264382 2008-10-10
JP2008290022A JP2010114862A (ja) 2008-10-10 2008-11-12 符号化器、送信装置及び符号化方法
JP2008-290022 2008-11-12
PCT/JP2009/005286 WO2010041466A1 (ja) 2008-10-10 2009-10-09 符号化器、送信装置及び符号化方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201310296649.8A Division CN103338047B (zh) 2008-10-10 2009-10-09 解码器、接收装置、解码方法和接收方法

Publications (2)

Publication Number Publication Date
CN102177659A CN102177659A (zh) 2011-09-07
CN102177659B true CN102177659B (zh) 2013-08-21

Family

ID=42100427

Family Applications (2)

Application Number Title Priority Date Filing Date
CN2009801395405A Active CN102177659B (zh) 2008-10-10 2009-10-09 编码器、发送装置以及编码方法
CN201310296649.8A Active CN103338047B (zh) 2008-10-10 2009-10-09 解码器、接收装置、解码方法和接收方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201310296649.8A Active CN103338047B (zh) 2008-10-10 2009-10-09 解码器、接收装置、解码方法和接收方法

Country Status (6)

Country Link
US (12) US8473827B2 (zh)
EP (1) EP2333962B1 (zh)
JP (1) JP2010114862A (zh)
CN (2) CN102177659B (zh)
BR (1) BRPI0920457B1 (zh)
WO (1) WO2010041466A1 (zh)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010114862A (ja) 2008-10-10 2010-05-20 Panasonic Corp 符号化器、送信装置及び符号化方法
KR20120059806A (ko) * 2010-12-01 2012-06-11 한국전자통신연구원 에러 정정 부호의 생성방법, 복호 방법 및 그 장치
DE102011084740A1 (de) * 2011-10-19 2013-04-25 Robert Bosch Gmbh Verfahren zum Verarbeiten eines Datenpakets
KR102015121B1 (ko) 2012-10-17 2019-08-28 삼성전자주식회사 불휘발성 메모리 장치를 제어하도록 구성되는 컨트롤러 및 컨트롤러의 동작 방법
US9281841B2 (en) * 2012-10-31 2016-03-08 Avago Technologies General Ip (Singapore) Pte. Ltd. Load balanced decoding of low-density parity-check codes
JP6113002B2 (ja) * 2013-07-03 2017-04-12 日本放送協会 送信装置及び受信装置
WO2015041475A1 (ko) * 2013-09-17 2015-03-26 삼성전자 주식회사 송신 장치 및 그의 펑처링 방법
CN104868925B (zh) * 2014-02-21 2019-01-22 中兴通讯股份有限公司 结构化ldpc码的编码方法、译码方法、编码装置和译码装置
US9350388B2 (en) * 2014-03-07 2016-05-24 Storart Technology Co. Ltd. Data format with ECC information for on-the-fly decoding during data transfer and method for forming the data format
CN105811996B (zh) * 2014-12-30 2019-12-06 华为技术有限公司 一种基于准循环ldpc的数据处理方法及系统
KR101776267B1 (ko) 2015-02-24 2017-09-07 삼성전자주식회사 송신 장치 및 그의 리피티션 방법
US10547329B2 (en) 2015-03-02 2020-01-28 Samsung Electronics Co., Ltd. Transmitter and puncturing method thereof
TWI573147B (zh) * 2015-11-05 2017-03-01 大心電子股份有限公司 解碼方法、記憶體儲存裝置及記憶體控制電路單元
KR102461293B1 (ko) 2015-12-29 2022-11-01 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
WO2018084735A1 (en) * 2016-11-03 2018-05-11 Huawei Technologies Co., Ltd. Efficiently decodable qc-ldpc code
WO2018182369A1 (ko) 2017-03-30 2018-10-04 엘지전자 주식회사 무선 통신 시스템에서 ldpc 부호의 패리티 검사 행렬을 기반으로 부호화를 수행하는 방법 및 이를 이용한 단말
JP6972664B2 (ja) * 2017-05-31 2021-11-24 ソニーグループ株式会社 送信装置、送信方法、受信装置、及び、受信方法
CN108649963B (zh) * 2018-07-09 2024-07-16 卓荣集成电路科技有限公司 Qc-ldpc解码器、分层解码方法、存储设备及通信模组
US11239948B2 (en) * 2019-03-06 2022-02-01 Huawei Technologies Co., Ltd. BCC puncturing patterns for data retransmission in wireless network
CN112583419B (zh) * 2019-09-30 2024-06-18 华为技术有限公司 一种译码方法及装置
US11949436B2 (en) * 2022-08-12 2024-04-02 Qualcomm Incorporated Low-density parity-check coding scheme with varying puncturing pattern

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1953335A (zh) * 2005-10-21 2007-04-25 中兴通讯股份有限公司 支持任何码率/码长的低密度奇偶校验码编码装置和方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1480346A4 (en) * 2002-02-28 2006-05-10 Mitsubishi Electric Corp METHOD FOR GENERATING LDPC CODE INSPECTION ARRAYS AND DEVICE FOR GENERATING INSPECTION ARRAYS
FI121431B (fi) * 2004-09-13 2010-11-15 Tamfelt Pmc Oy Paperikoneessa käytettävä kudosrakenne ja menetelmä sen valmistamiseksi
US7996746B2 (en) * 2004-10-12 2011-08-09 Nortel Networks Limited Structured low-density parity-check (LDPC) code
US7581159B2 (en) 2004-11-23 2009-08-25 Texas Instruments Incorporated Simplified decoding using structured and punctured LDPC codes
KR100804793B1 (ko) 2005-10-07 2008-02-20 삼성전자주식회사 저밀도 패러티 검사 복호기에서의 검사 노드 갱신 방법
KR20090040311A (ko) * 2006-08-04 2009-04-23 미쓰비시덴키 가부시키가이샤 검사 행렬 생성 방법, 부호화 방법, 통신 장치, 통신 시스템 및 부호화기
US20100070820A1 (en) 2006-12-18 2010-03-18 Mitsubishi Electric Corporation Coding apparatus, coding method, coding and decoding apparatus, and communication apparatus
US20100107033A1 (en) * 2007-01-31 2010-04-29 Kenichi Kuri Radio communication device and puncturing method
JP2008264382A (ja) 2007-04-24 2008-11-06 Aruze Corp 遊技機
JP4950763B2 (ja) 2007-05-25 2012-06-13 大陽日酸株式会社 プラズマ生成装置
EP2099135B1 (en) * 2008-03-03 2018-02-28 Samsung Electronics Co., Ltd. Apparatus and method for channel encoding and decoding in communication system using low-density parity-check codes
JP2010114862A (ja) * 2008-10-10 2010-05-20 Panasonic Corp 符号化器、送信装置及び符号化方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1953335A (zh) * 2005-10-21 2007-04-25 中兴通讯股份有限公司 支持任何码率/码长的低密度奇偶校验码编码装置和方法

Also Published As

Publication number Publication date
US11539378B2 (en) 2022-12-27
US20110197105A1 (en) 2011-08-11
US20210288665A1 (en) 2021-09-16
US20150113362A1 (en) 2015-04-23
US20210006266A1 (en) 2021-01-07
CN103338047B (zh) 2016-12-28
EP2333962A4 (en) 2013-02-27
US20140215287A1 (en) 2014-07-31
US10224963B2 (en) 2019-03-05
US8473827B2 (en) 2013-06-25
US20170366200A1 (en) 2017-12-21
US20130262955A1 (en) 2013-10-03
US11043971B2 (en) 2021-06-22
US8745473B2 (en) 2014-06-03
US20150288385A1 (en) 2015-10-08
US20190149167A1 (en) 2019-05-16
EP2333962A1 (en) 2011-06-15
BRPI0920457B1 (pt) 2020-01-21
US20230109889A1 (en) 2023-04-13
US20240080047A1 (en) 2024-03-07
US8954830B2 (en) 2015-02-10
US8607131B2 (en) 2013-12-10
US20140053048A1 (en) 2014-02-20
WO2010041466A1 (ja) 2010-04-15
EP2333962B1 (en) 2017-06-07
US9094044B2 (en) 2015-07-28
US11848683B2 (en) 2023-12-19
US9787325B2 (en) 2017-10-10
BRPI0920457A2 (pt) 2018-01-16
JP2010114862A (ja) 2010-05-20
US10819370B2 (en) 2020-10-27
CN103338047A (zh) 2013-10-02
CN102177659A (zh) 2011-09-07

Similar Documents

Publication Publication Date Title
CN102177659B (zh) 编码器、发送装置以及编码方法
KR100913876B1 (ko) 저밀도 패리티 검사 부호의 생성 방법 및 장치
US7992066B2 (en) Method of encoding and decoding using low density parity check matrix
US8341492B2 (en) Quasi-cyclic LDPC (low density parity check) code construction
KR100641052B1 (ko) Ｌｄｐｃ 부호기 및 복호기, 및 ｌｄｐｃ 부호화 방법 및복호화 방법
CN101785189B (zh) 编码装置和解码装置
JP2007535236A (ja) 可変ブロック長を有するブロック低密度パリティ検査符号の符号化／復号化装置及び方法
CN101764620B (zh) 用于使用信道代码解码的装置和方法
KR101147768B1 (ko) 채널 코드를 이용한 복호화 방법 및 장치
US20230421177A1 (en) Apparatus and method for channel encoding/decoding in communication or broadcasting system
JP5789014B2 (ja) 符号化方法、符号化器、復号器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: MATSUSHITA ELECTRIC (AMERICA) INTELLECTUAL PROPERT

Free format text: FORMER OWNER: MATSUSHITA ELECTRIC INDUSTRIAL CO, LTD.

Effective date: 20140716

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20140716

Address after: California, USA

Patentee after: PANASONIC INTELLECTUAL PROPERTY CORPORATION OF AMERICA

Address before: Osaka Japan

Patentee before: Matsushita Electric Industrial Co.,Ltd.