CN102163989A

CN102163989A - 移位m序列族扩展频谱多进制编码传输

Info

Publication number: CN102163989A
Application number: CN2010101161680A
Authority: CN
Inventors: 刘礼白
Original assignee: Individual
Current assignee: Individual
Priority date: 2010-02-22
Filing date: 2010-02-22
Publication date: 2011-08-24
Anticipated expiration: 2030-02-22
Also published as: CN102163989B

Abstract

本发明移位m序列族扩展频谱多进制编码传输属于短距离通信领域。与无线传感器网络和射频识别有关。本发明提出移位m序列族多进制编码及序列分组的方法。本发明提出在移位m序列族多进制编码传输的发端，对每级移位寄存器输出端按本原多项式设置加权系数以选定序列族，按序列初始状态对移位寄存器控制端置位以选定序列；在收端对基本序列产生器加衍生逻辑单元实现多序列衍生。按连续移位和多移位间隔两类方法对序列分组，各组对应序列移位量相等的原则。本发明用离散信号相关运算方法，由接收序列与本地衍生多序列分别逐位比较，用可逆计数累加的相关运算方法.实现移位m序列族多进制相关。通过对相关判决设或不设门限值实现多序列相关判决。

Description

移位m序列族扩展频谱多进制编码传输

技术领域

本发明属于短距离通信领域，适用于射频识别(RFID)和无线传感器网络(WSN)。与甚高频(VHF)，超高频(UHF)，微波(MW)频段短距离通信空中接口系统和设备设计有关。

背景技术

短距离通信是近年来异常活跃的新的技术领域之一。此中无线传感器网络(WSN)和射频识别(RFID)技术尤其突出，具有极大的产业前景。WSN与RFID同属短距离通信，所以技术上存在着某些共性。

短距离通信中的无线传感器网络(WSN)现行技术体制包含有选用扩展频谱技术，以改善电磁兼容性。射频识别(RFID)现行标准多处提到直接序列扩展频谱(DSSS)，例如国际上适合于辐射场应用的最有代表性的技术规范ISO/IEC18000-4/-6/-7系列标准---射频识别(RFID)系统的空中接口通信参数标准，关于基本传输体制的规定中明确指出，直接序列扩展频谱(DSSS)为不被采用的技术。

直接序列扩展频谱(DSSS)技术在其它通信系统中的有广泛的应用，例如CDMA蜂窝移动通信系统IS-95中，以超长(2⁵²-1)位的m序列作为时间标准同步码，两个长度(2¹⁵-1)位的m序列作为扩展频谱码，以64位Walsh码作为用户接入码.在WCDMA系统中使用了m序列优选对产生Gold序列.在兰牙设计中，使用了跳频扩展频谱(HFSS)技术。

近有文章称用线性反馈移位寄存器取代RFID电子标签中的计数器，以控制命令选取的报道。根本不属于扩展频谱应用。

现行RFID标准无一例外地全部使用二进制编码传输，传输效率低，加大了标签接收能耗。本发明为应用移位m序列族扩展频谱结合多进制传输有益于提高短距离通信传输效率，节省设备功耗。

发明内容

1.本发明提出了用移位m序列族并结合多进制编码提高RFID下行信道传输效率的方法。

2.本发明提出用参数设置法在发端产生移位m序列族多进制编码信号。即根据所选用的本原多项式设置移位寄存器的反馈函数；根据多进制数据编码状态选定移位m序列号，确定移位m序列初始状态，在移位寄存器的控制端设置移位寄存器的初始状态。实现移位m序列族发端多进制信号产生。

2.本发明提出为适应多进制编码传输对移位m序列族的序列进行分组的方法。和用移位寄存器抽头或衍生逻辑法在接收(标签)端产生多序列，实现移位m序列族多进制信号相关接收。其中包括本地序列对接收序列的同步，本地多个移位m序列的衍生，移位寄存器与可逆计数器相结合实现移位m序列离散信号相关，和对多序列相关判决设或不设判决门限的设计。

附图说明

附图1：参数设置法移位m序列族多进制信号产生原理图。

该图包括移位寄存器R₁R₂R₃，反馈函数设定用加权系数A₁A₂A₃，初始状态设定系数B₁B₂B₃；以及按反馈函数需要给出的模2加电路。

附图2衍生逻辑法移位m序列族多进制信号相关原理图。

该图在m序列产生器电路基础上附加了一个反馈输入控制电路，其作用是反馈逻辑启动前保证接收信号输入至移位寄存器，接收序列出现特定的起始状态时，截断接收序列输入，接受反馈逻辑输入，即启动本地序列产生器。本地序列与接收序列同时进入比较(模2加)电路，进行逐位比较，比较结果送可逆计数器判决.为实现多进制相关，由衍生逻辑产生多个移位m序列，分别与接收序列同时加到多个比较电路和可逆计数器组成的相关器进行相关检测，再对多序列相关判决。多序列相关判决可设或不设门限值。

具体实施方式

1.离散信号相关原理

移位m序列信号应该被视为离散信号，可以表示作：

∑A＝∑a(a₁，a₂，a₃…a_k) k＝2ⁿ-1式中a_r＝0 t＜t₁

＝+1或-1 t_r≤t≤t_r+1

＝0 t_r+1＜t

r＝1，2，3…k

离散信号的相关可以表示为：

R(X)＝∑A·∑A′＝∑a(a₁，a₂，a₃…a_k)·∑a′(a′₁，a′₂，a′₃…a′_k)

＝∑a a′(a₁a′₁，a₂a′₂，a₃a′₃，…a_ka′_k)

式中∑a(a₁，a₂，a₃…a_k)为接收序列，∑a′(a′₁，a′₂，a′₃…a′_k)为本地序列。

∑a a′(a₁a′₁，a₂a′₂，a₃a′₃，…a_ka′_k)表示移位m序列信号相关可以是序列中每个chip的逐位相乘再累加的结果.因此，本地产生一个与接收信号相同且同步的序列信号，与接收信号逐位相乘再累加即可实现相关.

由于m序列是二电平信号，取值为”1”和”-1”的两元序列信号，而在逻辑电路中则是”1”和”0”.用模2加电路实现逻辑运算。而累加的过程，使用可逆计数，逢”1”则加，逢”0”则减。由此可以获得等于chip率的序列相关接收。

2.多进制编码

多进制编码包括将二进制数据流变换为多进制码，和由移位m序列码代表多进制码两个步骤。

例如由二进制变换为四进制：

第一步：令00＝Y₁，11＝Y₂，10＝Y₃，01＝Y₄。

第二步：令Y₁＝S_i，Y₂＝S_j，Y₃＝S_t，Y₄＝S_r。

S_i，S_j，S_t，S_r为同一序列族的四个移位m序列。该四个序列可以是由同一列族内选择四个序列。也可以是选择两个序列，再加上这两个序列的反码构成。

3.移位m序列族序列分组

为用移位m序列族于多读写器组网，相邻区域读写器应有不同的序列组，因此要对序列族内的序列进行分组。分组的方法有两类。连续移位分组或多移位间隔分组。两类分组的共同优选原则是各组对应序列移位量相等。

仍以7位的移位m序列族为例：若选定本原多项式G(X)＝1+X²+X³，序列族列表如下：

序列号	序列	初始状态	衍生逻辑
				S₃	1100101	110	S₂⊕S₇或S₅⊕S₆
S₂	1001011	100	S₃⊕S₇或S₄⊕S₅
				S₁	0010111	001	S₅⊕S₇或S₂⊕S₆
S₇	0101110	010	S₂⊕S₃或S₁⊕S₅
				S₆	1011100	101	S₁⊕S₂或S₃⊕S₅
S₅	0111001	011	S₁⊕S₇或S₂⊕S₄
				S₄	1110010	111	S₂⊕S₅或S₁⊕S₃

分组方法举例如：

分组号	1	2	3	备用
					连续移位分组序列号	S₁，S₂	S₃S₄	S₅S₆	S₇
多移位间隔分组序列号	S₁S₄	S₂S₅	S₃S₆	S₇

4.参数设置法产生移位m序列族多进制信号

参数设置法：依据移位m序列族线性反馈特征，由本原多项式给定移位m序列族的反馈函数，按反馈函数设置各移位寄存器加权系数以选定序列族。在图1中上述7位的移位m序列族加权系数A₃＝1，A₂＝1，A₁＝0；如果采用4进制，使用反码，连续移位分组，其第1组有S₁，S₂两个序列。

基于移位m序列族的移位等价特性，通过控制序列的起始状态，便可从选定的序列族中选定所需要的序列。S₁，S₂的初始状态B₁B₂B₃分别为001和100。即按B₁B₂B₃取值置定移位寄存器的起始状态，便可产生所需的移位m序列，实现移位m序列多进制编码。用这样的方法每次只产生一个序列，每变换一次B₁B₂B₃置定，就相应地变为一个对应序列。

5.衍生逻辑法产生多序列

依据移位m序列族具有的循环相加特性，通过族内选定的两个或多个序列相加，可以衍生出另一移位等价序列。反之，m序列族内的任何一个序列，总可以由同一序列族中的另外某两个或多个序列通过模2加获得。且有循环特征，即S_A⊕S_B＝S_C，S_A⊕S_C＝S_B，S_B⊕S_C＝S_A。

由此同时获得多个移位m序列。

衍生逻辑法适用于接收端产生本地多序列。

上述分组方法举例中的多移位间隔分组所列.S₁，S₄；S₂，S₅；S₃，S₆；组成第1，2和第3组，每组两个序列，每组内两个序列相对移位量均为3。剩余一个序列可作备用序列。由序列表可以获得初始状态设定值和衍生逻辑。例如第1组：

S_a＝S₁序列为0010111则

序列为1101000^-

S_b＝S₄序列为1110010

序列为0001101

初始状态：S₁：B₁B₂B₃分别为001；S₄：B₁B₂B₃分别为111。

S₁为基本m序列，S₄为衍生m序列，其衍生逻辑为：

S₄＝S₁⊕S₃；又S₄＝S₂⊕S₅。

衍生逻辑法产生本地多序列如图2。根据该衍生逻辑函数，只要在已有的m序列产生器上加一个模2加电路即可产生S₄和

初始状态值为001。

基于移位m序列的循环相加性，建立衍生逻辑，可以产生更多的衍生序列，同时进行相关检测，例如实现8进制，形成8序列相关接收。

移位寄存器抽头法：当所选序列相对移位值较小时，则可以通过移位寄存器的位置抽头选择产生所要求的序列组。假如所选的序列组由S_a＝S₁和S_b＝S₂组成，由序列表可以获得初始状态设定值和衍生逻辑。例如：

S_a＝S₁序列为0010111则

序列为1101000^-

S_b＝S₂序列为1001011

序列为0110101

初始状态：S₁：B₁B₂B₃分别为001；S₂：B₁B₂B₃分别为100。

如上例中的S_a＝S₁从序列产生器的第1级输出端抽取；S_b＝S₂从序列产生器的第2级输出端抽取。无需另加衍生逻辑电路。相关处理：

如上所述，三级移位寄存器加反馈函数逻辑构成m序列产生器.在反馈信号输入端加有选择控制门，初始状态控制门只对接收信号开放，接收序列进入移位寄存器，由初始状态检测电路读取到所设定的初始状态检测值时关断接收信号输入门，同时打开反馈逻辑门，启动本地序列，本地序列与接收序列同时加入比较电路，符合为”1”，不符合为”0”.分别加入可逆计数器的加数和减数端.

可逆计数器被置入容错值，当本地序列产生器完成一个序列周期时，比较电路对可逆计数器进行判决，对计数达到规定容错值的相关支路再进行比较，计数决对值最大的支路输出为被确认接收信号。

当反码序列被用作多序列传输时，将比较输出的非送入另一个可逆计数器，

其判决输出便是反码序列相关检测结果.反码序列也可与原序列共用可逆计数器，只要把计数起始值置于计数器中间值即可。

容错设计：例如，序列长度为15，计数值达到14时，即判决为相关。由此，可将0差错判决放宽为接近10^-1差错概率判决。

以上所有举例，只为说明原理，实际应用均不限于所举示例。

Claims

1.本发明提出的“移位m序列族扩展频谱多进制编码传输”，包括移位m序列族多进制编码的发端，移位m序列族多序列相关检测的收端，和多进制编码序列分组方法。

2.基于权利要求1，本发明的特征是发端按本原多项式对移位寄存器每级输出加权设定反馈函数，以选定序列族。

3.基于权利要求1，本发明的特征是在发端按序列初始状态对移位寄存器各级控制端置定状态，以选择序列初始状态。

4.基于权利要求1，本发明以多个同族(同本愿多项式)移位m序列分组作为多进制编码序列。按照连续移位分组或多移位间隔分组的方法对序列族进行分组，各分组的对应序列相对移位量相等。

5.基于权利要求1，本发明的特征是序列分组形成多个正交序列组，可用于多读写器组网。

6.基于权利要求1，本发明的特征是依据移位m序列族的循环相加特性在收端通过移位寄存器抽头或按衍生逻辑函数加装衍生单元，由基本线性移位寄存器序列(m序列)衍生多个移位m序列。

7.基于权利要求1，本发明的特征是依据离散信号相关原理，采用chip率抽样数字相关的方法，通过本地序列与接收序列分别逐位比较和可逆计数的方法实现移位m序列相关运算。

8.基于权利要求1，本发明的特征是由本地衍生多序列与接收多进制序列分别相关，实现移位m序列多进制编码传输信号相关接收。

9.基于权利要求1，本发明的特征是设定或不设定多序列相关判决门限值，用于对多序列相关判决。

10.基于权利要求1，本发明的特征是适用于各种不同长度，不同本原多项式不同分组的移位m序列族。